CN1149189A - 具有流水线结构的高速同步掩模只读存储器 - Google Patents

具有流水线结构的高速同步掩模只读存储器 Download PDF

Info

Publication number
CN1149189A
CN1149189A CN96111736A CN96111736A CN1149189A CN 1149189 A CN1149189 A CN 1149189A CN 96111736 A CN96111736 A CN 96111736A CN 96111736 A CN96111736 A CN 96111736A CN 1149189 A CN1149189 A CN 1149189A
Authority
CN
China
Prior art keywords
memory
output
rom
read
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96111736A
Other languages
English (en)
Other versions
CN1096082C (zh
Inventor
金宰亨
尹炳震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1149189A publication Critical patent/CN1149189A/zh
Application granted granted Critical
Publication of CN1096082C publication Critical patent/CN1096082C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种掩模ROM，具有使用简单锁存电路的流水线结构；由此，通过提供时钟发生器和多个被时钟发生装置产生的内部时钟信号同步的用于存储其中各部件的输出的锁存电路，本发明的掩模ROM改善了其速度并保证了输出数据的安全。

Description

具有流水线结构的高速同 步掩模只读存储器
本发明涉及掩模ROM(只读存储器)，特别涉及具有简单存储单元结构的高速同步掩模ROM。
掩模ROM一般可以分为两类，同步掩模ROM和异步掩模ROM。
图1为表明常规同步掩模ROM的原理图。图1中的同步掩模ROM执行与典型只读存储器装置同样的操作。就是说，存储单元阵列17中的存储单元由行解码部分10和列解码部分20选通。存储在存储单元内的数据，由读出放大器18放大，通过输出缓冲器19输出到外部电路。行解码部分10由X地址缓冲器11、X预解码器12和X解码器13组成，列解码部分20由Y地址缓冲器14、Y预解码器15和Y解码器16构成。
根据输入的X地址行解码部分10通过其中的开关晶体管选择存储单元阵列17中一个字线。同样，根据输入的Y地址列解码部分20通过其中的开关晶体管选择存储单元阵列17中一个位线。由此，存储单元阵列17中的一个存储单元由行和列解码部分10和20选择。被选择的数据由读出放大器18放大并且输出到输出缓冲器19。
图2是表示输入地址与输出信号之间关系的时序图。图2中，Trc为读周期时间，TAA为地址存取时间。该常规掩模ROM操作速度一般在120ns，特别是在页面方式中为20至30ns。
虽然常规掩模ROM可以实现高集成度的存储器芯片，但是存在掩模ROM不能以高速运行问题，因为存储单元的尺寸小引起电流小。即从存储单元到输出缓冲器传递数据要花费许多时间。由此，掩模ROM应用在要求高速运行的办公自动化设备如打印机、电子笔记本或游戏机等是困难的。
本发明的目的是提供一种利用流水线结构可以降低存取时间并保证输出数据可靠性的高速同步掩模只读存储器装置(ROM)。
根据本发明提供的一种只读存储器，它具有包含“与非”型单元或者“或”型单元的存储单元阵列；第一解码装置，用于选择存储单元阵列中的字线；第二解码装置，用于选择存储单元阵列中的位线；放大器，用于放大从存储单元阵列中读出的数据；输出缓冲装置，用于输出放大了的数据，该只读存储器包括时钟发生装置用于接收外部的时钟信号并输出内部的时钟信号；多个储存装置，用于储存每个部件的输出，其被时钟发生器产生的内部时钟信号所同步。
本发明的其他目的和特性由以下参照附图对实施例的说明将会更加清楚，
图1是常规同步掩模ROM的原理图；
图2是表示图1中输入地址与输出信号之间关系的时序图；
图3是表明根据本发明的同步掩模ROM的原理图；
图4是表明具有开关电路的锁存电路的原理图；
图5是表明图3中时钟发生器的原理图；
图6是图3中输入地址和输出信号之间关系的时序图。
以下将结合图3～6详细描述根据本发明的同步掩模ROM。
首先，参考图3的同步掩模ROM的原理图。如图3所示，根据本发明的同步掩模ROM包括存储单元阵列317；读出放大器318；输出缓冲器319；X地址缓冲器311；X预解码器312；X解码器(行解码器)313；Y地址缓冲器314；Y预解码器315和Y解码器(列解码器)316。另外，图3中的各部件完成与图1中各部件同样的操作。
此外，本发明中的掩模ROM具有时钟发生器300和在各部件之间的锁存电路201至207，以便形成流水线结构。
时钟发生器300接收外部的时钟信号，然后输出内部时钟信号到锁存电路201至207。时钟信号发生器300产生的时钟信号是由锁存电路的延迟时间来确定的，锁存电路具有最长的操作时间。由此，相应于地址的单元数据在恒定等待时钟时间间隔之后以高速输出，以便实现高速存取。锁存电路201至207由D型触发器或寄存器构成。
各锁存电路的输出被传送到邻近的部件，其被时钟发生器300产生的时钟信号所同步。当然，掩模ROM中用于部件之间的锁存电路数量可以根据场合的需要控制。
图4为具有由时钟信号控制的开关电路的锁存电路原理图。图4中，锁存电路包括开关电路40和锁存部分41。当时钟信号被从时钟发生器输入到开关电路40时，NMOS晶体管42导通，PMOS晶体管44通过反相器43也导通。锁存部分41包括两个反相器45和46，它们构成反馈环路。
图5为图3中时钟发生器的原理图。输入到图3中锁存电路201至207的时钟信号由扭曲调整部分(SKEW ADJUSTING PART)和内部时钟发生器产生。扭曲调整部分如PLL(锁相环)，校正失真的外部时钟，然后内部时钟发生器不失真地产生内部时钟信号，它被传送到每个锁存电路201至207。
图6为图3中输入地址和输出信号之间关系的时序图。如图6所示，地址被输入到地址缓冲器，其被时钟发生器产生的时钟信号所同步。当第三时钟信号产生时，第一输出数据被输出。即，相应于地址的单元数据在预定的等待时钟时间TLC(TLC等于2TCC)间隔之后输出。然而，由于等待时钟时间TLC的间隔，连续输出的数据以高速输出。特别是在页面方式中，根据本发明的同步掩模ROM可以以20～30ns的速度运行。
显而易见，本发明的效果在于利用简单锁存电路实现流水线结构从而改善掩模ROM的速度，还在于使锁存电路的延迟时间等于其时钟周期时间从而可以保证输出数据的安全性，锁存电路的延迟时间具有最长的操作时间。
虽然为了说明的目的公开了本发明的最佳实施例，本领域的普通技术人员应该意识到，在不违反本发明权利要求描述的范围和构思的情况下，可以作出各种修改、增加和替换。

Claims (17)

1、一种只读存储器，具有包含“与非”型或者“或”型单元的存储单元阵列；第一解码装置，用于选择存储单元阵列中的字线；第二解码装置，用于选择存储单元阵列中的位线；放大器，用于放大从存储单元阵列读出的数据，输出缓冲装置用于输出放大了的数据，该只读存储器包括：
时钟发生装置，用于接收外部时钟信号并且输出内部时钟信号；
第一开关装置，用于连接第一解码装置到存储单元矩阵，其被时钟发生装置产生的内部时钟信号所同步；
第二开关装置，用于连接第二解码装置到存储单元矩阵，其被时钟发生装置产生的内部时钟信号所同步；
第三开关装置，用于连接输出缓冲装置到存储单元矩阵，其被时钟发生装置产生的内部时钟信号所同步。
2、如权利要求1所述的只读存储器，其中，该时钟发生装置进一步包括扭曲调节装置用于校正外部时钟信号的波形失真。
3、如权利要求1所述的只读存储器，其中，该第一解码装置包括：
第一装置，用于缓冲行地址信号；
第二装置，用于预解码第一装置的输出；
第三装置，用于解码第二装置的输出。
4、如权利要求3所述的只读存储器，其中，该第二解码装置包括：
第四装置，用于缓冲列地址信号；
第五装置，用于预解码第四装置的输出；
第六装置，用于解码第五装置的输出。
5、如权利要求4所述的只读存储器，其中，该只读存储器进一步包括：
第四开关装置，用于连接第一装置到第二装置，被时钟发生装置产生的内部时钟信号所同步；
第五开关装置，用于连接第二装置到第三装置，其被时钟发生装置产生的内部时钟信号所同步；
第六开关装置，用于连接第四装置到第五装置，其被时钟发生装置产生的内部时钟信号所同步；
第七开关装置，用于连接第五装置到第六装置，其被时钟发生装置产生的内部时钟信号所同步。
6、如权利要求2所述的只读存储器，其中，该扭曲调整装置为锁相环。
7、一种只读存储器，具有包含“与非”型单元或“或”型单元的存储单元阵列；第一解码装置，用于选择存储单元阵列中的字线；第二解码装置，用于选择存储单元阵列中的位线；放大器，用于放大存储单元阵列读出的数据；输出缓冲装置；用于输出放大了的数据，该只读存储器包括：
时钟发生装置，用于接收外部时钟信号并且输出内部时钟信号；
第一存储装置，位于存储第一解码装置和存储单元阵列之间，用于存储第一解码装置的输出，其被时钟发生装置产生的内部时钟信号所同步；
第二存储装置，位于存储第二解码装置和存储单元列阵之间，用于存储第二解码装置的输出，其被时钟发生装置产生的内部时钟信号所同步；
第三存储装置，位于存储单元阵列和输出缓冲装置之间，用于存储存储单元阵列的输出，其被时钟发生装置产生的内部时钟信号同步。
8、如权利要求7所述的只读存储器，其中，该时钟发生装置进一步包括扭曲调整装置，用于校正外部时钟信号的波形失真。
9、如权利要求7所述的只读存储器，其中，该第一解码装置包括：
第一装置，用于缓冲行地址信号；
第二装置，用于预解码第一装置的输出；
第三装置，用于解码第二装置的输出。
10、如权利要求9所述的只读存储器，其中，该第二解码装置包括：
第四装置，用于缓冲列地址信号；
第五装置，用于预解码第四装置的输出；
第六装置，用于解码第五装置的输出。
11、如权利要求10所述的只读存储器，其中，该只读存储器进一步包括：
第四存储装置，位于第一装置和第二装置之间，用于存储第一装置的输出，其被时钟发生装置产生的内部时钟信号同步；
第五存储装置，位于第二装置和第三装置之间，用于存储第二装置的输出，其被时钟发生装置产生的内部时钟信号同步；
第六存储装置，位于第四装置和第五装置之间，用于存储第四装置的输出，其被时钟发生装置产生的内部时钟信号同步；
第七存储装置，位于第五装置和第六装置之间，用于存储第五装置的输出，其被时钟发生装置产生的内部时钟信号同步。
12、如权利要求7所述的只读存储器，其中，该第一、第二和第三存储装置包括：
开关装置由时钟发生装置产生的内部时钟信号控制；
锁存装置连接到开关装置，该锁存装置存储其输出。
13、如权利要求11所述的只读存储器，其中第四、第五、第六和第七存储装置包括：
开关装置，由时钟发生装置产生的内部时钟信号控制；
锁存装置连接到开关装置，该锁存装置存储其输出。
14、如权利要求7所述的只读存储器，其中，第一、第二和第三存储装置为寄存器或D型触发器。
15、如权利要求11所述的只读存储器，其中，第四、第五、第六和第七存储装置为寄存器或D型触发器。
16、如权利要求8所述的只读存储器，其中，扭曲调整装置为锁相环。
17、一种只读存储器，具有包含“与非”型单元或“或”型单元的存储单元阵列；第一解码装置，用于选择存储单元阵列中的字线；第二解码装置，用于选择存储单元阵列中的位线；放大器，用于放大从存储单元阵列读出的数据；输出缓存装置，用于输出放大了的数据，该只读存储器还包括：
时钟发生装置，用于接收外部时钟信号并且输出内部时钟信号；
多个存储装置，用于存储各部件的输出，其被时钟发生装置产生的内部时钟信号同步。
CN96111736A 1995-06-30 1996-06-30 具有流水线结构的高速同步掩模只读存储器 Expired - Fee Related CN1096082C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950019167A KR0147706B1 (ko) 1995-06-30 1995-06-30 고속 동기형 마스크 롬
KR19167/95 1995-06-30

Publications (2)

Publication Number Publication Date
CN1149189A true CN1149189A (zh) 1997-05-07
CN1096082C CN1096082C (zh) 2002-12-11

Family

ID=19419516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96111736A Expired - Fee Related CN1096082C (zh) 1995-06-30 1996-06-30 具有流水线结构的高速同步掩模只读存储器

Country Status (7)

Country Link
US (1) US5793665A (zh)
JP (1) JPH09185894A (zh)
KR (1) KR0147706B1 (zh)
CN (1) CN1096082C (zh)
DE (1) DE19626430A1 (zh)
GB (1) GB2302974B (zh)
TW (1) TW299444B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100343920C (zh) * 2004-07-14 2007-10-17 义隆电子股份有限公司 适用字符线金属导线技术的平面单元只读存储器
CN111968695A (zh) * 2020-10-21 2020-11-20 深圳市芯天下技术有限公司 减小高容量非型闪存面积的方法、电路、存储介质及终端

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988392B2 (ja) * 1996-08-09 1999-12-13 日本電気株式会社 半導体メモリ集積回路
JPH1139894A (ja) * 1997-07-23 1999-02-12 Sharp Corp クロック同期式読み出し専用メモリ
KR100301367B1 (ko) * 1998-07-25 2001-10-27 윤종용 감지증폭기제어기능을갖는동기형반도체메모리장치
KR100499623B1 (ko) * 1998-12-24 2005-09-26 주식회사 하이닉스반도체 내부 명령신호 발생장치 및 그 방법
JP2000285687A (ja) * 1999-03-26 2000-10-13 Nec Corp 半導体記憶装置及びその内部回路を活性化する信号のタイミング発生方法
KR100719378B1 (ko) 2006-02-16 2007-05-17 삼성전자주식회사 빠른 랜덤 액세스 기능을 갖는 플래시 메모리 장치 및그것을 포함한 컴퓨팅 시스템
KR101088548B1 (ko) * 2006-07-07 2011-12-05 에스. 아쿠아 세미컨덕터 엘엘씨 전단 프리차지를 하는 메모리

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0162234A3 (en) * 1980-07-23 1986-03-19 Nec Corporation Memory device
JPS57118599U (zh) * 1981-01-14 1982-07-23
JPS60125998A (ja) * 1983-12-12 1985-07-05 Fujitsu Ltd 半導体記憶装置
US4636986B1 (en) * 1985-01-22 1999-12-07 Texas Instruments Inc Separately addressable memory arrays in a multiple array semiconductor chip
DE69029916T2 (de) * 1989-03-29 1997-08-14 Sharp Kk Taktsignalgenerator
US5203005A (en) * 1989-05-02 1993-04-13 Horst Robert W Cell structure for linear array wafer scale integration architecture with capability to open boundary i/o bus without neighbor acknowledgement
JP3279337B2 (ja) * 1991-04-12 2002-04-30 ヒューレット・パッカード・カンパニー ねずみ取り論理回路用万能パイプラインラッチ
JP3280704B2 (ja) * 1992-05-29 2002-05-13 株式会社東芝 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100343920C (zh) * 2004-07-14 2007-10-17 义隆电子股份有限公司 适用字符线金属导线技术的平面单元只读存储器
CN111968695A (zh) * 2020-10-21 2020-11-20 深圳市芯天下技术有限公司 减小高容量非型闪存面积的方法、电路、存储介质及终端

Also Published As

Publication number Publication date
KR970002647A (ko) 1997-01-28
GB2302974B (en) 1999-07-07
US5793665A (en) 1998-08-11
GB9613764D0 (en) 1996-09-04
JPH09185894A (ja) 1997-07-15
CN1096082C (zh) 2002-12-11
GB2302974A (en) 1997-02-05
TW299444B (zh) 1997-03-01
DE19626430A1 (de) 1997-01-02
KR0147706B1 (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
US6738880B2 (en) Buffer for varying data access speed and system applying the same
US5835443A (en) High speed semiconductor memory with burst mode
US6351166B2 (en) Semiconductor device with stable and appropriate data output timing
US6772278B2 (en) Data transfer system and data transfer method
KR20010014107A (ko) 동기식 페이지 모드 비휘발성 메모리
CN100376006C (zh) 具有数据选通脉冲电路的半导体内存装置
KR20070108293A (ko) 반도체기억장치
CN1096082C (zh) 具有流水线结构的高速同步掩模只读存储器
US6600693B2 (en) Method and circuit for driving quad data rate synchronous semiconductor memory device
JP3078934B2 (ja) 同期型ランダムアクセスメモリ
KR100311974B1 (ko) 동기타입 반도체 메모리 디바이스용 내부클럭 발생회로 및 내부클럭 발생방법
US6240031B1 (en) Memory architecture
KR100265599B1 (ko) 데이터 윈도우 제어장치 및 그 방법
US7006404B1 (en) Memory device with increased data throughput
US6400642B1 (en) Memory architecture
US5426772A (en) Single PAL circuit generating system clock and control signals to minimize skew
US6781919B2 (en) Address selection circuit and semiconductor memory device with synchronous and asynchronous address signal paths
US6714475B2 (en) Fast accessing of a memory device using decoded address during setup time
US6356504B1 (en) Address generating and decoding circuit for use in a burst-type and high-speed random access memory device which has a single data rate and a double data rate scheme
KR0172025B1 (ko) 반도체 기억 장치
KR100576450B1 (ko) 동기식 메모리의 데이타 액세스장치
KR100274749B1 (ko) 싱크로너스 메모리
KR100211770B1 (ko) 버스트 어드레스 레지스터
KR100228422B1 (ko) 고효율 고속동기형 마스크 롬
KR100214537B1 (ko) 반도체 메모리의 컬럼 디코더회로

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee