TW299444B - - Google Patents

Description

A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明（1 ) 發明之背景説明 1·本發明之技術領域 本發明與一種罩幕唯讀記憶體有關，特別是與—種具有 簡單記憶儲存單元結構之高速同步軍幕唯讀記憶體有關。 2.先前技藝之説明 通常，軍幕唯讀記憶可分爲兩類，亦即同步罩幕唯讀記 憶體及非同步唯讀記憶體。 附圈1所示係一傳統式同步罩幕唯讀記憶體。圖丨所示之 同步軍幕唯讀記憶體可執行與一標準唯讀記憶體相同之操 作，。亦即，在記憶體單元列丨 > 中之記憶單元係由—橫排解 碼組件10和一縱行解碼组件20進行選擇。記憶體各單元中 存儲之資料經過一感應放大器18放大後，透過—輸出緩衝 放大器19輸出至一外部電路β上述橫排解碼組件1〇包括— 個X-位址緩衝器11，—個\_預先解碼器12及一個X解碼 器13，而上述縱行解碼組件2〇則包括一個γ_位址緩衝器 14 個Υ_預先解碍器1 5和一個Υ-解碼器1 6。 橫排解碼組件10，根據輸入之X-位置資訊以轉換該解碼 組件中不同電晶體之方式，在記憶體單元列i7中選擇一字 行。同樣地，縱行解碼組件2〇則根據輸入之γ位置資訊以 轉換其解碼組件中不同電晶體之方式，.在記憶體到17中選 擇位元行。因此，在記憶體單元列17中之每一記憶體單 元均同時由橫排解碼器组件1〇和縱行解碼器組件2〇分別進 灯選擇操作》所選出之資料送經感應放大器18放大後輸出 至輸出緩衝器1 9。 I.--------1 裝------訂------^ ^ -* (請先閲讀背面之注意事項再填寫本頁) -4- A7

I. -裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 ^-----

I - I I - ! 11 . A7 A7 經濟部中夬標準局負工消资合作社印製 五、發明説明（3) 上述時脈產生裝置產生之内部時脈信號同步，以儲存每一 元件之輸出信號。 附蠲之簡要説明 本發明之其他目的和内容’可自以下參照各附圖所做之 各種具體實施例説明中瞭解其詳情： 圈l-fij; 一傳統式同步罩幕R〇M之電路概圖； 圖2係一時序圖，顯示輸入地址和圖〖電路中輸出信號間 之關係； 圏3係依據本發明原理所繪出之一個同步罩幕&〇1^電路 方塊圖； · 圖4係一閂鎖電路圖，其中包含—轉換電路： 圖5係圖3中所含時脈產生器之方塊圖。 囷6係一時序圈，顯示輸入地址和圖3中輸出信號間之關 係。 優先實施例説明 兹參照附圈3至圖6，對本發明之同步罩幕唯讀記憶體詳 細説明如下： 首先説明者，囷3所示係一同步罩幕唯讀記憶體（R〇M) 之電路方塊圖。如圖3所示，依據本奋明設計之同步軍幕 ROM包括一記憶體單元列η?，_感應放大器318，—輸 出緩衝器319，一個X -位置緩衝器311，一個X -預先解碼 器312，一個X -解碼器（橫排解碼器）313，—個丫_位置緩 衝器314 ’ 一個Y-預先解碼器315，一個Y-解碼器（縱行解 碼器）316 »圈3中之各元件亦執行圖i中各相同元件之相同 -6- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I ΐ衣------,η------^ t (請先閱讀背面之注意事項再填寫本頁) A1 Β7 經濟部中央標準局員工消費合作社印製 五、發明説明（4) 操作。 此外，本發明中之軍幕ROM含有一個時脈產生器300並 在各元件之間有多個閂鎖電路2〇1至207，形成一管道結構〇 時脈產生器300接收一外來時脈信號，並將一内部時脈 信號輸出至各閂鎖電路2〇1至207。由時脈產生器300產生 之時腺信號係由具有最長操作時間之閂鎖電路中之延遲時 間來決定。因此，相當於位置之記憶單元資料經過恆定之 延遲時脈時間後即以高速輸出，以實現一高速存取功能。 各閃鎖電路201至2〇7係由D亟正反器或暫存器所構成。 母一閂鎖電路之輸出信號傳送至附近一個與時腺產生器 300產生之時脈信號同步操作之元件上。當然，罩幕R〇M 中各元件間所使用之閂鎖電路之數目可隨情沉需要決定之〇 圈4所示爲一閂鎖電路之電路圈，其中有一個由時脈信號 控制之轉換電路。在圖4中，該閂鎖電路包括一轉換電路 40，以及一個閂鎖件41。當時脈信號由時脈產生器輸入至 轉換電路40時’ NMOS電晶體42被開啓，另一PM〇s電晶 體44亦經過一倒反器43被開啓，該閂鎖件41係由兩個倒反 器45和46構成，形成在一回餚環路上。 圏5所示乃圏3中時脈產生器之電路方塊圖β輸入至圈^ 中各閂鎖電路201至207之時脈信號係由歪曲調整件和内部 時脈產生器所產生。該歪曲調整件，例如—pLL(鎖相迴路 )矯正含有失眞信號之外來時脈信號，而内部時脈產生器則 -7- I紙張尺度賴巾關家標準（CNS ) Μ規格（2IGX297公廣）_ -----__ (請先閲讀背面之注意事項再填寫本頁) 裝· -*β J Μ A7 B7 五、發明説明（5 ) 内部時脈信號將不失眞的信號傳送至各問鎖電路201至2〇7 0 圈6爲—時序圖，顯示圈3中輸入位置信號和輸出信號間 I關係。如圏6所示，位置信號輸入位置緩衝器，與來自時 脈產生器之時脈信號進行同步處理。當產生第三個時脈信 號時，輸出第一個輸出資料。亦即，相當於位置信號之記 憶單元資料經過一預定的延遲時間丁lc(Tlc等於27<；；(：)後 就被輸出。但因有該延遲時脈時間tlc之作用，循序排列之 輸出资料實際上係以高速輸出。特別是以整頁資料輸出方 式操作時，依本發明製成之阕步軍幕R〇M能以2〇至3〇毫 微秒之高速進行輸出。 由以上説明可知，本發明之效果有二，其一乃係利用簡 單之閂鎖電路作成之管道結構改進了該罩幕玟〇1^之操作速 度，其二乃係利用閂鎖電路延遲時間（具有最長的操作時間 做爲其時脈週期時間可確保輸出資料之安全性。 雖然在作以上説明時公開了某些可採用之實施例，但精 於本技藝領域者應可瞭解，在不偏離以下申請專利事項中 所揭露之本發明範圍及精神的原則下，仍可進行各種修改 ，増填及替代設計。 f請先閱讀背面之注意事項再填寫本頁) 裝. -d 經濟部中央標隼局員工消費合作社印製 本紙伕尺度適用中國國家標隼（CNS ) A4規格（210 X 297公釐）

Claims (1)

1. A8 B8 C8 D8 經濟部中央標隼局員工消費合作社印裝 申請專利範圍 ι·一種唯讀記憶趙裝置，具有：_記憶體單元陣列，由多 個NAND-型單元或⑽型單元；一第一解碼裝置，用以 選擇記憶體單元陣列中之—字元線；—第二解碼裝置， 用以選擇記憶體單元陣列中儲存之一位元線；一放大器 ，用以放大從記憶體單元陣列中讀出之資料；及一輸出 緩衝裝置’用以輸出該放大後之資料，該記憶體裝置包 括： -時脈產生裝置’用以接收_外部時脈信號並輸出内 部時脈信號； 一第一交換裝置，用以將-上述第—解碼裝置連接至記 憶體單元列，與時脈產生裝置之内部時脈信號同步； 一第二又換裝置，用以將上述第二解碼裝置連接至記 憶體單元列，與來自時脈產生器之内部時脈信號同步；β 一第三又換裝置，用以將上述輸出缓衝裝置連接至記 憶體單元列，與來自時脈產生器之内部時脈信號同步: 2 ·根據申請專利範圍第丨項之唯讀記憶體裝置，其中之時 脈產生裝置更包含一個歪曲調整裝置，用以調整來自外 來時脈信號之波形失眞。 3.根據申請專利範囷第i項之唯讀記憶體裝置，其中之第 一解碼裝置包括： ’ 一用以對橫排位置信號進行緩衝處理之第—裝置； 一用以對來自該第一裝置輸出信號進行預先解碼之第 二装置； 一用以對上述第一裝置之輸出信號進行解碼處理之第 三裝置。 .裝 訂 ^ 汴 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS〉A4規格（2丨0X297公釐） 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 4.根據申請專利範圍第3項之唯讀記憶體裝置，其中之第 二解碼裝置包括： 一用以對縱行位置信號進行緩衝處理之第四裝置； 一用以對來自該第四裝置之輸出信號進行預先解碼之 第五裝置； —用以對上述第五裝置之輸出信號進行解碼處理之第 六裝置。 5·根據申請專利範圍第4項之唯讀記憶體裝置，其中之唯 讀記憶體装置更包括： 一第四交換裝置，用以將-第一裝置連接至第二装置， 與時脈產生裝置產生之内部時脈信號同步； —第五交換裝置，用以將第二裝置連接至第三裝置， 與時脈產生裝置輸出之内部時脈信號同步； —第六交換裝置，用以將第四裝置連接至第五裝置， 與來自時脈產生裝置之内部時脈信號同步；及 一第七交換裝置，用以將第五裝置連接至第六裝置， 與來自時脈產生装置之内部時脈信號同步。 6. 根據申請專利範圍第2項之唯讀記憶體裝置，其中之歪 曲調整裝置係一鎖相迴路》 7. —種唯讀記憶體裝置，含有一由多個NAND型記憶禮單 元或多個OR型記憶體單元組成之記憶體單元列；一第 一解碼裝置，用以選擇該記憶體單元列中儲存之一字元 線；一第二解碼笨置，用以選擇該記憶體單元列中存错 之一位元線：一個放太器用以放大自該記憶體單元列中 -10- 本纸張尺度逋用中國國家標準（CNS ) A4規格（2丨OX297公釐） (請先閲讀背面之注意事項再填寫本頁) T - A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 申請專利範圍 讀出之資科；以及一個輸出緩衡裝置，用以將放大後之 資料輸出；該裝置包括： 個時脈產生裝置，用以接收一外部時脈信號，並輸 出内部時脈信號； —個第一儲存裝置，用以在第一解碼裝置和記憶體單 元列之間儲存該第一解碼裝置之輸出信號，與來自時脈 產生裝置之内部時脈信號同步操作； 一一個第二儲存裝置，用以在第二解碼裝置和記憶體單 元列之間儲存該第二解碼裝置之輸出信號，舆來自時脈 產生裝置之内部時脈信號同-步；及 —個第三儲存裝置，用以在該記憶體單元列和輸出緩 衝裝置之間儲存該記憶體單元列之輸出信號，與來自時 脈產生裝置之内部時脈信號同步。 8. 根據申請專利範圍第7項之唯讀記憶體裝置，其中之時 ，產生裝置更包括—歪曲調整裝置，用以改正外來時脈 號波形失眞。 9. 根據申請專利範圍第7項之唯讀記憶體裝置，其 一解碼裝置包括： 、 丰 一第一裝置，用以將橫排位置信號進行緩衝處理· 碼處用以將第-裝置之輸出信號進行預先解 理一第三裝置，用以將第二裝置之輸出信號進行解碼處 1根據申請專利範圍第9項之唯讀記憶體裝置，其中之第 11- 本紙張尺度顧㈣( 210X297^4 ) I-------f .裝------訂-----4球 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消费合作社印裝 A8 Βδ C8 ______ D8 六、申請專利範圍 二解碼裝置包括： 一第四裝置’用以對縱行位置信號進行缓衝處理； 一第五裝置，用以對第四裝置之輸出信號進行預先解 碼處理；及 一第六裝置，用以將第五裝置輸出信號進行解碼。 让根據申請專利範固第10項之唯讀記憶體装置，其中之唯 讀記憶體裝置更包括： 一第四儲存裝置，用以在第一裝置和第二裝置之間儲 存第一裝置之輸出信號，與來自時脈產生裝置之内部時 脈信號同步； · —第五儲存裝置，用以在第二裝置和第三裝置之間儲 存第二裝置之輸出信號，與來自時脈產生裝置之内部時 脈信號同步； 一第六儲存裝置，用以在第四裝置和第五裝置之間 存第四裝置之輸出信號；及 —第七儲存裝置，用以在第五裝置和第六裝置之間儲 存第五裝置之輸出信號。 12·根據申請專利範固第7項之唯讀記憶體裝置，其中第— ’第二及第三儲存裝置各包括： 個X換裝置，受時脈產生裝置產生之内部時脈信號 所控制； 一問鎖裝置，與上述交換裝置連接，其中之閂鎖裝置 係错存其輸出信號。 13·根據申請專利範固第11項之唯讀記憶體裝置，其中之第 -12- 本紙張咖 ( 210X297;釐)--~ ---- ------^---^ .裝------計-----乂沭 - > > (請先閱讀背面之注意事項再填寫本頁) ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 四，第五，第六及第七儲存裝置各包括： -交換裝置，受時腺產生裝置產生之内部時腺信號所 控制；及 一閂鎖装置’與上述交換裝置連接，其中之問鎖裝置 係儲存其輸出信號。 14根據申請專利範圍第7項之唯讀記憶體裝置，其中之第 一、第二及第三儲存裝置係以暫存器或D型正反器組成 〇 15. 根據申請專利範圍第項之唯讀記憶體裝置，其中之第 四，第五和第六及第七儲存·裝置係由暫存器或D型正反 器組成。 16. 根據申請專利範固第8項之唯讀記憶體裝置，其中之歪 曲調整裝置係一鎖相迴路。 、 17. —種唯讀記憶體裝置，具有一由多個NAND型記憶體單 元或O R型記憶體單元所構成之記憶體單元列，—第_ 解碼裝置，用以選擇該記憶體單元列中存儲之一字元線 ，一第二解碼裝置，用以選擇該記憶體單元列中存儲之 位元線，一放大器，用以放大從該記憶體單元列中讀 出之資科，以及一輸出緩衝裝置，用以將上述放大後之 資科輸出，包括： —時脈產生装置，用以接收一外來時脈信號，並輸出 内部時脈信號；及 多個儲存裝置，與時脈產生裝置產生之内部時脈信號 同步，用以错存每一元件之輸出信號。 ; || Ί------ir------ - . (請先閲讀背面之注意事項再填寫本頁) -13-