KR970002647A - 고속 동기형 마스크 롬 - Google Patents

고속 동기형 마스크 롬 Download PDF

Info

Publication number
KR970002647A
KR970002647A KR1019950019167A KR19950019167A KR970002647A KR 970002647 A KR970002647 A KR 970002647A KR 1019950019167 A KR1019950019167 A KR 1019950019167A KR 19950019167 A KR19950019167 A KR 19950019167A KR 970002647 A KR970002647 A KR 970002647A
Authority
KR
South Korea
Prior art keywords
block
clock
mask rom
blocks
clock signal
Prior art date
Application number
KR1019950019167A
Other languages
English (en)
Other versions
KR0147706B1 (ko
Inventor
김재형
윤병진
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950019167A priority Critical patent/KR0147706B1/ko
Priority to CN96111736A priority patent/CN1096082C/zh
Priority to US08/672,996 priority patent/US5793665A/en
Priority to GB9613764A priority patent/GB2302974B/en
Priority to JP19008696A priority patent/JPH09185894A/ja
Priority to DE19626430A priority patent/DE19626430A1/de
Priority to TW085108018A priority patent/TW299444B/zh
Publication of KR970002647A publication Critical patent/KR970002647A/ko
Application granted granted Critical
Publication of KR0147706B1 publication Critical patent/KR0147706B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/08—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements
    • G11C17/10—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using semiconductor devices, e.g. bipolar elements in which contents are determined during manufacturing by a predetermined arrangement of coupling elements, e.g. mask-programmable ROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 파이프 라인 방식을 이용하여 고속의 억세스 시간을 얻을 수 있는 동기형 마스크 롬에 관한 것으로, 이를 위하여 본 발명은 복수개의 기능 블럭을 구비하여 메모리 셀 어레이의 워드선을 선택하기 위한 제1선택신호를 발생하는 X측구동수단과, 복수개의 기능 블럭을 구비하여 메모리 셀 어레이의 열을 선택하기 위한 제2선택신호를 제공하는 Y축 구동수단을 이루는 각 블럭들 사이에 복수개의 래치블록을 구비하며, 클럭 발생 블럭으로부터의 클럭신호에 의거하여 각 블럭에서 래치한 정보를 클럭신호에 동기되어 다음단의 블럭에 전송하도록 하는 파이프 라인 개념의 원리를 이용한다. 또한, 본발명은 가장 늦은 속도를 갖는 블럭의 지연시간을 클럭의 싸이클 시간으로 정하여 소정의 잠복 클럭 후에는 어드레스 신호에 대응하는 셀의 데이터가 출력되도록 한다. 따라서, 본 발명은 종래의 마스트 롬에 비해 보다 빠른 고속의 억세스 시간을 실현할 수 있을 뿐만 아니라 출력데이터의 안정적인 동작을 유도할 수 있는 것이다.

Description

고속 동기형 마스크 롬
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 바람직한 실시예에 따른 고속 동기형 마스크롬의 블럭구성도, 제2도는 본 발명에 따른 고속 동기형 마스크 롬의 타이밍도.

Claims (4)

  1. 복수개의 셀들로 형성된 메모리 셀 어레이와, 제1어드레스 버퍼 블럭, 제1프리 디코더 블럭, X디코더 블럭을 구비하여 상기 메모리 셀 어레이의 워드선을 선택하기 위한 제1선택신호를 발생하는 X측 구동수단과, 제2어드레스 버퍼 블럭, 제2프리 디코더 블럭,Y디코더 블럭을 구비하여 상기 메모리 셀 어레이의 열을 선택하기 위한 제2선택신호를 제공하는 Y측 구동수단과, 센서 증폭 블럭과 출력버퍼를 구비하여 상기 제1 및 제2선택신호에 의거하여 선택된 해당 셀의정볼르 센싱하여 출력하는 데이터 출력수단으로 구성된 마스크 롬에 있어서, 상기 각 블럭에서의 정보값들을 동기시키기위한 클럭신호를 발생하는 클럭 발생수단과; 상기 클럭 발생수단으로부터의 클럭신호에 의거하여 상기 제1및 제2어드레스버퍼 블럭, 제1및 제2프리 디코더 블럭, X 및 Y디코더 블럭 및 센서 증폭 블럭의 각 정보를 각각 래치하기 위한 복수의래치수단을 더 포함하고, 상기 복수의 각 래치수단은 상기 클럭 발생수단으로부터의 클럭신호에 동기되어 각각 래치한 각정보를 다음단의 각 블럭들에 각각 전송하는 것을 특징으로 하는 고속 동기형 마스크 롬.
  2. 제1항에 있어서, 상기 복수의 각 래치수단은 각각 D플립플롭으로 구성된 것을 특징으로 하는 고속 동기형마스크 롬.
  3. 제1항에 또는 제2항에 있어서, 상기 마스크 롬은 상기 클럭신호에 동기되는 상기 각 단위 블럭의 지연시간에 의해 그 동작속가 결정되는 것을 특징으로 하는 고속 마스크 롬.
  4. 제3항에 있어서, 상기 클럭신호의 싸이클 시간은 상기 각 단위 블럭들의 지연시간중 상대적으로 가장 긴시간을 갖는 블럭의 지연시간으로 결정되는 것을 특징으로 하는 고속 동기형 마스크 롬.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950019167A 1995-06-30 1995-06-30 고속 동기형 마스크 롬 KR0147706B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019950019167A KR0147706B1 (ko) 1995-06-30 1995-06-30 고속 동기형 마스크 롬
CN96111736A CN1096082C (zh) 1995-06-30 1996-06-30 具有流水线结构的高速同步掩模只读存储器
US08/672,996 US5793665A (en) 1995-06-30 1996-07-01 High-speed synchronous mask ROM with pipeline structure
GB9613764A GB2302974B (en) 1995-06-30 1996-07-01 A read only memory device
JP19008696A JPH09185894A (ja) 1995-06-30 1996-07-01 高速同期型マスクロム
DE19626430A DE19626430A1 (de) 1995-06-30 1996-07-01 Synchroner maskierter Festspeicher hoher Geschwindigkeit mit Pipelineaufbau
TW085108018A TW299444B (ko) 1995-06-30 1996-07-01

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019167A KR0147706B1 (ko) 1995-06-30 1995-06-30 고속 동기형 마스크 롬

Publications (2)

Publication Number Publication Date
KR970002647A true KR970002647A (ko) 1997-01-28
KR0147706B1 KR0147706B1 (ko) 1998-09-15

Family

ID=19419516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019167A KR0147706B1 (ko) 1995-06-30 1995-06-30 고속 동기형 마스크 롬

Country Status (7)

Country Link
US (1) US5793665A (ko)
JP (1) JPH09185894A (ko)
KR (1) KR0147706B1 (ko)
CN (1) CN1096082C (ko)
DE (1) DE19626430A1 (ko)
GB (1) GB2302974B (ko)
TW (1) TW299444B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2988392B2 (ja) * 1996-08-09 1999-12-13 日本電気株式会社 半導体メモリ集積回路
JPH1139894A (ja) * 1997-07-23 1999-02-12 Sharp Corp クロック同期式読み出し専用メモリ
KR100301367B1 (ko) * 1998-07-25 2001-10-27 윤종용 감지증폭기제어기능을갖는동기형반도체메모리장치
KR100499623B1 (ko) 1998-12-24 2005-09-26 주식회사 하이닉스반도체 내부 명령신호 발생장치 및 그 방법
JP2000285687A (ja) * 1999-03-26 2000-10-13 Nec Corp 半導体記憶装置及びその内部回路を活性化する信号のタイミング発生方法
CN100343920C (zh) * 2004-07-14 2007-10-17 义隆电子股份有限公司 适用字符线金属导线技术的平面单元只读存储器
KR100719378B1 (ko) 2006-02-16 2007-05-17 삼성전자주식회사 빠른 랜덤 액세스 기능을 갖는 플래시 메모리 장치 및그것을 포함한 컴퓨팅 시스템
CN103871452B (zh) * 2006-07-07 2017-03-01 S.阿夸半导体有限公司 使用前端预充电的存储器和方法
CN111968695A (zh) * 2020-10-21 2020-11-20 深圳市芯天下技术有限公司 减小高容量非型闪存面积的方法、电路、存储介质及终端

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0162234A3 (en) * 1980-07-23 1986-03-19 Nec Corporation Memory device
JPS57118599U (ko) * 1981-01-14 1982-07-23
JPS60125998A (ja) * 1983-12-12 1985-07-05 Fujitsu Ltd 半導体記憶装置
US4636986B1 (en) * 1985-01-22 1999-12-07 Texas Instruments Inc Separately addressable memory arrays in a multiple array semiconductor chip
EP0417328B1 (en) * 1989-03-29 1997-02-12 Sharp Kabushiki Kaisha Clock generator
US5203005A (en) * 1989-05-02 1993-04-13 Horst Robert W Cell structure for linear array wafer scale integration architecture with capability to open boundary i/o bus without neighbor acknowledgement
JP3279337B2 (ja) * 1991-04-12 2002-04-30 ヒューレット・パッカード・カンパニー ねずみ取り論理回路用万能パイプラインラッチ
JP3280704B2 (ja) * 1992-05-29 2002-05-13 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
KR0147706B1 (ko) 1998-09-15
CN1149189A (zh) 1997-05-07
GB9613764D0 (en) 1996-09-04
GB2302974A (en) 1997-02-05
DE19626430A1 (de) 1997-01-02
CN1096082C (zh) 2002-12-11
JPH09185894A (ja) 1997-07-15
GB2302974B (en) 1999-07-07
US5793665A (en) 1998-08-11
TW299444B (ko) 1997-03-01

Similar Documents

Publication Publication Date Title
KR880009520A (ko) 디지탈 데이타 메모리 시스템
KR920010618A (ko) 동기형 다이나믹 ram
KR950020130A (ko) 메모리 어드레싱 방법 및 장치
KR950034777A (ko) 반도체 기억장치
KR970002647A (ko) 고속 동기형 마스크 롬
KR960042730A (ko) 반도체기억장치
JP2000187986A (ja) 高速の半導体メモリ装置のデ―タ入力バッファリング方法及び装置
JPS636182B2 (ko)
KR0172025B1 (ko) 반도체 기억 장치
KR970051298A (ko) 반도체 메모리 회로
KR20000019161A (ko) 플래시 메모리의 데이터 리드속도 향상회로
JPH11134863A (ja) 半導体メモリ装置とデータの書き込み方法
KR970051226A (ko) 버스트 모드를 지원하는 내부 컬럼 어드레스 발생 회로
KR970012709A (ko) 블록 기록 시스템을 이용하는 반도체 메모리
JP2788729B2 (ja) 制御信号発生回路
KR910008966A (ko) 수평 동기 펄스 측정 회로
JPH06162770A (ja) 半導体メモリ
KR0152397B1 (ko) 근원지 동기전송 방식 데이타 수신장치
SU1183957A1 (ru) Устройство сортировки данных
KR970029782A (ko) 스태틱램
US6341096B1 (en) Semiconductor memory device
JPS62250584A (ja) 半導体記憶装置
KR970051116A (ko) 바이트 제어 리드/라이트 기능을 갖는 반도체 메모리장치
JPH10190639A (ja) クロック乗せ替え回路
JPS5972845A (ja) 非同期式デ−タ受信回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee