KR950020130A - 메모리 어드레싱 방법 및 장치 - Google Patents

메모리 어드레싱 방법 및 장치 Download PDF

Info

Publication number
KR950020130A
KR950020130A KR1019930029587A KR930029587A KR950020130A KR 950020130 A KR950020130 A KR 950020130A KR 1019930029587 A KR1019930029587 A KR 1019930029587A KR 930029587 A KR930029587 A KR 930029587A KR 950020130 A KR950020130 A KR 950020130A
Authority
KR
South Korea
Prior art keywords
signal
column
clock
address
internal
Prior art date
Application number
KR1019930029587A
Other languages
English (en)
Other versions
KR100230230B1 (ko
Inventor
조준형
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930029587A priority Critical patent/KR100230230B1/ko
Priority to JP6309071A priority patent/JPH07211064A/ja
Priority to DE4445531A priority patent/DE4445531A1/de
Priority to US08/361,229 priority patent/US5493535A/en
Priority to GB9426065A priority patent/GB2285156B/en
Priority to FR9415485A priority patent/FR2714514A1/fr
Publication of KR950020130A publication Critical patent/KR950020130A/ko
Application granted granted Critical
Publication of KR100230230B1 publication Critical patent/KR100230230B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

본 발명은 한쌍의 셀블럭을 구비한 메모리장치의 어드레싱방법에 있어서, 상기 한쌍의 셀블럭중 어느 하나의 셀블럭의 컬럼라인을 어드레싱을 하는 동안에 동시에 다른 하나의 셀블럭의 컬럼라인을 선충전하고, 이어서 상기 다른 하나의 셀블럭의 선충전된 컬럼라인을 어드레싱을 하는 동안에 동시에 상기 어느 하나의 셀블럭의 다음 컬럼라인을 선충전하는 방식으로 상기 한쌍의 셀블럭의 컬럼 어드레싱을 교호로 하는 것을 특징으로 한다.
따라서, 본 발명은 메모리장치의 복수의 셀블럭을 교호로 어드레싱함으로써 2배정도의 고속동작을 달성할 수 있다.

Description

메모리 어드레싱 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 DRAM의 블록도.
제5도는 제4도의 로우 어드레스 발생수단의 상세회로도.
제8도는 제6도의 각부 파형도.

Claims (14)

  1. 복수의 블럭들을 구비하고 각 셀블럭을 교호로어드레싱하는 메모리장치의 어드레싱방법에 있어서, 로우 어드레스 스트로브 신호에 응답하여 n비트의 외부 로우 어드레스 신호의 값으로부터 로우클럭을 계수하여 계수치의 최하위 비트신호를 제외한 나머지 n-1 비트신호를 내부 로우 어드레스 신호로 발생하는 단계; 컬럼 어드레스 스트로브 신호에 응답하여 n비트의 외부 컬럼 어드레스 신호중 최하위 비트신호를 제외한 나머지 n-1 비트신호의 값으로부터 제1컬럼클럭을 계수하여 n-1비트의 제1내부 컬럼 어드레스 신호를 발생하는 단계; 상기 컬럼 어드레스 스트로브 신호에 응답하여 상기 n비트의 외부 컬럼 어드레스 신호중 최하위 비트신호를 제외한 n-1 비트신호의 값으로부터 제2컬럼클럭을 계수하여 n-1 비트의 제2내부 컬럼 어드레스 신호를 발생하고 상기 외부 컬럼 어드레스 신호의 최하위 비트신호의 상태에 따라 컬럼클럭을 상기 복수의 셀블럭들의 입출력신호를 선택하는 선택제어신호로 발생하는 단계; 상기 내부 로우 어드레스 신호를 입력하여 디코딩해서 상기 복수의 셀블럭들의 로우 어드레스를 동시에 어드레싱하는 단계; 상기 로우클럭 계수치의 최하위 비트신호와 상기 제1내부 컬럼 어드레스 신호를 입력하여 디코딩해서 상기 복수의 셀블럭중 하나의 셀블럭의 컬럼 어드레스를 어드레싱하는 단계; 상기 로우클럭 계수치의 최하위 비트신호와 상기 제2내부 컬럼 어드레스 신호를 입력하여 디코딩해서 상기 복수의 셀블럭중 다른 하나의 셀블럭의 컬럼 어드레스를 어드레싱하는 단계; 및 상기 선택제어신호에 응답하여 상기 복수의 블럭들의 입출력신호를 선택하는 단계를 구비하는 것을 특징으로 하는 메모리 어드레싱 방법.
  2. 제1항에 있어서, 상기 제1컬럼클럭의 위상이 상기 제2컬럼클럭의 위상보다 반주기 빠른 것을 특징으로 하는 메모리 어드레싱방법.
  3. 제2항에 있어서, 상기 외부 컬럼 어드레스 신호의 최하위 비트신호가 로우일 때, 상기 제1컬럼클럭은 외부 컬럼클럭과 동상이고 상기 제2컬럼클럭은 상기 컬럼 어드레스 스트로브 신호의 액티브 직후의 상기 외부 컬럼클럭의 첫 번째 하이구간을 반주기 연장하고 이후에는 상기 외부컬럼클럭과 역상이며, 상기 외부 컬럼 어드레스 신호의 최하위 비트신호가 하이일 때, 상기 제2컬럼클럭은 외부 컬럼클럭과 동상이고 상기 제1컬럼클럭은 상기 컬럼 어드레스 스트로브 신호의 액티브 직후의 상기 외부 클럼클럭의 첫 번째 하이구간의 후반구간을 로우상태로 하여서 이후부터는 상기 외부컬럼클럭과 역상인 것을 특징으로 하는 메모리 어드레싱 방법.
  4. 랜덤포트와 직렬포트와 복수의 셀블럭들을 구비하고 각 셀블럭을 교호로 어드레싱하는 듀얼포트 메모리의 어드레싱방법에 있어서, 로우 어드레스 스트로브 신호에 응답하여 n비트의 외부 로우 어드레스 신호의 값으로부터 로우클럭을 계수하여 계수치의 최하위 비트신호를 제외한 나머지 n-1 비트신호를 내부 로우 어드레스 신호로 발생하는 단계; 컬럼 어드레스 스트로브 신호에 응답하여 n비트의 외부 컬럼 어드레스 신호중 최하위 비트신호를 제외한 나머지 n-1 비트신호의 값으로부터 제1컬럼클럭을 계수하여 n-1비트의 제1내부 컬럼 어드레스 신호를 발생하는 단계; 상기 컬럼 어드레스 스트로브 신호에 응답하여 상기 n비트의 외부 컬럼 어드레스 신호중 최하위 비트신호를 제외한 n-1 비트신호의 값으로부터 제2컬럼클럭을 계수하여 n-1 비트의 제2내부 컬럼 어드레스 신호를 발생하고 상기 외부 컬럼 어드레스 신호의 최하위 비트신호의 상태에 따라 컬럼클럭을 상기 복수의 셀블럭들의 입출력신호를 선택하는 선택제어신호로 발생하는 단계; 상기 내부 로우 어드레스 신호를 입력하여 디코딩해서 상기 복수의 셀블럭들의 로우 어드레스를 동시에 어드레싱하는 단계; 상기 로우클럭 계수치의 최하위 비트신호와 상기 제1내부 컬럼 어드레스 신호를 입력하여 디코딩해서 상기 복수의 셀블럭중 하나의 셀블럭의 컬럼 어드레스를 어드레싱하는 단계; 상기 로우클럭 계수치의 최하위 비트신호와 상기 제2내부 컬럼 어드레스 신호를 입력하여 디코딩해서 상기 복수의 셀블럭중 다른 하나의 셀블럭의 컬럼 어드레스를 어드레싱하는 단계; 상기 선택제어신호에 응답하여 상기 복수의 셀블럭들의 입출력신호를 선택하는 단계; 상기 컬럼 어드레스 스트로브 신호에 응답하여 외부 컬럼 어드레스 신호의 최하위 비트신호의 상태에 따라 외부 시리얼클럭으로부터 서로 역상인 제1 및 제2내부 시리얼클럭들을 발생하는 단계; 상기 로우 어드레스 신호의 최하위 비트신호와 상기 제1내부 컬럼어드레스 신호를 입력하여 이 값으로부터 제1내부 시리얼클럭을 계수하여 제1시리얼 선택제어신호를 발생하는 단계; 상기 로우 어드레스 신호의 최하위 비트신호와 상기 제2내부 컬럼 어드레스 신호를 입력하여 이 값으로부터 제2 내부 시리얼클럭을 계수하여 제2시리얼 선택제어신호를 발생하는 단계; 상기 제1시리얼 선택제어신호에 응답하여 상기 하나의 셀블럭의 로우열데이타를 직병렬변환하는 단계; 상기 제2시리얼 선택제어신호에 응답하여 상기 다른 하나의 셀블럭의 로우열데이타를 직병렬변환하는 단계; 및 상기 직렬변환된 직렬데이타쌍을 상기 시리얼 입출력 선택제어신호에 응답하여 교호로 선택하는 시리얼 입출력 단계를 구비하는 것을 특징으로 하는 듀얼포트 메모리의 어드레싱방법.
  5. 한쌍의 셀블럭을 구비한 메모리장치의 어드레싱방법에 있어서, 상기 한쌍의 셀블럭중 어느 하나의 셀블럭의 컬럼라인을 어드레싱을 하는 동안에 동시에 다른 하나의 셀블럭의 컬럼라인을 선충전하고, 이어서 상기 다른 하나의 셀블럭의 선충전된 컬럼라인을 어드레싱을 하는 동안에 동시에 상기 어느 하나의 셀블럭의 다음 컬럼라인을 선충전하는 방식으로 상기 한쌍의 셀블럭의 컬럼 어드레싱을 교호로 하는 것을 특징으로 하는 메모리장치의 어드레싱방법.
  6. 복수의 셀블럭들을 구비하고 각 셀블럭을 교호로 어드레싱하는 메모리장치에 있어서, 로우 어드레스 스트로브 신호에 응답하여 n비트의 외부 어드레스 신호의 값으로부터 로우클럭을 계수하여 계수치의 최하위 비트신호를 제외한 나머지 n-1 비트신호를 내부 로우 어드레스 신호로 발생하는 내부 로우 어드레스신호 발생수단; 컬럼 어드레스 스트로브 신호에 응답하여 상기 n비트의 외부 어드레스 신호중 최하위 비트신호를 제외한 n-1 비트신호의 값으로부터 제1컬럼클럭을 계수하여 n-1 비트의 제1내부 컬럼 어드레스 신호를 발생하는 제1내부 컬럼 어드레스신호 발생수단; 상기 컬럼 어드레스 스트로브 신호에 응답하여 상기 n비트의 외부어드레스 신호중 최하위 비트신호를 제외한 n-1 비트신호의 값으로부터 제2컬럼클럭을 계수하여 n-1 비트의 제2내부 컬럼 어드레스 신호를 발생하고 상기 외부 어드레스 신호의 최하위 비트신호의 상태에 따라 컬럼클럭을 상기 복수의 셀블럭들의 입출력신호를 선택하는 선택제어신호로 발생하는 제2내부 컬럼 어드레스신호 발생수단; 상기 내부 로우 어드레스 신호를 입력하여 디코딩해서 상기 복수의 셀블럭들의 로우 어드레스를 동시에 어드레싱하는 로우 디코더수단; 상기 로우클럭 계수치의 최하위 비트신호와 상기 제1내부 컬럼어드레스 신호를 입력하여 디코딩해서 상기 복수의 셀블럭중 하나의 셀블럭의 컬럼 어드레스를 어드레싱하는 제1컬럼 디코더수단; 상기 로우클럭 계수치의 최하위 비트신호와 상기 제2내부 컬럼어드레스 신호를 입력하여 디코딩해서 상기 복수의 셀블럭중 다른 하나의 셀블럭의 컬럼 어드레스를 어드레싱하는 제2컬럼 디코더수단; 상기 선택제어신호에 응답하여 상기 복수의 셀블럭들의 입출력신호를 선택하는 입출력 버퍼수단; 및 외부 로우 및 컬럼 어드레스 스트로브신호들, 외부 로우 및 컬럼클럭들 및 외부 제어신호를 입력하여 상기 로우 및 컬럼 어드레스신호들, 로우 및 컬럼클럭들 및 내부 제어신호를 발생하는 제어신호 발생수단을 구비하는 것을 특징으로 하는 메모리장치.
  7. 제6항에 있어서, 상기 내부 로우 어드레스 신호 발생수단은 n비트의 어드레스신호를 로딩신호에 응답하여 입력하고 이 값을 초기값으로 하여 로우클럭을 계수하는 n비트 계수기와, 상기 로우 어드레스 스트로브 신호에 응답하여 상기 로우클럭에 동기된 상기 로딩신호를 발생하는 로딩신호발생신호를 포함하는 것을 특징으로 하는 메모리장치.
  8. 제6항에 있어서, 상기 제1내부 컬럼 어드레스 신호발생수단은 n비트의 외부 어드레스신호를 로딩신호에 응답하여 입력하고 이 값을 초기값으로 하여 제1컬럼클럭을 계수하는 n-1비트 계수기와, 상기 컬럼 어드레스 스트로브 신호에 응답하여 컬럼클럭에 동기된 로딩신호를 발생하는 로딩신호 발생수단과, 상기 외부 어드레스신호의 최하위 비트신호의 상태에 따라 상기 컬럼클럭으로부터 상기 제1컬럼클럭을 발생하는 제1컬럼클럭 발생수단을 포함하는 것을 특징으로 하는 메모리장치.
  9. 제8항에 있어서, 상기 제1컬럼클럭 발생수단은 상기 컬럼 어드레스 스트로브 신호의 선단에 응답하여 상기 외부 어드레스신호의 최하위 비트신호를 래치하여 클리어신호를 발생하는 제1플립플롭과 상기 컬럼 어드레스 스트로브 신호의 선단에 응답하여 '0'를 래치하고 상기 클리어신호와 프리세트신호에 응답하여 비동기식으로 클럭변조신호를 발생하는 제2플립플롭과. 상기 클럭변조신호를 상기 컬럼클럭에 동기시켜 상기 프리세트신호로발생하는 제3플립플롭과 상기 컬럼클럭과 클럭변조신호를 배타논리합하여 상기 제1컬럼클럭을 발생하는 배타놀리합회로를 포함하는 것을 특징으로 하는 메모리장치.
  10. 제6항에 있어서, 상기 제2내부 컬럼 어드레스 신호 발생수단은 상기 n비트의 외부 어드레스신호를 로딩신호에 응답하여 입력하고 이 값을 초기값으로 하여 제2컬럼클럭을 계수하는 n-1비트계수기와, 상기 컬럼 어드레스 스트로브 신호에 응답하여 입력하고 이 값을 초기값으로 하여 제2컬럼클럭을 계수하는 n-1비트 계수기와,상기 컬럼 어드레스 스트로브 신호에 응답하여 상기 컬럼컬럭에 동기된 상기 로딩신호를 발생하는 로딩신호 발생수단과, 상기 래치된 외부 어드레스신호의 최하위 비트신호와 로딩신호를 논리합하고 이 논리합신호를 상기 컬럼클럭에 동기하여 래치하고 이 래치된 신호를 상기 계수기의 인에이블신호로 발생하는 인에이블신호 발생수단과, 상기 외부 어드레스신호의 최하위 비트신호의 상태에 따라 컬럼클럭으로부터 제2컬럼클럭을 발생하는 제2컬럼클럭 발생수단과, 상기 래치된 외부 어드레스신호의 최하위 비트신호와 컬럼클럭을 배타논리합하여 선택제어신호를 발생하는 수단을 포함하는 것을 특징으로 하는 메모리장치.
  11. 제10항에 있어서, 상기 인에이블신호 발생수단은 상기 래치된 외부 어드레스신호의 최하위 비트신호와 상기 로딩신호를 논리합하는 논리합회로와 이 논리합신호를 상기 컬럼클럭에 동기하여 래치하고 이 래치된 신호를 상기 계수기의 인에이블신호로 발생하는 플립플롭을 포함하는 것을 특징으로 하는 메모리장치.
  12. 제10항에 있어서, 상기 제2컬럼클럭 발생수단은 상기 컬럼 어드레스 스트로브 신호의 선단에 응답하여 상기 외부 어드레스신호의 최하위 비트신호를 래치하고 이 래치된 신호의 부출력신호를 클리어 신호로 발생하는 제1플립플롭과, 상기 컬럼 어드레스 스트로브 신호의 선단에 응답하여 '0'를 래치하고 상기 클리어신호와 프리세트신호에 응답하여 비동기식으로 클럭변조신호를 발생하는 제3플립플롭과, 상기 클럭변조신호를 반전된 컬럼클럭에 동기시켜 상기 프리세트신호로 발생하는 제4플립플롭과 상기 컬럼클럭과 클럭변조신호를 배타논리합하여 제2컬럼클럭을 발생하는 배타논리합회로를 포함하는 것을 특징으로 하는 메모리장치.
  13. 제10항에 있어서, 상기 선택제어신호 발생수단은 상기 래치된 외부 어드레스신호의 최하위 비트신호와 컬럼클럭을 배타논리합하여 상기 선택제어신호를 발생하는 배타논리합회로를 포함하는 것을 특징으로 하는 메모리장치.
  14. 랜덤포트와 직렬포트와 복수의 셀블럭들을 구비하는 듀얼포트 메모리장치에 있어서, 로우 어드레스 스트로브 신호에 응답하여 n비트의 외부 어드레스 신호의 값으로부터 로우클럭을 계수하여 계수치의 최하위 비트신호를 제외한 나머지 n-1 비트신호를 내부어드레스 신호로 발생하는 내부 로우 어드레스신호 발생수단; 컬럼 어드레스 스트로브 신호에 응답하여 n비트의 외부 어드레스 신호중 최하위 비트신호를 제외한 나머지 n-1 비트신호의 값으로부터 제1 컬럼클럭을 계수하여 n-1비트의 제1 내부 컬럼 어드레스 신호를 발생하는 제1내부 컬럼 어드레스신호 발생수단; 상기 컬럼 어드레스 스트로브 신호에 응답하여 상기 n비트의 외부어드레스 신호중 최하위 비트신호를 제외한 n-1 비트신호의 값으로부터 제2컬럼클럭을 계수하여 n-1 비트의 제2내부 컬럼 어드레스 신호를 발생하고 상기 외부 컬럼 어드레스 신호의 최하위 비트신호의 상태에 따라 컬럼클럭을 상기 복수의 셀블럭들의 입출력신호를 선택하는 선택제어신호로 발생하는 제2내부 컬럼 어드레스신호 발생수단; 상기 내부 로우 어드레스 신호를 입력하여 디코딩해서 상기 복수의 셀블럭들의 로우 어드레스를 동시에 어드레싱하는 로우 디코더수단; 상기 로우클럭 계수치의 최하위 비트신호와 상기 제1내부 컬럼어드레스 신호를 입력하여 디코딩해서 상기 복수의 셀블럭중 하나의 셀블럭의 컬럼 어드레스를 어드레싱하는 제1컬럼 디코더수단; 상기 로우클럭 계수치의 최하위 비트신호와 상기 제2내부 컬럼어드레스 신호를 입력하여 디코딩해서 상기 복수의 셀블럭중 다른 하나의 셀블럭의 컬럼 어드레스를 어드레싱하는 제2컬럼 디코더수단; 상기 선택제어신호에 응답하여 상기 복수의 셀블럭들의 입출력신호를 선택하는 입출력버퍼수단; 상기 컬럼 어드레스 스트로브 신호에 응답하여 외부 어드레스 신호의 최하위 비트신호의 상태에 따라 외부 시리얼클럭으로부터 서로 역상인 제1 및 제2내부 시리얼클럭들을 발생하는 시리얼 클럭발생수단; 상기 로우 어드레스 신호의 최하위 비트신호와 상기 제1내부 컬럼어드레스 신호를 입력하여 이 값으로부터 제1내부 시리얼클럭을 계수하여 제1시리얼 선택제어신호를 발생하는 제1시리얼 선택제어신호 발생수단; 상기 로우 어드레스 신호의 최하위 비트신호와 상기 제2내부 컬럼어드레스 신호를 입력하여 이 값으로부터 제2내부 시리얼클럭을 계수하여 제2시리얼 선택제어신호를 발생하는 제2시리얼 선택제어신호 발생수단; 상기 제1시리얼 선택제어신호에 응답하여 상기 하나의 셀블럭의 로우열데이타를 직병렬변환하는 제1직병렬 변환수단; 상기 제2시리얼 선택제어신호에 응답하여 상기 다른 하나의 셀블럭의 로우열데이타를 직병렬변환하는 제2직병렬 변환수단; 상기 직렬변환하는 제2직병렬 변환수단; 상기 직렬변환된 직렬데이타쌍을 상기 시리얼 입출력 선택제어신호에 응답하여 교호로 선택하는 시리얼 입출력 버퍼수단 및 외부 로우 및 컬럼 어드레스 스트로브신호들, 외부 로우 및 컬럼클럭들, 외부 시리얼클럭 및 외부 제어신호를 이력하여 상기 로우 및 컬럼 어드레스 신호들 로우 및 컬럼클럭들, 시리얼클럭 및 내부 제어신호를 발생하는 제어신호 발생수단을 구비하는 것을 특징으로 하는 듀얼포트 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930029587A 1993-12-24 1993-12-24 메모리 어드레싱 방법 및 장치 KR100230230B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019930029587A KR100230230B1 (ko) 1993-12-24 1993-12-24 메모리 어드레싱 방법 및 장치
JP6309071A JPH07211064A (ja) 1993-12-24 1994-12-13 メモリアドレシング方法および装置
DE4445531A DE4445531A1 (de) 1993-12-24 1994-12-20 Speicheradressierverfahren und Vorrichtung hierfür
US08/361,229 US5493535A (en) 1993-12-24 1994-12-21 Memory addressing method and apparatus therefor
GB9426065A GB2285156B (en) 1993-12-24 1994-12-22 Memory addressing method and memory device
FR9415485A FR2714514A1 (fr) 1993-12-24 1994-12-22 Procédé d'adressage de mémoire et dispositif pour sa mise en Óoeuvre.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930029587A KR100230230B1 (ko) 1993-12-24 1993-12-24 메모리 어드레싱 방법 및 장치

Publications (2)

Publication Number Publication Date
KR950020130A true KR950020130A (ko) 1995-07-24
KR100230230B1 KR100230230B1 (ko) 1999-11-15

Family

ID=19372623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930029587A KR100230230B1 (ko) 1993-12-24 1993-12-24 메모리 어드레싱 방법 및 장치

Country Status (6)

Country Link
US (1) US5493535A (ko)
JP (1) JPH07211064A (ko)
KR (1) KR100230230B1 (ko)
DE (1) DE4445531A1 (ko)
FR (1) FR2714514A1 (ko)
GB (1) GB2285156B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854767A (en) * 1994-10-28 1998-12-29 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device having a plurality of blocks each including a parallel/serial conversion circuit
US5625603A (en) * 1995-06-07 1997-04-29 Sgs-Thomson Microelectronics, Inc. Integrated circuit with unequally-sized, paired memory coupled to odd number of input/output pads
US5636173A (en) * 1995-06-07 1997-06-03 Micron Technology, Inc. Auto-precharge during bank selection
US5598374A (en) * 1995-07-14 1997-01-28 Cirrus Logic, Inc. Pipeland address memories, and systems and methods using the same
US5729495A (en) * 1995-09-29 1998-03-17 Altera Corporation Dynamic nonvolatile memory cell
KR100214262B1 (ko) * 1995-10-25 1999-08-02 김영환 메모리 장치
US5636174A (en) * 1996-01-11 1997-06-03 Cirrus Logic, Inc. Fast cycle time-low latency dynamic random access memories and systems and methods using the same
KR100203137B1 (ko) * 1996-06-27 1999-06-15 김영환 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램
KR100203145B1 (ko) * 1996-06-29 1999-06-15 김영환 반도체 메모리 소자의 뱅크 분산 방법
JP2927344B2 (ja) * 1996-08-09 1999-07-28 日本電気株式会社 半導体記憶回路
KR100230412B1 (ko) * 1997-03-08 1999-11-15 윤종용 멀티 뱅크를 갖는 반도체 메모리장치
JPH10269765A (ja) * 1997-03-24 1998-10-09 Mitsubishi Electric Corp 半導体記憶装置
US5881016A (en) * 1997-06-13 1999-03-09 Cirrus Logic, Inc. Method and apparatus for optimizing power consumption and memory bandwidth in a video controller using SGRAM and SDRAM power reduction modes
US5856947A (en) * 1997-08-27 1999-01-05 S3 Incorporated Integrated DRAM with high speed interleaving
KR100252057B1 (ko) * 1997-12-30 2000-05-01 윤종용 단일 및 이중 데이터 율 겸용 반도체 메모리 장치
US6084819A (en) * 1999-07-06 2000-07-04 Virage Logic Corp. Multi-bank memory with word-line banking
JP3492268B2 (ja) * 2000-01-18 2004-02-03 日本電気株式会社 半導体記憶装置
US6477082B2 (en) * 2000-12-29 2002-11-05 Micron Technology, Inc. Burst access memory with zero wait states
DE602004015792D1 (de) * 2003-06-03 2008-09-25 Starent Networks Corp System und verfahren zur formatierung von daten
US7290118B2 (en) * 2004-01-08 2007-10-30 Hewlett-Packard Development Company, L.P. Address control system for a memory storage device
US7042779B2 (en) * 2004-01-23 2006-05-09 Agere Systems Inc. Method and apparatus for reducing leakage current in a read only memory device using pre-charged sub-arrays
KR20050112973A (ko) * 2004-05-28 2005-12-01 삼성전자주식회사 다중 쓰레드 파이프라인 버스 시스템의 메모리 컨트롤러및 메모리 제어 방법
US7868898B2 (en) * 2005-08-23 2011-01-11 Seiko Epson Corporation Methods and apparatus for efficiently accessing reduced color-resolution image data
KR100834398B1 (ko) * 2007-01-10 2008-06-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동방법
KR100892637B1 (ko) * 2007-04-13 2009-04-09 주식회사 하이닉스반도체 클럭 분배 회로 및 이를 이용한 인터페이스 장치
US8872686B2 (en) * 2013-03-14 2014-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Low glitch current digital-to-analog converter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5647996A (en) * 1979-09-20 1981-04-30 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor memory device
JPS60108953A (ja) * 1983-11-15 1985-06-14 モトローラ・インコーポレーテツド メモリデータバスの多重化方法
JPH0787037B2 (ja) * 1984-03-02 1995-09-20 沖電気工業株式会社 半導体メモリ回路のデータ書込方法
JPS6116098A (ja) * 1984-06-30 1986-01-24 Toshiba Corp 半導体ダイナミツクメモリ装置
GB2165066B (en) * 1984-09-25 1988-08-24 Sony Corp Video data storage
JP2999869B2 (ja) * 1991-11-15 2000-01-17 沖電気工業株式会社 メモリアクセス方式

Also Published As

Publication number Publication date
GB2285156A (en) 1995-06-28
FR2714514B1 (ko) 1997-02-21
GB9426065D0 (en) 1995-02-22
DE4445531A1 (de) 1995-06-29
JPH07211064A (ja) 1995-08-11
FR2714514A1 (fr) 1995-06-30
KR100230230B1 (ko) 1999-11-15
GB2285156B (en) 1997-12-24
US5493535A (en) 1996-02-20

Similar Documents

Publication Publication Date Title
KR950020130A (ko) 메모리 어드레싱 방법 및 장치
US7016237B2 (en) Data input circuit and method for synchronous semiconductor memory device
KR100265610B1 (ko) 데이터 전송속도를 증가시킨 더블 데이터 레이트 싱크로너스 디램
JPH0480350B2 (ko)
KR970017654A (ko) 복수의 클럭 사이클에서 동일한 액세스 타이밍을 가진 반도체 기억 장치
US20230386547A1 (en) Refresh address generation circuit
KR950020730A (ko) 동기 메모리용 가변성 대기시간 제어 회로, 출력 버퍼 및 동기 장치
CN113517894B (zh) 串并转换电路
KR100190373B1 (ko) 리드 패스를 위한 고속 동기식 메모리 장치
KR960032217A (ko) 듀얼포트 메모리 장치 및 듀얼포트 메모리 장치의 시리얼데이타 출력방법
KR970002647A (ko) 고속 동기형 마스크 롬
US6356504B1 (en) Address generating and decoding circuit for use in a burst-type and high-speed random access memory device which has a single data rate and a double data rate scheme
US20040125664A1 (en) Semiconductor memory device for reducing data accessing time
US4296480A (en) Refresh counter
JPH04326138A (ja) 高速メモリｉｃ
KR100263636B1 (ko) 고속다이나믹램제어장치및방법
JPH11134863A (ja) 半導体メモリ装置とデータの書き込み方法
KR950006332B1 (ko) 메모리 데이터의 고속 억세스 회로
KR0184479B1 (ko) 동기형 반도체 메모리장치의 클럭 서스펜션 보장회로
SU1309021A1 (ru) Генератор случайных процессов
KR950011034B1 (ko) 난수 생성용 조합 논리회로
KR100239718B1 (ko) 멀티포트 반도체소자의 라이트회로
JP3082545B2 (ja) 速度変換回路
KR0123068B1 (ko) 랜덤발생기
KR940017404A (ko) 전송시스템의 데이타 리타이밍회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040729

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee