KR960032217A - 듀얼포트 메모리 장치 및 듀얼포트 메모리 장치의 시리얼데이타 출력방법 - Google Patents

듀얼포트 메모리 장치 및 듀얼포트 메모리 장치의 시리얼데이타 출력방법 Download PDF

Info

Publication number
KR960032217A
KR960032217A KR1019950002271A KR19950002271A KR960032217A KR 960032217 A KR960032217 A KR 960032217A KR 1019950002271 A KR1019950002271 A KR 1019950002271A KR 19950002271 A KR19950002271 A KR 19950002271A KR 960032217 A KR960032217 A KR 960032217A
Authority
KR
South Korea
Prior art keywords
data
output
address
outputting
input
Prior art date
Application number
KR1019950002271A
Other languages
English (en)
Other versions
KR0154741B1 (ko
Inventor
이철규
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950002271A priority Critical patent/KR0154741B1/ko
Priority to US08/598,317 priority patent/US5825713A/en
Priority to JP8022813A priority patent/JP2837127B2/ja
Publication of KR960032217A publication Critical patent/KR960032217A/ko
Application granted granted Critical
Publication of KR0154741B1 publication Critical patent/KR0154741B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 고속의 시리얼 데이타출력을 위한 듀얼포트 메모리 장치 및 시리얼데이타 출력방법에 관한 것이다. 2. 발명이 해결하고자 하는 기술적 과제
본 발명은 데이터레지스터로부터 고속의 시리얼데이타 출력을 위한 듀얼포트 메모리 장치를 제공함에 있다. 3, 발명의 해결방법의 요지 본 발명은 듀얼포트 메모리 장치에 있어서, 소정 데이타의 저장 및 출력을 위해 랜덤억세스되는 메모리셀 어레이와, 상기 메모리셀을 억세스하기 위한 로 및 컬럼 어드레사로 구성되는 어드레스를 외부로부터 입력받아 래치하기 위한 어드레스 래치수단과, 상기 어드레스에 의해 억세스되는 데이타를 일시 저장하여 외부와 상기 메모리셀 어레이간에서 입출력하기 위한 제1데이타 입출력수단과, 상기 메모리셀 어레이로부터 일정 로의 데이터를 입력받아 저장하며, 소정 카운팅값을 입력받아 이에 대응하는 데이터열을 시리얼하게 출력하는 데이터 저장수단과, 상기 어드레스 래치수단으로부터 컬럼 어드레스를 입력받아 1증가시켜 카운팅시작 어드레스로 지정하고, 외부 기준클럭에 동기하여 카운팅동작을 수행하며, 상기 데이타 저장수단의 데이타출력을 시리얼로 억세스하기 위한 제어신호로 카운팅값을 출력하는 시리얼 카운팅수단과, 상기 컬럼 어드레스에 대응하는 데이타열을 제1데이타 입출력수단으로부터 입력받으며, 또한 상기 데이터 저장수단의 출력데이타열을 입력받고, 소정 출력제어신호에 출력선택되어 상기 입력데이타열을 선택적 출력하는 제2데이타 입출력수단과, 시리얼출력을 제어하기 위해 상기 제1제어수단으로부터의 제어신호와 상기 외부 기준클럭을 입력받아 상기 제2데이타 입출력수단, 시리얼 카운팅수단의 동작을 전반적으로 제어하기 위한 제어신호들을 생성출력하는 제2제어수단으로 구성하여 상기 데이타 저장수단과 상기 제2데이타 입출력수단이 파이프라인으로 데이타를 입출력시킨다. 4. 발명의 중요한 용도
※선택도 제5도
본 발명은 비데오램등에서 중요히 사용될 수 있다.

Description

듀얼포트 메모리 장치 및 듀얼포트 메모리 장치의 시리얼데이타 출력방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 컬럼 어드레스 래치 제어신호(CAL) 생성수단의 상세회로도이다,
제8도는 PRIX 신호생성수단의 상세회로도이다,
제9도는 TAP 어드레스 래치 신호(TAL) 생성수단의 상세회로도이다,
제10도는 본 발명의 바람직한 일 실시예에 따른 상술한 제5도의 구성중 동기 시리얼 카운터(25)의 상세회로도이다,
제11도는 SRE 및 POST 신호 생성수단의 상세회로도이다.
제12도는 시리얼 카운팅클럭(SCC) 생성수단의 상세회로도이다.

Claims (6)

  1. 듀얼포트 메모리 장치에 있어서; 소정 데이타의 저장 및 출력을 위해 랜덤억세스되는 메모리셀 어레이와; 상기 메모리셀을 억세스하기 위한 로 및 컬럼 어드레스로 구성되는 어드레스를 외부로부터 입력받아 래치하기 위한 어드레스 래치수단과; 상기 어드레스에 의해 억세스되는 데이타를 일시 저장하여 외부와 상기 메모리셀 어레이간에서 입출력하기 위한 제1데이타 입출력수단과; 상기 메모리셀 어레이의 데이타 억세스를 전반적으로 제어하는 각 제어신호들을 생성출력하는 제1제어수단과; 상기 메모리셀 어레이로부터 일정 로의 데이타를 입력받아 저장하며, 소정 카운팅값을 어드레스ㄹ 입력받아 이에 대응하는 데이타열을 시리얼하게 출력하는 데이타 저장수단과; 상기 어드레스 래치수단으로부터 컬럼 어드레스를 입력받아 1증가시켜 카운팅시작 어드레스로 지정하고, 외부 기준클럭에 동기하여 카운팅동작을 수행하며, 상기 데이타 저장수단의 데이터출력을 시리얼로 억세스하기 위한 어드레스로 카운팅값을 출력하는 시리얼 카운팅수단과; 상기 컬럼 어드레스에 대응하는 데이타열을 제1데이타 입출력수단으로부터 입력받으며, 또한 상기 데이타 저장수단의 출력데이타열을 입력받고, 소정 출력제어신호에 출력선택되어 상기 입력데이타열을 선택적 출력하는 제2데이타 입출력수단과; 시리얼출력을 제어하기 위해 상기 제1제어수단으로부터의 제어신호와 상기 외부 기준클럭을 입력받아 상기 제2데이타입출력수단, 시리얼 카운팅수단의 동작을 전반적으로 제어하기 위한 제어신호들을 생성출력하는 제2제어수단을 구비하며; 상기 데이타 저장수단과 상지 제2데이타 입출력수단이 파이프라인으로 데이타를 입출력하는 것임을 특징으로 하는 듀얼포트 메모리 장치.
  2. 제1항에 있어서, 상기 제1제어수단이; 컬럼 어드레스 스트로브의 제어하에 상기 어드레스 래치수단이 켤럼어드레스 셋업 및 홀딩시간을 결정하는 소정의 지연수단과, 전송 싸이클 동작에서 첫 번째 컬럼 어드레스스트로브의 하강 에지 상태이외의 상기 컬럼 어드레스 스트로브의 토글링에서 상기 컬럼 어드레스 스트로브의 어드레스 래치수단제어를 차단하는 수단을 구비하는 것임을 특징으로 하는 듀얼포트 메모리 장치.
  3. 제1항에 있어서, 상기 제2데이타 입출력수단이 상기 제1데이타 입출력수단으로부터의 데이타열 저장 및 출력을 위해, 전송 사이클에서만 상기 제1데이타 입출력수단의 출력데이타열을 저장하는 제1래치수단과, 전송펄스 발생 후 상기 제1저장수단의 데이터를 저장하는 제2래치수단과 ,전송사리클 후 상기 제2저장수단의 데이타를 출력하기 위한 제3래치수단으로 구성함을 특징으로 하는 듀얼포트 메모리 장치.
  4. 제1항에 있어서, 상기 제2데이타 입출력수단이 상기 데이타 저장수단으로부터의 데이타열 저장 및 출력을 위해, 상기 시리얼클럭의 하강에지에서 시리얼로 억세스된 상기 데이타 저장수단의 데이타를 저장하는 제1래치수단과, 전송싸이클이 후 첫 번째 기준클럭이외의 기준클럭 상승에지에서 상기 제1래치수단에 래치된 데이터를 입력받아 출력시키는 제2래치수단으로 구성함을 특징으로 하는 듀얼포트 메모리 장치.
  5. 제1하에 있어서, 상기 제2제어수단이 상기 시리얼 카운팅 수단으로 새로운 카운팅 시작 어드레스가 로딩될 때 상기 시리얼 카운팅 수단의 카운팅동작을 급지시키고, 상기 카운팅 시작 어드레스의 첫 번째 기준클럭발생후 상기 시리얼 카운팅 수단의 카운팅작을 수행시키기 위한 카운팅개시신호를 생성출력하여 상기 시리얼 카운팅 수단의 카운팅동작을 제어하는 수단임을 특징으로 하는 듀얼포트 메모리 장치.
  6. 소정 데이터의 저장 및 출력을 위해 랜덤억세되는 메모리셀 어레이와 로 및 컬럼 어드레스에 의해 억세스되는 데이터를 일시 저장하여 외부와 상기 메모리셀 어레이간에서 입출력하기 위한 제1데이타 입출력수단을 포함하는 제1포트와, 상기 메모리셀 어레이의 상기 로 어드레스로 지정되는 데이터열을 저장하며 소정 기준클럭에 의해 시리얼억세스되는 데이터 레지스터와 상기 컬러 어드레스에 대응하는 데이터열을 제1데이타 입출력수단으로부터 입력받으며 또한 상기 데이터 저장수단의 출력데이타열을 입력받으며 소정 출력제어신호에 출력선택되어 상기 입력데아타열을 선택적 출력하는 제2데이타 임출력수다능 포함하는 제2포트를 구비하는 듀얼포트 메모리 장치의 시리얼데이타 출력방법에 있어서; 전송 싸이클 후 소정 어드레스에 의해 억세스된 상기 제1포트내의 데이터를 래치하여 첫 번째 기준클럭에 동기시켜 출력하는 제1단계와; 상기 전송 싸이클 후 상기 어드레스를 1증가시킨 증가어드레스부터 상기 데이터레지스터의 데이터를 억세스하여 시리얼로 출력하는 제2단계로 구성함을 특징으로 하는 듀얼포트 메모리 장치의 시리얼데이타 출력방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950002271A 1995-02-08 1995-02-08 듀얼포트 메모리 장치 및 듀얼포트 메모리 장치의 시리얼데이타 출력방법 KR0154741B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950002271A KR0154741B1 (ko) 1995-02-08 1995-02-08 듀얼포트 메모리 장치 및 듀얼포트 메모리 장치의 시리얼데이타 출력방법
US08/598,317 US5825713A (en) 1995-02-08 1996-02-08 Dual port memory device and a method therefor
JP8022813A JP2837127B2 (ja) 1995-02-08 1996-02-08 デュアルポートメモリ装置及びそのシリアルデータ出力方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950002271A KR0154741B1 (ko) 1995-02-08 1995-02-08 듀얼포트 메모리 장치 및 듀얼포트 메모리 장치의 시리얼데이타 출력방법

Publications (2)

Publication Number Publication Date
KR960032217A true KR960032217A (ko) 1996-09-17
KR0154741B1 KR0154741B1 (ko) 1998-11-16

Family

ID=19407844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950002271A KR0154741B1 (ko) 1995-02-08 1995-02-08 듀얼포트 메모리 장치 및 듀얼포트 메모리 장치의 시리얼데이타 출력방법

Country Status (3)

Country Link
US (1) US5825713A (ko)
JP (1) JP2837127B2 (ko)
KR (1) KR0154741B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407361B1 (ko) * 1999-12-16 2003-11-28 닛뽄덴끼 가부시끼가이샤 동기식 더블 데이터 속도용 디램

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60041954D1 (ko) 2000-02-14 2009-05-20 St Microelectronics Srl
US6825841B2 (en) * 2001-09-07 2004-11-30 Rambus Inc. Granularity memory column access
US7173469B1 (en) 2002-01-24 2007-02-06 Cypress Semiconductor Corp. Clocking system and method for a memory
US6580660B1 (en) * 2002-01-30 2003-06-17 Agilent Technologies, Inc. Circuit and method for synchronizing multiple digital data paths
US7054218B2 (en) * 2004-08-26 2006-05-30 Intel Corporation Serial memory address decoding scheme
US7102933B2 (en) * 2004-10-15 2006-09-05 Infineon Technologies Ag Combined receiver and latch
JP4667093B2 (ja) * 2005-03-17 2011-04-06 富士通株式会社 二重化記憶装置及び二重化記憶装置の制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5042014A (en) * 1987-05-21 1991-08-20 Texas Instruments Incorporated Dual-port memory having pipelined serial output
US5195056A (en) * 1987-05-21 1993-03-16 Texas Instruments, Incorporated Read/write memory having an on-chip input data register, having pointer circuits between a serial data register and input/output buffer circuits
JPH04163783A (ja) * 1990-10-26 1992-06-09 Mitsubishi Electric Corp 半導体記憶装置
JP2843163B2 (ja) * 1991-03-29 1999-01-06 株式会社東芝 マルチポートｄｒａｍ
JPH0554636A (ja) * 1991-08-23 1993-03-05 Mitsubishi Electric Corp 半導体記憶装置
JPH05274862A (ja) * 1992-03-24 1993-10-22 Mitsubishi Electric Corp 半導体メモリ装置
US5299159A (en) * 1992-06-29 1994-03-29 Texas Instruments Incorporated Serial register stage arranged for connection with a single bitline
JPH08106779A (ja) * 1994-10-06 1996-04-23 Fujitsu Ltd 半導体記憶装置及び半導体記憶装置におけるシリアルデータ読み出し方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407361B1 (ko) * 1999-12-16 2003-11-28 닛뽄덴끼 가부시끼가이샤 동기식 더블 데이터 속도용 디램

Also Published As

Publication number Publication date
JPH08249877A (ja) 1996-09-27
JP2837127B2 (ja) 1998-12-14
KR0154741B1 (ko) 1998-11-16
US5825713A (en) 1998-10-20

Similar Documents

Publication Publication Date Title
US4953128A (en) Variable delay circuit for delaying input data
US4825411A (en) Dual-port memory with asynchronous control of serial data memory transfer
US5390149A (en) System including a data processor, a synchronous dram, a peripheral device, and a system clock
EP0147500A3 (en) Semiconductor memory device
US5323358A (en) Clock-synchronous semiconductor memory device and method for accessing the device
KR920003305A (ko) 동기식 버스트 액세스메모리
KR950020130A (ko) 메모리 어드레싱 방법 및 장치
US4811305A (en) Semiconductor memory having high-speed serial access scheme
US5379263A (en) Semiconductor memory device which can provide required data flexibly under simplified control and operating method therefor
KR100355229B1 (ko) 카스 명령의 동작 지연 기능을 구비한 반도체 메모리 장치및 이에 적용되는 버퍼와 신호전송 회로
KR960042730A (ko) 반도체기억장치
KR960032217A (ko) 듀얼포트 메모리 장치 및 듀얼포트 메모리 장치의 시리얼데이타 출력방법
US6201756B1 (en) Semiconductor memory device and write data masking method thereof
KR930020303A (ko) 화상 전용 반도체 기억 장치
US4807196A (en) Refresh address counter test control circuit for dynamic random access memory system
US5319596A (en) Semiconductor memory device employing multi-port RAMs
KR20020052669A (ko) 선입 선출 메모리 및 이 메모리의 플래그 신호 발생방법
JPH0283891A (ja) 半導体メモリ
JPS603714B2 (ja) 可変長シフトレジスタ
KR0121776B1 (ko) 동기식 디램의 히든 셀프 리프레쉬 장치
JPS5927624A (ja) 論理変更可能な集積回路
JPH0256048A (ja) データ転送方法及びデータバッファ装置
KR970003231B1 (ko) 클럭 동기형 반도체 기억 장치 및 그 액세스 방법
KR950001425B1 (ko) 반도체 메모리 장치
JPS62125589A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee