KR0121776B1 - 동기식 디램의 히든 셀프 리프레쉬 장치 - Google Patents

동기식 디램의 히든 셀프 리프레쉬 장치

Info

Publication number
KR0121776B1
KR0121776B1 KR1019940010992A KR19940010992A KR0121776B1 KR 0121776 B1 KR0121776 B1 KR 0121776B1 KR 1019940010992 A KR1019940010992 A KR 1019940010992A KR 19940010992 A KR19940010992 A KR 19940010992A KR 0121776 B1 KR0121776 B1 KR 0121776B1
Authority
KR
South Korea
Prior art keywords
refresh
address
cell bank
row address
signal
Prior art date
Application number
KR1019940010992A
Other languages
English (en)
Other versions
KR950033849A (ko
Inventor
정창호
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019940010992A priority Critical patent/KR0121776B1/ko
Publication of KR950033849A publication Critical patent/KR950033849A/ko
Application granted granted Critical
Publication of KR0121776B1 publication Critical patent/KR0121776B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 다수 개의 셀 뱅크를 포함하는 디램에서 리프레쉬 어드레스를 카운팅하는 리프레쉬 카운터와 상기 리프레쉬 카운터의 출력 또는 소자 외부로부터 인가된 어드레스를 선택하는 어드레스 멀티플렉서와 상기 어드레스 멀티플렉서의 출력을 버퍼링하고 래치하는 로오 어드레스 래치회로/로오 어드레스 버퍼를 각 뱅크별로 구현하므로써, 다수개의 셀 뱅크 중 하나의 셀 뱅크가 리프레쉬 동작을 하는 것과 병행하여 다른 셀 뱅크에서의 정상적인 리드/라이트 동작이 이루어지도록 구현한 셀프 리프레쉬 장치에 관한 기술이다.

Description

동기식 디램의 히든 셀프 리프레쉬 장치
제1도는 일반적인 셀프 리프레쉬를 위한 로오 패스 블럭구성도.
제2도는 일반적인 동기식 디램에서의 히든 셀프 리프레쉬 장치의 예를 도시한 블럭구성도.
제3도는 본 발명에 의한 히든 셀프 리프레쉬 장치의 실시예를 도시한 블럭구성도.
* 도면의 주요부분에 대한 부호의 설명
11 : 셀 뱅크, 12 : 로오 디코더,
13 : 로오 어드레스버퍼, 14 : 셀프 리프레쉬 오실레이터/타이머,
15 : 리프레쉬 카운터, 16 : 어드레스 멀티플렉서,
17 : 로오 어드레스 래치회로, 18 : 로오 어드레스 래치회로/로오 어드레스 버퍼.
본 발명은 동기식 디램(syncnronous DRAM)에 관한 것으로, 보다 상세하게는 다수 개의 셀 뱅크(cell bank) 운용시에 소자 외부로부터 특별한 타이밍 시퀀스(trming sequence)가 필요없이 소자 내부에서 자체적으로 리프레쉬 동작을 수행하며, 다수개의 셀 뱅크 중 하나의 버스트 셀 뱅크가 리프레쉬되는 것과 병행하여 나머지 셀 뱅크에서는 정상적인 리드/라이트(read/lwrite) 동작이 이루어지도록 하는 히든 셀프 리프레쉬(hidden self refresh) 장치에 관한 것이다.
본 발명은 다수 개의 셀 뱅크를 포함하는 하나의 동기식 디램에서 정상동작과 리프레쉬 동작이 병행하여 수행되도록 셀 뱅크의 동작을 제어함으로써, 동기식 디램 칩 자체로는 리프레쉬하는데 걸리는 시간을 단축시킬 수 있으므로 셀의 데이터 유지시간(data retention time)에 대한 마진을 향상시킬 수 있으며, 동기식 디램(또는 디램)을 포함하는 전체 시스템의 측면에서도 동기식 디램의 리프레쉬 동작과 정상 동작이 병행하여 이루어지기 때문에 동기식 디램을 보다 효율적으로 사용할 수 있게 된다.
본 발명은 동기식 디램 뿐만 아니라 다수개의 셀 뱅크를 운용하는 기타의 디램에도 적용할 수 있다.
일반적으로 동기식 디램(또는 디램) 셀에 저장된 데이터는 일정 시간이 경과하게 되면 저장되어 있는 전하의 방전으로 인해 데이터로서의 구실을 제대로 할 수 없는 비정상적인 상태로 되므로, 주기적으로 리프레쉬를 해주어야 된다.
그러한 동기식 디램(또는 디램) 셀을 리프레쉬하기 위해서 초기에는 라스 온리 리프레쉬(RAS only refresh) 방식을 사용해오다가 점차 칩 내부에 어드레스 카운터(address counter)를 탑재하여 리프레쉬 어드레스를 칩 자체적으로 결정하게하는 카스 비포 라스 리프레쉬(CAS before RAS refresh) 방식 및 셀프 리프레쉬 방식등으로 발전되어 왔다. 그러나, 상기 각 방식의 경우 동기식 디램에 리프레쉬 동작이 이루어지고 있는 시간 동안에는 정상적인 리드/라이트 동작을 위한 입력과 출력은 일반적으로 입출력되지 않는 휴지 상태에 있어야 하므로 동기식 디램의 고속 동작에 지장을 초래하게 된다.
또한, 고집적 메모리 소자의 경우에는 칩의 효과적인 응용을 위해 리프레쉬 주기가 길어져야 하는데, 이럴 경우에는 셀의 데이터 유지시간의 한계에 이르게 되어 소자의 신뢰성(reliability)이 저하되는 원인이 된다.
제1도는 일반적인 셀프 리프레쉬를 위한 로오 패스 블럭구성도로서, 네개의 셀 뱅크(11)를 포함하는 경우이다.
제1도에서 정상적인 리드/라이트 동작이 이루어지는 경우(즉, 오토 리프레쉬 신호(AUTOREF)가 디스에이블상태인 경우)에는 로오 어드레스 래치(row address latch)회로(17)에 이미 래치되어 있는 로오 어드레스(A0 내지 An)가 어드레스 멀티플렉서(16)를 통해 로오 어드레스 버퍼(row address latch) (13)로 전달된 후, 로오 디코더(row decoder)(12)를 거쳐 어드레스에 의해 선택된 셀 뱅크(11)를 동작시키게 된다.
반면에, 오토 리프레쉬 신호(AUTOREF)가 인에이블되어 리프레쉬 모드로 되면 셀프 리프레쉬 오실레이터(14)에서 발생되는 클럭에 의해 리프레쉬 카운터(5)가 작동하고 리프레쉬 카운터(5)에서 출력되는 어드레스가 어드레스 멀티플렉서(16)를 통해 로오 어드레스 버퍼(13)로 전달된 후, 정상 동작과 동일한 과정을 거쳐 셀 뱅크내에 전체 셀을 리프레쉬시키게 된다.
그러나, 상기 제1도에 도시된 리프레쉬 장치의 경우는 리프레쉬 카운터의 출력신호와 로오 리프레쉬 래치 회로의 출력신호중에서 어느 한 신호를 선택적으로 멀티플렉싱하여 리프레쉬 동작 또는 정상 리드/라이트 동작을 실시하므로, 리프레쉬 동작 중에는 정상적인 리드/라이트 동작이 이루어지지 못하게 되어 동기식 디램의 고속화 사용에 지장을 주는 단점이 있다.
제2도는 일반적인 동기식 디램에서는 히든 셀프 리프레쉬 장치의 예를 도시한 블럭구성도로서, 하나의 리프레쉬 카운터(15)와 어드레스 멀티플렉서(16)를 사용하고 각 셀 뱅크별로 로오 어드레스 래치회로/로오 어드레스 버퍼(18)를 두어서 셀 뱅크별로 리프레쉬 동작을 수행하도록 한 것으로, 외부에서 리프레쉬 모드가 선택되면 셀 뱅크 선택 어드레쉬에 의해 지정된 셀 뱅크는 리프레쉬 카운터(15)에서 출력되는 리프레쉬 어드레스에 의해 전체 셀이 순차적으로 리프레쉬된다.
그러나, 상기 제2도의 경우도 상기 제1도와 마찬가지로 하나의 셀 뱅크에서 리프레쉬 동작이 진행되는 동안에는 다른 셀 뱅크에 어드레스는 지정해줄 수 없게 되므로 동기시 디램소자의 고속화를 저하시키는 문제는 여전히 발생한다.
따라서, 본 발명은 상술한 종래의 문제점을 해결하기 위해 이루어진 것으로, 동기식 디램소자의 고속화를 위하여, 셀 뱅크 선택 어드레스를 사용하여 선택된 셀 뱅크의 리프레쉬 카운터가 순차적으로 어드레스를 출력하여 버스트 리프레쉬 동작을 수행하는 일정시간 동안에 나머지 셀 뱅크에서는 정상 동작이 이루어지도록 하는 동기식 디램의 히든 셀프 리프레쉬 장치를 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명에서는 리프레쉬 어드레스를 출력하는 리프레쉬 카운터와, 정상동작을 위해 소자 외부로부터 인가된 어드레스 또는 상기 리프레쉬 카운터의 출력 어드레스를 뱅크의 동작모드에 따라 선택하는 어드레스 멀티플렉서와, 상기 어드레스 멀티플렉서의 출력을 받아들여 버퍼링하고 래치하는 로오 어드레스 래치회로/로오 어드레스 버퍼를 셀 뱅크별로 구성시켰다.
제3도는 본 발명에 의한 히든 셀프 리프레쉬 장치의 실시예를 도시한 블럭구성도로서, 4개로 분리된 셀 뱅크(11)와, 셀프 리프레쉬 상태와 리프레쉬 동작의 유지시간을 결정하는 셀프 리프레쉬 오실레이터/타이머(14)와, 상기 셀프 리프레쉬 오실레이터/타이머(14)의 출력신호와 셀 뱅크 선택 어드레스(An, An-1)와 오토 리프레쉬 신호(AUTOREF)를 입력신호로 하여 선택된 셀 뱅크에 대한 버스트 리프레쉬용 어드레스를 카운팅하여 출력하는 리프레쉬 카운터(15)와 상기 셀 뱅크 선택 어드레스(An, An-1)와 오토 리프레쉬 신호(AUTOREF)를 입력신호로 하여 상기 리프레쉬 카운터(15)의 출력신호와 소자 외부로부터 인가된 어드레스(A0 내지 An-2)중에서 어느 한 신호를 선택하여 출력하는 어드레스 멀티플렉서(16)와, 상기 어드레스 멀티플렉서(16)에서 출력되는 신호를 버퍼링하고 래치하는 로오 어드레스 래치회로/로오 어드레스 버퍼(18)와, 상기 로오 어드레스 래치회로/로오 어드레스 버퍼(18)에서 출력되는 신호를 기초로 하여 선택된 셀 뱅크 중의 특정 워드라인을 동작시키는 로오 디코더(12)를 포함하고 있다.
셀 뱅크에 대한 리프레쉬 동작과정을 살펴보면, 우선 셀프 리프레쉬 오실레이터/타이머(14)로부터 리프레쉬 카운터 동작신호가 전달되고 셀 뱅크 선택 어드레스(An, An-1)에 의해 4개의 셀 뱅크 중의 하나가 선택되며 오토 리프레쉬 신호(AUTOREF)가 인에이블되면 선택된 셀 뱅크의 어드레스 멀티플렉서(16)는 그 선택된 셀 뱅크측의 리프레쉬 카운터(15)의 출력을 로오 어드레스 래치회로/로오 어드레스 버퍼(18)로 전달하고, 그 로오 어드레스 래치회로/로오 어드레스 버퍼(18)에서 버퍼링 및 래치된 신호가 로오 디코더(12)를 통해 해당 셀 뱅크로 인가됨에 따라 그 선택된 셀 뱅크내의 전체 셀들이 빠른 속도로 버스트 리프레쉬된다.
즉, 상기 리프레쉬 카운터(15)는 리프레쉬 동작이 시작되면 입력되는 셀 뱅크 선택 어드레스가 변화하는 것과는 상관없이 리프레쉬 어드레스를 순차적으로 출력하여 해당 셀 뱅크의 전체 셀들을 버스트 리프레쉬 하게 되며, 상기 오토 리프레쉬 신호(AUTOREF)는 셀 뱅크의 셀들이 전체적으로 리프레쉬될 때까지 인에이블된 상태를 유지하게 된다.
또한, 상기에서 셀 뱅크를 선택하는 어드레스는 일단 하나의 셀 뱅크가 선택된 이후에도 다른 셀 뱅크를 선택할 수 있고, 임의의 한 셀 뱅크에서 리프레쉬 동작이 수행될 때 다른 셀 뱅크로는 외부로부터의 어드레스(A0 내지 An-2)가 인가되므로, 리프레쉬 동작을 수행하지 않는 나머지 셀 뱅크에서는 정상적인 동작이 병행하여 이루어질 수 있다.
이상 제3도의 실시예에서 살펴본 바와 같이, 본 발명의 리프레쉬 장치를 이용하여 동기식 디램의 셀들을 리프레쉬하게 되면, 메모리 용량이 증가하더라도 데이터 유지시간에 제약을 받지 않게 되고 셀 뱅크별로 짧은 시간동안 버스트 리프레쉬가 되도록 하며 또한 병행하여 다른 셀 뱅크에서는 정상 동작을 수행할 수 있으므로 동기식 디램의 동작속도가 향상되는 효과가 있다.
또한, 동기식 디램을 포함하는 시스템의 디램 제어기에서도 로오 어드레스의 수만큼 일정시간 동안 리프레쉬 동작을 위해 제어신호를 발생시키는 대신에 일정시간 동안 셀 뱅크 수만큼의 리프레쉬 제어신호를 출력하면 되므로 동기식 디램 제어기능이 훨신 간편해지게 된다.

Claims (1)

  1. 각각의 셀 뱅크별로 로오 어드레스 래치회로/로오 어드레스 버퍼 및 이 로오 어드레스 래치회로/로오 어드레스 버퍼로부터의 기호를 기초로 해당 셀 뱅크의 특정 워드라인을 동작시키는 로오 디코더가 구비된 동기식 디램에 있어서, 상기 각각의 셀 뱅크별로, 셀프 리프레쉬 오실레이터/타이머로부터의 출력신호와 셀 뱅크 선택 어드레스 및 오토 리프레쉬 신호를 입력받아 해당 셀 뱅크에 대한 리프레쉬 모드로 판정되면 해당 셀 뱅크의 전체 셀에 대하여 버스트 리프레쉬용 어드레스를 순차적으로 출력하는 리프레쉬 카운팅 수단과, 상기 셀 뱅크 선택 어드레스와 오토 리프레쉬 신호를 기초로하여 리프레쉬 모드이면 상기 셀 뱅크 선택 어드레스의 변화에 상관없이 상기 오토 리프레쉬 신호의 인에이블동안 상기 리프레쉬 카운팅 수단으로부터의 신호를, 정상모드이면 외부로부터의 어드레스를 선택하여 해당하는 로오 어드레스 래치회로/로오 어드레스 버퍼로 인가하는 어드레스 멀티플랙싱 수단을 구비하는 것을 특징으로 하는 동기식 디램의 히든 셀프 리프레쉬 장치.
KR1019940010992A 1994-05-20 1994-05-20 동기식 디램의 히든 셀프 리프레쉬 장치 KR0121776B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940010992A KR0121776B1 (ko) 1994-05-20 1994-05-20 동기식 디램의 히든 셀프 리프레쉬 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940010992A KR0121776B1 (ko) 1994-05-20 1994-05-20 동기식 디램의 히든 셀프 리프레쉬 장치

Publications (2)

Publication Number Publication Date
KR950033849A KR950033849A (ko) 1995-12-26
KR0121776B1 true KR0121776B1 (ko) 1997-12-05

Family

ID=19383437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010992A KR0121776B1 (ko) 1994-05-20 1994-05-20 동기식 디램의 히든 셀프 리프레쉬 장치

Country Status (1)

Country Link
KR (1) KR0121776B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418926B1 (ko) * 2001-06-30 2004-02-14 주식회사 하이닉스반도체 디램 마이크로 콘트롤러의 리프레쉬 회로

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100455372B1 (ko) * 1997-11-03 2004-12-17 삼성전자주식회사 자동 리프레쉬 수행시간이 감소될 수 있는 싱크로너스 디램
KR100472723B1 (ko) * 2000-12-26 2005-03-08 주식회사 하이닉스반도체 뱅크 리프레쉬 제어 장치 및 방법
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418926B1 (ko) * 2001-06-30 2004-02-14 주식회사 하이닉스반도체 디램 마이크로 콘트롤러의 리프레쉬 회로

Also Published As

Publication number Publication date
KR950033849A (ko) 1995-12-26

Similar Documents

Publication Publication Date Title
KR950014089B1 (ko) 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
JP4000206B2 (ja) 半導体記憶装置
US5265102A (en) Test pattern generator
US6879536B2 (en) Semiconductor memory device and system outputting refresh flag
US6693846B2 (en) Command controller for an integrated circuit memory device and test circuitry thereof
KR940012130A (ko) 공통 칩위에 형성된 다이나믹 메모리와 스태틱 메모리를 포함하는 반도체 메모리 장치와 그의 동작 방법
KR19990078379A (ko) 디코딩 오토리프레시 모드를 가지는 디램
KR0142795B1 (ko) 디램 리프레쉬 회로
KR930024012A (ko) 반도체 기억장치
US6518595B2 (en) Semiconductor memory device for reducing power consumption during refresh
JPH08138374A (ja) 半導体メモリ装置およびそのリフレッシュ方法
US5335206A (en) Semiconductor storage device
US5379263A (en) Semiconductor memory device which can provide required data flexibly under simplified control and operating method therefor
US20060044912A1 (en) Method and apparatus for refreshing memory device
KR100591760B1 (ko) 가변 가능한 메모리 사이즈를 갖는 반도체 메모리 장치
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
US6501701B2 (en) Semiconductor memory device
US5150329A (en) Dynamic memory with a refresh control circuit
KR0121776B1 (ko) 동기식 디램의 히든 셀프 리프레쉬 장치
JPH1069430A (ja) 半導体記憶装置
JPH1092175A (ja) シンクロナスｄｒａｍのｃａｓ信号発生器
KR100826641B1 (ko) 반도체 메모리 장치
WO2009093548A1 (ja) 半導体記憶装置
US6185132B1 (en) Sensing current reduction device for semiconductor memory device and method therefor
KR100349357B1 (ko) 데이타 마스킹 방법 및 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee