JPH1069430A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPH1069430A
JPH1069430A JP8228735A JP22873596A JPH1069430A JP H1069430 A JPH1069430 A JP H1069430A JP 8228735 A JP8228735 A JP 8228735A JP 22873596 A JP22873596 A JP 22873596A JP H1069430 A JPH1069430 A JP H1069430A
Authority
JP
Japan
Prior art keywords
data
array unit
mask
serial
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8228735A
Other languages
English (en)
Inventor
Yasunori Okimura
恭典 沖村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP8228735A priority Critical patent/JPH1069430A/ja
Priority to US08/920,907 priority patent/US5946256A/en
Publication of JPH1069430A publication Critical patent/JPH1069430A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G11C7/1033—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers using data registers of which only one stage is addressed for sequentially outputting data from a predetermined number of stages, e.g. nibble read-write mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【課題】ＲＡＭアレイ部の保持内容を書換えることな
く、ＳＡＭアレイ部のデータをＲＡＭアレイ部のデータ
で部分的に書換える処理時間を短縮し、かつ集積度を高
める。 【解決手段】リード転送ゲート１１にマスク制御機能を
付加する。シリアルマスクレジスタ１３にリード用のマ
スクデータＳＭＤｒを取込んでリード転送ゲート１１に
供給する機能を付加する。シリアルマスクレジスタ１３
への外部からのマスクデータの取込みは、ランダムデー
タ入出力ポートＰｒｄｔを介して行うようにすると共
に、マスクデータの取込み制御は、タイミングジェネレ
ータ１４により、ロウアドレスストローブ信号を用いて
生成されたシリアルデータラッチタイミング信号ＳＭＬ
Ｔで行う。ＳＡＭアレイ部８のデータの部分的な書換え
は１回のデータ転送サイクルで処理できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体記憶装置に関
し、特にＶＲＡＭとして画像処理等に用いられる半導体
記憶装置に関する。
【０００２】
【従来の技術】ＶＲＡＭとして画像処理等に使用される
半導体記憶装置は、通常、ランダムアクセスデータを入
出力する機能と、シリアルデータを入出力する機能とを
備えている。このような半導体記憶装置の代表的な一例
を図４に示す。
【０００３】この半導体記憶装置は、まず、外部入出力
ポートとして、ＲＡＭタイミング制御信号入力ポートＰ
ｒｔｃと、アドレス入力ポートＰａｄとランダムデータ
入出力ポートＰｒｄｔと、ＳＡＭタイミング制御信号入
力ポートＰｓｔｃと、シリアルデータ入出力ポートＰｓ
ｄｔと、シリアルマスクデータ入力ポートＰｓｍｄとを
備えている。又、内部構成は、メモリセルが行，列の２
次元的に配置され、多ビットのメモリセルアレイである
ＲＡＭアレイ部１、ＲＡＭアレイ部１の行の位置を示す
ロウ（行）アドレスを得る為のロウアドレスバッファ回
路２及びロウアドレスデコーダ３、ＲＡＭアレイ部１の
列の位置を示すカラム（列）アドレスを得る為のカラム
アドレスバッファ回路４及びカラムアドレスデコーダ
５、ＲＡＭアレイ部１の列方向のメモリ数と同じ数のメ
モリが一次的に配置されているＳＡＭアレイ部８、この
ＳＡＭアレイ部８のメモリを、ＲＡＭアレイ部１のカラ
ムアドレスに対応させながら順次リード／ライトする為
に、ＳＡＭタイミング制御信号入力ポートＰｓｃからの
シリアルクロック信号ＳＣに同期して順次カウントアッ
プ、又はカウントダウンされるシリアルアドレスカウン
タ１０及びこのシリアルアドレスカウンタ１０の値をデ
コードし、ＳＡＭアレイ部８のアドレスを内部的に発生
する為のシリアルアドレスデコーダ９、外部入出力ポー
トからＲＡＭアレイ部１へライトを行う時に、マスクす
るビットの位置を指示する為のデータを保持するマスク
レジスタ７、このマスクレジスタ７のデータにより指示
されるライトをマスクするビットの位置に応じ、ＲＡＭ
アレイ部１へのライトを制御するリード／ライト制御部
６、ＳＡＭアレイ部８からＲＡＭアレイ部１へライト転
送を行う時に、マスクするビットの位置を指示する為の
データを保持するシリアルマスクレジスタ１３ｘ、この
シリアルマスクレジスタ１３ｘにより指示されるライト
転送をマスクするビットの位置に応じ、ＳＡＭアレイ部
８からＲＡＭアレイ部１へのライト転送を制御するライ
ト転送ゲート１２、ＲＡＭアレイ部１からＳＡＭアレイ
部８へのデータ転送を制御するリード転送ゲート１１
ｘ、ＲＡＭアレイ部１及びＳＡＭアレイ部８の動作タイ
ミングを制御する為のタイミングジュネレータ１４ｘよ
り構成されている。
【０００４】この半導体記憶装置について、先ず、ＲＡ
Ｍアレイ部１に対してランダムにリード／ライトを行う
方法について述べる。
【０００５】ＲＡＭアレイ部１の任意の位置のメモリセ
ルにリード／ライトを行う為には、ロウアドレスとカラ
ムアドレスを同時に与える。ロウアドレスはアドレス入
力ポートＰａｄを介して外部より供給され、ＲＡＭタイ
ミング制御信号入力ポートＰｒｔｃを介して入力される
ＲＡＳ（ロウアドレスストローブ）信号を用いてタイミ
ングジェネレータ１４ｘによって発生されるロウアドレ
スのラッチタイミング信号ＲＬＴによって、ロウアドレ
スバッファ回路２にラッチされる。ロウアドレスバッフ
ァ回路２にラッチされたロウアドレスは、ロウアドレス
デコーダ３でデコードされた後、ＲＡＭアレイ部１に供
給される。
【０００６】一方、カラムアドレスもアドレス入力ポー
トＰａｄを通して外部より供給され、ＲＡＭタイミング
制御信号入力ポートＰｒｔｃを介して入力されるＣＡＳ
（カラムアドレスストローブ）信号を用いてタイミング
ジェネレータ１４ｘによって発生されるカラムアドレス
のラッチタイミング信号ＣＬＴにより、カラムアドレス
バッファ回路４にラッチされる。カラムアドレスバッフ
ァ回路４にラッチされたカラムアドレスは、カラムアド
レスデコーダ５でデコードされた後、ＲＡＭアレイ部１
に供給される。その後、ロウアドレスデコーダ３とカラ
ムアドレスデコーダ５のデコード値に基づいて決定され
るＲＡＭアレイ部１内のメモリセルに対してランダムデ
ータ入出力ポートＰｒｄｔを介してリード／ライトを行
う。
【０００７】また、この半導体記憶装置においては、Ｒ
ＡＭアレイ部１にライトを行う時、マスクレジスタ７の
データを用いてビット単位でのライトマスクを行うライ
トバービット機能をも有している。
【０００８】次に、ＳＡＭアレイ部８を介してＲＡＭア
レイ部１のデータをリードするシリアルリードを行う方
法について述べる。
【０００９】シリアルリードを行う時、先ず、ＲＡＭア
レイ部１のデータをＳＡＭアレイ部８に転送する。この
転送は、ＲＡＭアレイ部１のロウアドレスバッファ回路
２及びロウアドレスデコーダ３を用いて指定されるロウ
アドレス上のデータに対して行われ、従ってランダムリ
ード／ライトのサイクルと同じ時間を要するサイクルで
実行される。又、ＳＡＭアレイ部８に転送されたデータ
は、その後ＲＡＭタイミング制御信号とは非同期に、Ｓ
ＡＭタイミング制御信号入力ポートＰｓｔｃからのシリ
アルクロック信号ＳＣに同期して、シリアルデータ入出
力ポートＰｓｄｔから順次リードされる。このＳＡＭア
レイ部１のデータ読出しは、アドレスをマルチプレクス
しないこと、及びメモリをＳＲＡＭの構造にし、ＲＡＭ
アレイ部１のメモリをリードする時に必要であるセンス
動作をＳＡＭアレイ部８のメモリをリードする時には省
略することにより、通常、ＲＡＭアレイ部１のリード／
ライトサイクルの６分の１程度のサイクルで実現可能で
ある。
【００１０】次に、ＳＡＭアレイ部８を介してＲＡＭア
レイ部１にデータをライトするシリアルライトを行う方
法について述べる。
【００１１】シリアルライト時、ライトデータはまず、
ＳＡＭ制御信号入力ポートＰｓｔｃからのシリアルクロ
ック信号ＳＣに同期して、シリアルデータ入出力ポート
ＰｓｄｔよりＳＡＭアレイ部８に順次ライトされる。Ｓ
ＡＭアレイ部８にライトされたデータは、その後ＲＡＭ
アレイ部１に転送される事によりＲＡＭアレイ部１内の
メモリセルにライトされる。又、この時シリアルマスク
レジスタ１３ｘにマスクしないビット又はカラムの情報
（ＳＭＤ）をシリアルマスク入力ポートＰｓｍｄから供
給する事により、ＲＡＭアレイ部１の特定のビット又は
カラムアドレス上のメモリセルへの転送をマスクする事
ができる。
【００１２】図５はこの半導体記憶装置のデータ転送系
の具体的な回路例を示す回路図である。図５中、ＳＤＢ
はシリアルデータバス、ＳＲＷＣはシリアルリード／ラ
イト制御信号、ＳＭＥＰ及びＳＭＥＮはＳＡＭ活性化信
号、ＳＭＤｗはライト転送制御信号により制御されたマ
スクデータ、ＲＴＣは一括リード転送制御信号、ＲＲＷ
Ｃはランダムリード／ライト制御信号、ＲＤＢはランダ
ムデータバス、ＳＥＰ及びＳＥＮはセンスアンプ活性化
信号、ＷＬはワード線である。
【００１３】シリアルマスクレジスタ１３ｘにマスクし
たいビット又はカラムの情報をシリアルマスク入力ポー
トＰｓｍｄから供給する事により、ＲＡＭアレイ部１の
特定のビット又はカラムアドレス上のメモリセルへの転
送をマスクする。このマスク制御手段としてのライト転
送制御信号ＷＴＣを、マスクを行うビット又はカラムの
単位毎に設けている。
【００１４】この半導体記憶装置を用いての画像処理に
おいて、Ｒ，Ｇ，Ｂ，輝度といったデータを各ビットに
割り振り、輝度データだけを固定し、Ｒ，Ｇ，Ｂのデー
タをＲＡＭデータにより書き換えていくといったＳＡＭ
アレイ部８のデータをＲＡＭアレイ部１のデータにより
部分的に書き換える為には、ＲＡＭアレイ部１のデータ
により書き換えたくないカラムの情報をシリアルマスク
レジスタ１３ｘにライトした後、部分書き換えに使用す
るＲＡＭアレイ部１のロウアドレス上のメモリセルシリ
アルマスクレジスタ１３ｘの情報に基づいてシリアルマ
スク機能を利用しながら、一旦ＳＡＭアレイ部８からＲ
ＡＭアレイ部１に転送し、その後ＲＡＭアレイ部１上の
当該ロウアドレス上のメモリセルのデータをＲＡＭアレ
イ部１からＳＡＭアレイ部８に転送し直すか、ＳＡＭア
レイ部８に残しておくべきデータを部分書き換えに使用
するＲＡＭアレイ部１上にランダムライトを行い、その
後ＲＡＭアレイ部１の当該ロウアドレス上のメモリセル
のデータをＲＡＭアレイ部１からＳＡＭアレイ部８に転
送する必要がある。
【００１５】
【発明が解決しようとする課題】この従来の半導体記憶
装置では、ＳＡＭアレイ部８のデータＲＡＭアレイ部１
のデータにより部分的に書き換える為には、ＲＡＭアレ
イ部１のデータにより書き換えたくないカラムの情報を
シリアルマスクレジスタ１３ｘにライトした後、部分書
き換えに使用するＲＡＭアレイ部１のロウアドレス上の
メモリセルシリアルマスクレジスタ１３ｘの情報に基づ
いてシリアルマスク機能を利用しながら、一旦ＳＡＭア
レイ部８からＲＡＭアレイ部１に転送し、その後ＲＡＭ
アレイ部１上の当該ロウアドレス上のメモリセルのデー
タをＲＡＭアレイ部１からＳＡＭアレイ部８に転送し直
すか、ＳＡＭアレイ部８に残しておくべきデータを部分
書き換えに使用するＲＡＭアレイ部１上にランダムライ
トを行い、その後ＲＡＭアレイ部１の当該ロウアドレス
上のメモリセルのデータをＲＡＭアレイ部１からＳＡＭ
アレイ部８に転送する必要があり、その処理時間が増大
し、本来ＶＲＡＭに要求されているデータの高速処理能
力を著しく落とす一因となっていた。特に、シリアルラ
イト機能を持たないＶＲＡＭにおいては後者の方法しか
とれず、ＳＡＭアレイ部上に保持しておきたいデータが
多くなればなる程、処理能力は急落していた。また、い
ずれの場合もＲＡＭアレイ部１の保持内容そのものが書
き換えられてしまうという問題点も含んでいる。
【００１６】また、シリアルマスクレジスタ１３ｘへの
ライトをシリアルライト時に行なう為、非同期動作して
いるＲＡＭタイミング制御信号入力ポートＰｒｔｃを活
用できず、外部とのインターフェースとしてシリアルマ
スクデータ入力ポートＰｓｍｄを設ける必要があり、そ
の設置のために面積が増大し集積度が低下するという問
題点がある。
【００１７】本発明の目的は、ＲＡＭアレイ部の保持内
容を書き換えることなく、ＳＡＭアレイ部のデータをＲ
ＡＭアレイ部のデータにより部分的に書き換える処理時
間を短縮し、集積度を高めることができる半導体記憶装
置を提供することにある。
【００１８】
【課題を解決するための手段】本発明の半導体記憶装置
は、メモリセルが行，列の２次元的に配置され指定され
たアドレスに対しデータの書込み，読出しを行うＲＡＭ
アレイ部と、このＲＡＭアレイ部の１行分のメモリセル
と同数のメモリセルが一次元的に配置されこれらメモリ
セルに対しシリアルにデータの書込み，読出しを行うＳ
ＡＭアレイ部と、このＳＡＭアレイ部から前記ＲＡＭア
レイ部へのデータをライト用のマスクデータに応じてマ
スク制御し転送するライト転送ゲートと、前記ＲＡＭア
レイ部からＳＡＭアレイ部へのデータをリード用のマス
クデータに応じてマスク制御し転送するリード転送ゲー
トと、前記ライト用のマスクデータ及びリード用のマス
クデータを保持し出力するシリアルマスクレジスタとを
有している。
【００１９】また、ＲＡＭアレイ部に対するランダムア
クセスによるデータを入出力するランダムデータ入出力
ポートを備え、リード用のマスクデータ，ライト用のマ
スクデータを、前記ＲＡＭアレイ部とＳＡＭアレイ部と
の間のデータ転送サイクル時の所定のタイミングで前記
ランダムデータ入出力ポートが取込んでシリアルマスク
レジスタに保持するようにして構成され、データ転送サ
イクル時の所定のタイミングを、行アドレスストローブ
信号に同期して生成したシリアルマスクデータラッチタ
イミング信号により決定するようにして構成される。
【００２０】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。
【００２１】図１は本発明の一実施の形態を示すブロッ
ク図である。
【００２２】この実施の形態が図４に示された従来の半
導体記憶装置（以下従来例という）と相違する点は、従
来例のリード転送ゲート１１ｘに、ＲＡＭアレイ部１か
らＳＡＭアレイ部８へのデータをリード用のマスクデー
タに応じてアスク制御し転送するマスク機能を付加して
リード転送ゲート１１とし、シリアルマスクレジスタ１
３ｘに代えて、シリアルマスクデータラッチタイミング
信号ＳＭＬＴに応じてリード用のマスクデータＳＭＤ
ｒ，ライト用のマスクデータＳＭＤｗをラッチして保持
し、リード用のマスクデータＳＭＤｒはリード転送ゲー
ト１１に、ライト用のマスクデータＳＭＤｗはライト転
送ゲート１２にそれぞれ出力するシリアルマスクレジス
タ１３を設け、このシリアルマスクレジスタ１３への外
部からのリード用及びライト用のマスクデータＳＭＤの
取込み，伝達は、ランダムデータ入出力ポートＰｒｄｔ
を介して行うようにし、タイミングジェネレータ１４ｘ
のシリアルマスクデータラッチタイミング信号発生機能
を（図４の従来例ではシリアルマスクデータラッチタイ
ミング信号は省略されている）、ＲＡＳ（ロウアドレス
ストローブ）信号を用い（ＲＡＳ信号に同期して）シリ
アルマスクデータタイミング信号ＳＭＬＴを発生する機
能に変えてタイミングジェネレータ１４とした点にあ
る。
【００２３】図２はこの実施の形態のデータ転送系の具
体的な回路例を示す回路図である。
【００２４】この回路が図５に示された従来例と相違す
る点は、従来のリード転送ゲート１１ｘが１つの一括リ
ード転送制御信号ＲＴＣで制御されているのに対し、本
発明のリード転送ゲート１１は、リード転送制御信号で
制御された複数のリード用のマスクデータＳＭＤｒで制
御するようにしている点である。
【００２５】次に、この実施の形態の動作について説明
する。ランダムリード／ライト動作は従来例と同様であ
るので省略し、シリアルリード／ライト動作について述
べる。
【００２６】ＳＡＭアレイ部８を介してＲＡＭアレイ部
１のデータをリードするシリアルリードを行う時、先
ず、ＲＡＭアレイ部１のデータをＳＡＭアレイ部８に転
送する。このデータ転送は従来例と同様にＲＡＭアレイ
部１のロウアドレスバッファ回路２及びロウアドレスデ
コーダ３を用いて指定されるロウアドレス上のデータに
対して実行される。ここで、従来例と異なるのは、この
データ転送サイクル時の所定のタイミングで転送マスク
を行う為のリード用のマスクデータＳＭＤｒを、ランダ
ムデータ入出力ポートＰｒｄｔを介して内部に取り込
み、ＲＡＳ（ロウアドレスストローブ）信号を用いてタ
イミングジェネレータ１４によって発生されるシリアル
マスクデータラッチタイミング信号ＳＭＬＴによりシリ
アルマスクレジスタ１３にラッチし、このシリアルマス
クレジスタ１３からのリード用のマスクデータＳＭＤｒ
に応じ、リード転送時のビットマスク、又はカラムマス
ク制御を行う点である。ＳＡＭアレイ部８に転送された
データは、その後ＲＡＭタイミング制御信号ＲＴＣとは
非同期に、ＳＡＭタイミング制御信号ＳＴＣに基ずくタ
イミングジェネレター１４からのシリアルロック信号Ｓ
Ｃに同期してシリアルデータ入出力ポートＰｓｄｔから
順次リードされるのは従来例と同様である。
【００２７】この実施の形態では、リード転送ゲート１
１を制御する、リード転送制御信号で制御されたリード
用のマスクデータＳＭＤｒを、ビット又はカラム単位で
制御可能な様に複数本設けているので、リード転送時、
シリアルマスクレジスタ１３からのリード用のマスクデ
ータに応じて各トランスファーゲートを制御すること
で、ＲＡＭアレイ部１からＳＡＭアレイ部８へのデータ
転送のマスク制御を可能としている。
【００２８】次に、シリアルライト動作について述べ
る。シリアルライト時、ライトデータは従来例と同様
に、まず、ＳＡＭタイミング制御信号ＳＴＣに基ずくタ
イミングジェネレータ１４からのシリアルクロック信号
ＳＣに同期してシリアルデータ入出力ポートＰｓｄｔか
らＳＡＭアレイ部８に順次ライトされる。ＳＡＭアレイ
部８にライトされたデータは、その後、ライト用のマス
クデータＳＭＤｗによりマスク制御され、ＲＡＭアレイ
部１に転送される事によりＲＡＭアレイ部１内のメモリ
セルにライトされる。従来例と異なるのは、ＳＡＭアレ
イ部８からＲＡＭアレイ部１へのデータ転送に転送マス
クを行う為のライト用のマスクデータＳＭＤｗを、ＳＡ
Ｍアレイ部８からＲＡＭアレイ部１へのデータ転送サイ
クル時の所定のタイミングでシリアルマスクレジスタ１
３に取り込む点である。
【００２９】前述のようにこの実施の形態では、リード
転送ゲート１１にマスク制御機能があるので、１回のデ
ータ転送サイクルでＳＡＭアレイ部８のデータをＲＡＭ
アレイ部１のデータにより部分的に書き換えることがで
き、その処理時間を大幅に短かくすることができる。こ
のとき、ＲＡＭアレイ部１の保持データが書換られるこ
とはない。また、シリアルマスクレジスタ１３へのマス
クデータの取込みは、データ転送サイクル時に未使用の
ランダムデータ入出力ポートＰｒｄｔより取込むので、
従来例のシリアルマスクデータ入力ポートＰｓｍｄを削
除することができ、その分集積度を高めることができ
る。
【００３０】次に、上述の処理時間について、図３を参
照しつつ、５１２（Ｘアドレス＝ロウアドレス）×５１
２（Ｙアドレス＝カラムアドレス）×４ビットのＲＡＭ
アレイ部１に図示した様なデータが保持されており、５
１２アドレス×４ビットのＳＡＭアレイ部８には予め
「状態１」の様なデータが保持されているとし、このＳ
ＡＭアレイ部８の内容を「状態２」の様に変える場合に
ついて説明する。
【００３１】従来例のシリアルライト機能付きＶＲＡＭ
（図４）の場合、状態２と同じ内容のデータがＲＡＭア
レイ１中に無い為、ＳＡＭアレイ８の全ビットのＹ＝０
〜５１１のメモリセルに対し、状態２の内容のデータを
シリアルデータ入出力ポートＰｓｄｔよりＳＡＭアレイ
部８へライトする方法がもっとも速い処理となる。この
場合、全体として５１２シリアルサイクルの時間を要す
事になる。又、従来のシリアルライト機能無しのＶＲＡ
Ｍでは、状態２の内容をＲＡＭアレイ部１のあるＸアド
レス上のＹ＝０〜５１１対しランダムライトした後、当
該Ｘアドレス上のデータをＳＡＭアレイ部８に転送する
処理が必要となり、全体で５１３ランダムライトサイク
ルの時間が必要となる。
【００３２】ここで、データ転送サイクルに要する時間
及びランダムライトサイクルに要する時間をシリアルク
ロック信号ＳＣの６倍（シリアルサイクルの６倍）とす
ると、本発明は従来例の１／８５程度の処理時間とな
り、シリアルライト機能無しのＶＲＡＭに対しては、１
／５１３程度の処理時間となる。
【００３３】
【発明の効果】以上説明したように本発明は、リード転
送ゲートにマスク制御機能を付加したので、ＳＡＭアレ
イ部のデータをＲＡＭアレイ部のデータにより書換える
処理を、ＲＡＭアレイ部の保持内容を書換えることなく
１回のデータ転送サイクルで行うことができ、その処理
時間を短縮することができる効果がある。
【００３４】また、シリアルマスクデータをランダムデ
ータ入出力ポートを介して取込むようにしたので、従来
例のシリアルマスクデータ入力ポートが不要となり、そ
の分集積度を高めることができる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示すブロック図であ
る。
【図２】図１に示された実施の形態のデータ転送系の具
体的な回路例を示す回路図である。
【図３】図１に示された実施の形態のＳＡＭアレイ部の
データをＲＡＭアレイ部のデータにより部分的に書き換
える処理時間を説明するためのメモリデータ配置図であ
る。
【図４】従来の半導体記憶装置の一例を示すブロック図
である。
【図５】図４に示された半導体記憶装置のデータ転送系
の具体的な回路例を示す回路図である。
【符号の説明】
１ ＲＡＭアレイ部 ２ ロウアドレスバッファ回路 ３ ロウアドレスデコーダ ４ カラムアドレスバッファ回路 ５ カラムアドレスデコーダ ６ リード／ライト制御部 ７ マスクレジスタ ８ ＳＡＭアレイ部 ９ シリアルアドレスデコーダ １０ シリアルアドレスカウンタ １１，１１ｘ リード転送ゲート １２ ライト転送ゲート １３，１３ｘ シリアルマスクレジスタ １４，１４ｘ タイミングジェネレータ Ｐａｄ アドレス入力ポート Ｐｒｄｔ ランダムデータ入出力ポート Ｐｒｔｃ ＲＡＭタイミング制御信号入力ポート Ｐｓｄｔ シリアルデータ入出力ポート Ｐｓｍｄ シリアルマスクデータ入力ポート Ｐｓｔｃ ＳＡＭタイミング制御信号入力ポート

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 メモリセルが行，列の２次元的に配置さ
    れ指定されたアドレスに対しデータの書込み，読出しを
    行うＲＡＭアレイ部と、このＲＡＭアレイ部の１行分の
    メモリセルと同数のメモリセルが一次元的に配置されこ
    れらメモリセルに対しシリアルにデータの書込み，読出
    しを行うＳＡＭアレイ部と、このＳＡＭアレイ部から前
    記ＲＡＭアレイ部へのデータをライト用のマスクデータ
    に応じてマスク制御し転送するライト転送ゲートと、前
    記ＲＡＭアレイ部からＳＡＭアレイ部へのデータをリー
    ド用のマスクデータに応じてマスク制御し転送するリー
    ド転送ゲートと、前記ライト用のマスクデータ及びリー
    ド用のマスクデータを保持し出力するシリアルマスクレ
    ジスタとを有することを特徴とする半導体記憶装置。
  2. 【請求項２】 ＲＡＭアレイ部に対するランダムアクセ
    スによるデータを入出力するランダムデータ入出力ポー
    トを備え、リード用のマスクデータ，ライト用のマスク
    データを、前記ＲＡＭアレイ部とＳＡＭアレイ部との間
    のデータ転送サイクル時の所定のタイミングで前記ラン
    ダムデータ入出力ポートが取込んでシリアルマスクレジ
    スタに保持するようにした請求項１記載の半導体記憶装
    置。
  3. 【請求項３】 データ転送サイクル時の所定のタイミン
    グを、行アドレスストローブ信号に同期して生成したシ
    リアルマスクデータラッチタイミング信号により決定す
    るようにした請求項２記載の半導体記憶装置。
JP8228735A 1996-08-29 1996-08-29 半導体記憶装置 Pending JPH1069430A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8228735A JPH1069430A (ja) 1996-08-29 1996-08-29 半導体記憶装置
US08/920,907 US5946256A (en) 1996-08-29 1997-08-29 Semiconductor memory having data transfer between RAM array and SAM array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8228735A JPH1069430A (ja) 1996-08-29 1996-08-29 半導体記憶装置

Publications (1)

Publication Number Publication Date
JPH1069430A true JPH1069430A (ja) 1998-03-10

Family

ID=16881004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8228735A Pending JPH1069430A (ja) 1996-08-29 1996-08-29 半導体記憶装置

Country Status (2)

Country Link
US (1) US5946256A (ja)
JP (1) JPH1069430A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG48274A1 (en) * 1992-08-07 1998-04-17 Keravision Inc Hybrid intrastomal corneal ring
KR100252048B1 (ko) * 1997-11-18 2000-05-01 윤종용 반도체 메모리장치의 데이터 마스킹 회로 및 데이터 마스킹방법
US6308250B1 (en) * 1998-06-23 2001-10-23 Silicon Graphics, Inc. Method and apparatus for processing a set of data values with plural processing units mask bits generated by other processing units
US6188623B1 (en) * 1999-01-28 2001-02-13 Micron Technology, Inc. Voltage differential sensing circuit and methods of using same
US6691204B1 (en) * 2000-08-25 2004-02-10 Micron Technology, Inc. Burst write in a non-volatile memory device
US7558185B2 (en) * 2004-01-29 2009-07-07 International Business Machines Corporation Storage device having flexible architecture and free scalability
US7797595B2 (en) * 2008-06-18 2010-09-14 On-Chip Technologies, Inc. Serially decoded digital device testing
US20100097853A1 (en) * 2008-10-20 2010-04-22 Rountree Robert N Jeet memory cell

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04341994A (ja) * 1991-05-17 1992-11-27 Nec Corp シリアルマスク付きビデオメモリ装置
US5506814A (en) * 1993-05-28 1996-04-09 Micron Technology, Inc. Video random access memory device and method implementing independent two WE nibble control

Also Published As

Publication number Publication date
US5946256A (en) 1999-08-31

Similar Documents

Publication Publication Date Title
US6167487A (en) Multi-port RAM having functionally identical ports
JP4615494B2 (ja) ダイナミック・ランダム・アクセス・メモリ・システム
US4380812A (en) Refresh and error detection and correction technique for a data processing system
KR100393860B1 (ko) 랜덤액세스메모리
JP3317187B2 (ja) 半導体記憶装置
KR930024012A (ko) 반도체 기억장치
US4811305A (en) Semiconductor memory having high-speed serial access scheme
US6035381A (en) Memory device including main memory storage and distinct key storage accessed using only a row address
JPH10233091A (ja) 半導体記憶装置およびデータ処理装置
JPH05274862A (ja) 半導体メモリ装置
JP3247639B2 (ja) 半導体メモリ、半導体メモリのデータ読み出し方法及び書き込み方法
KR960006014A (ko) 동기형 반도체 기억 장치 및 그 판독 제어 방법
JPH1069430A (ja) 半導体記憶装置
US5269012A (en) Stack memory system including an address buffer for generating a changed address by inverting an address bit
US6138214A (en) Synchronous dynamic random access memory architecture for sequential burst mode
JP2000268566A (ja) 同期型半導体記憶装置
JPH1092175A (ja) シンクロナスｄｒａｍのｃａｓ信号発生器
KR0121776B1 (ko) 동기식 디램의 히든 셀프 리프레쉬 장치
US6445634B2 (en) Serial access memory and data write/read method
JP2004206850A (ja) 半導体記憶装置
JPH05210981A (ja) 半導体記憶装置
JPH07105158B2 (ja) デュアルポートメモリ
JPH0756753B2 (ja) メモリ装置
JPH05210566A (ja) メモリ装置及びメモリのデータ読取り／書込み方法
JPS62236195A (ja) メモリ装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000418