KR100472723B1 - 뱅크 리프레쉬 제어 장치 및 방법 - Google Patents

뱅크 리프레쉬 제어 장치 및 방법 Download PDF

Info

Publication number
KR100472723B1
KR100472723B1 KR10-2001-0078115A KR20010078115A KR100472723B1 KR 100472723 B1 KR100472723 B1 KR 100472723B1 KR 20010078115 A KR20010078115 A KR 20010078115A KR 100472723 B1 KR100472723 B1 KR 100472723B1
Authority
KR
South Korea
Prior art keywords
bank
signals
refresh
signal
combination
Prior art date
Application number
KR10-2001-0078115A
Other languages
English (en)
Other versions
KR20020071709A (ko
Inventor
서정원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Publication of KR20020071709A publication Critical patent/KR20020071709A/ko
Application granted granted Critical
Publication of KR100472723B1 publication Critical patent/KR100472723B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 리프레쉬 명령과 함께 입력되는 뱅크 어드레스 신호를 리셋으로 이용하고 정해진 뱅크의 순서에 따라 리프레쉬 되도록 뱅크 조합을 적절하게 제어함으로서 리프레쉬 어드레스를 일일이 지정하지 않고 히든(Hidden) 리프레쉬를 수행 할 수 있는 뱅크 리프레쉬 제어장치 및 그 구동방법을 제공하기 위한 것으로, 이를 위한 본 발명은 2N(N은 자연수)개의 뱅크를 구비하는 동기형 메모리 장치의 뱅크리프레쉬 제어장치에 있어서, 리프레쉬 명령신호와 함께 외부로부터 입력되는 N개의 뱅크 신호를 버퍼링하는 N개의 입력 버퍼링 수단; 상기 N개의 입력 버퍼링 수단에서 출력하는 신호에 의해 리셋되는 N-1진 카운팅 수단; 상기 N개 뱅크신호에 응답하여, 상기 N-1진 카운팅 수단의 카운팅 신호를 제1 내지 제3 뱅크 조합신호중 하나로 선택하여 전달하는 스위칭 수단; 및 상기 스위칭 수단에서 전달되는 뱅크 조합신호에 대응하여 리프레쉬될 뱅크 어드레스를 발생시키는 칩-셋 제어수단을 구비하는 뱅크 리프레쉬 제어장치를 제공한다.

Description

뱅크 리프레쉬 제어 장치 및 방법{Device and method for controlling bank refresh}
본 발명은 동기형 반도체 메모리 장치에 관한 것으로, 특히 다수의 뱅크를 구비한 동기식 메모리 장치에서 사용되는 뱅크 리프레쉬 제어장치 및 그 방법에 관한 것이다.
일반적으로, 메모리에서 사용되는 셀(cell) 캐패시터에는 전하의 형태로 데이터가 저장되는데 캐패시터의 특성 때문에 저장된 전하가 누설 전류에 의해 지속적으로 소멸하게 된다. 따라서, 데이터가 완전히 소멸되기 전에 저장된 데이터를 꺼내 읽어보고 다시 써넣는 반복된 동작과정이 요구되는데, 이를 '리프레쉬(refresh) 동작'이라 한다.
한편, 디램 등 각종 메모리 소자의 집적도가 증가하고 동작속도가 고속화됨에 따라 메모리 소자의 리프레쉬 동작이 크게 증가되고, 이에 따른 리프레쉬 간격이 점차 줄어드는 방향으로 스펙이 정해지고 있다. 리프레쉬 동작이 증가함에 따라 전체 동작시간 중 리프레쉬 시간이 차지하는 비중이 크게 증대되고 있으며, 이러한 리프레쉬에 의한 동작상의 오버로드(overload)가 빈번히 발생되어 이를 줄이기 위한 여러 가지 방안에 대한 연구가 활발히 진행되고 있다.
다수의 뱅크를 구비한 동기식 디램에서의 리프레쉬 방법은 모든 뱅크를 대기상태로 만들어 동시에 모든 뱅크에 대해 리프레쉬를 수행하는 방식을 주로 이용하였으나, 이에 따르면 리프레쉬 동작시간 동안에는 전혀 다른 동작을 할 수 없게 되어 고속화를 저하시키는 중대한 문제점을 안고 있을 뿐만 아니라, 전체적인 시스템 성능면에도 악영향을 미치게 되는 문제점이 발생하였는데, 상기의 문제점을 해결하기 위한 방법중 하나가 히든(hidden) 리프레쉬 방법이다. 히든 리프레쉬 방법이란 예를 들어 8개의 뱅크로 구성된 메모리에서 6개의 뱅크가 정상 동작을 하는 중에 2개의 뱅크가 리프레쉬 동작을 하는 방법을 말한다.
도1은 8개의 뱅크로 구성된 동기식 메모리에서 6개 뱅크의 동작시 2개씩의 뱅크를 히든 리프레쉬시키는 순서를 나타낸 도면이다.
도1을 참조하여 살펴보면, 뱅크0과 뱅크1은 다른 6개의 뱅크가 리드나 라이트동작을 수행할 때 히든 리프레쉬 동작을 수행하고, 뱅크2와 뱅크3도 다른 6개의 뱅크들의 동작시 히든 리프레쉬 동작을 수행하도록 제어되므로서, 리프레쉬에 의한 동작상의 오버헤드(overload)를 줄일 수 있게 된다. 그러나 히든 리프레쉬 방법에서 일부의 뱅크를 리프레쉬 하는 경우, 리프레쉬 명령과 함께 일일이 리프레시 하는 뱅크의 어드레스를 지정하여 입력하는 문제점이 있다.
즉, 종래 기술에 따른 리프레쉬 방법으로는 모든 뱅크를 한꺼번에 리프레쉬 하든지 아니면, 리프레쉬하는 뱅크의 어드레스를 리프레쉬 명령과 함께 일일이 입력해야하는 동작상의 번거로운 문제점이 있다. 또한 리프레쉬 되는 뱅크의 순서가 정해져 있어 항상 같은 순서로 뱅크를 리프레쉬 하게 되어 메모리 상태에 따라 유동적으로 리프레쉬를 수행할 수 없었다.
본 발명은 메모리 상태에 따라 적절한 뱅크조합으로 리프레쉬 할 수 있는 뱅크 리프레쉬 제어장치 및 그 제어방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 일측면에 따르면 2N(N은 자연수)개의 뱅크를 구비하는 동기형 메모리 장치의 뱅크리프레쉬 제어장치에 있어서, 리프레쉬 명령신호와 함께 외부로부터 입력되는 N개의 뱅크 신호를 버퍼링하는 N개의 입력 버퍼링 수단; 상기 N개의 입력 버퍼링 수단에서 출력하는 신호에 의해 리셋되는 N-1진 카운팅 수단; 상기 N개 뱅크신호에 응답하여, 상기 N-1진 카운팅 수단의 카운팅 신호를 제1 내지 제3 뱅크 조합신호중 하나로 선택하여 전달하는 스위칭 수단; 및 상기 스위칭 수단에서 전달되는 뱅크 조합신호에 대응하여 리프레쉬될 뱅크 어드레스를 발생시키는 칩-셋 제어수단을 구비하는 뱅크 리프레쉬 제어장치를 제공한다.
또한 본 발명의 타측면에 따르면, 리프레쉬 명령신호와 함께 외부로부터 입력되는 N개의 뱅크 어드레스 신호를 버퍼링하는 단계; 상기 버퍼링된 N개의 신호중 적어도 어느 하나의 신호에 의해 리셋되어 N-1진 카운팅 신호를 순차적으로 출력하는 단계; 상기 버퍼링된 N개의 신호에 따라 상기 N-1진 카운터 신호를 내부의 뱅크 리프레쉬 조합 신호로 출력시키도록 하는 스위칭 단계; 및 상기 내부의 뱅크 리프레쉬 조합 신호를 이용하여 리프레쉬 수행을 위한 내부 뱅크 어드레스를 발생시키는 단계을 포함하는 뱅크 리프레쉬 제어방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 바람직한 일 실시예에 따른 뱅크 리프레쉬 제어장치의 블록 구성도이다.
도2을 참조하여 설명하면, 본 발명의 뱅크 리프레쉬 제어장치는 리프레쉬 명령신호와 함께 외부로부터 입력되는 3개의 뱅크 어드레스 신호를 내부 동작에 적합한 신호 레벨로 버퍼링하여 출력하는 입력 버퍼부(12, 14, 16)와, 리프레쉬 명령신호의 인가시에만 입력버퍼부의 출력신호를 일정한 시간동안 래치시키는 래치부(22, 24, 26)와, 리셋제어부(5)에서 출력하는 리셋신호에 의해 리셋되는 2진카운터(30)와, 래치부(22, 24, 26)의 출력에 따라 2진 카운터(30)의 출력을 리프레쉬 될 뱅크 조합 신호로 출력하는 스위치부(40)와, 스위치부(40)의 출력을 입력받아 최종적으로 리프레쉬될 뱅크의 어드레스를 출력하는 칩셋 제어부(50)로 구성된다.
또한 리셋제어부(5)는 3개의 입력 버퍼부(12, 14, 16)의 출력신호를 입력받아 노아(NOR1)로 로직 조합하는 3입력 노아 게이트(NOR1)와, 상기 노아 게이트(NOR1)의 출력신호를 반전시키는 인버터(IV1)로 구성한다.
본 실시예의 경우, 8개의 뱅크 어드레스 조합을 위한 비트수인 3비트로 인해 N을 3개로 하고있으나, 이는 메모리 소자내 구비하는 뱅크수에 따라 달라진다.
예를 들어 16개의 뱅크를 구비한 동기식 디램의 경우 요구되는 입력 버퍼부 및 래치부의 수는 N이 '4'가 될 것이며, 32개의 뱅크를 구비한 동기식 디램의 경우 상기 N이 '5'가 되는 등 때에 따라 가변될 수 있다. 또한 본발명은 2N개의 뱅크일 경우 N-1진 카운터를 구비하게 되므로, 8개의 뱅크를 예로든 본 실시예에서는 2진 카운터로 구성되고 있다.
도3은 8개의 뱅크를 구비한 동기식 메모리장치에서, 본 발명에 따른 히든 리프레쉬 동작의 수행을 위한 3가지 뱅크 조합예를 나타낸 예시도이다.
도3을 참조하여 설명하면, 리프레쉬 명령신호와 함께 외부로부터 입력되는 3개의 뱅크 어드레스신호(BA0, BA1, BA2)에 따라 3가지의 조합예를 나타낸 것으로, 검게 색칠된 박스안의 '0'과 '1'은 새로운 리셋신호가 2진 카운터로 입력되는 것을 의미한다. 또한, 작은 박스안의 값은 스위치부(40)에서 출력하는 내부의 뱅크 어드레스 신호(IBA0<0:1>, IBA1<0:1>, IBA1<0:l>)를 나타내며, 이중에서 'X' 표시는 'Don't Care' 상태를 나타낸다.
이하 도2 내지 도3을 참조하여 본 발명의 동작을 자세하게 설명한다.
먼저 3개의 입력 버퍼부(12, 14, 16)는 리프레쉬 명령신호와 함께 외부로부터 입력되는 3개의 뱅크 어드레스 신호(BA0, BA1, BA2)를 각각 입력받아 기준 전위신호(Vref)와의 비교를 거쳐 내부 동작에 적합한 신호 레벨로 버퍼링하여 출력하게 된다. 3개의 래치수단(22, 24, 26)은 리프레쉬 명령신호의 인가시에만 활성화되어 3개의 입력 버퍼링 수단(12, 14, 16)을 거쳐 전달된 각 뱅크 어드레스 신호(BA0, BA1, BA2)의 전위를 일정하게 래치시키게 된다.
한편 3개의 입력 버퍼부(12, 14, 16)를 거쳐 전달된 각 뱅크 어드레스 신호(BA2,BA1,BA0)가 논리합되어 후단에 접속된 2진 카운팅 수단(30)의 리셋신호로 사용된다. 즉, 각 뱅크 어드레스 신호(BA2,BA1,BA0)의 어느 한 신호가 '하이'로 출력되면 2진카운터는 리셋되고 카운터(30)는 카운팅을 시작한다. 또한, 스위치부(40)는 3개의 래치수단(22, 24, 26)을 거쳐 입력된 뱅크 어드레스 신호(A0, A1, A2)에 따라 2진 카운터의 출력신호(C<0>, C<1>)를 내부 뱅크 조합 신호(IBA0<0:1>, IBA1<0:1>, IBA2<0:l>)로 선택적으로 스위칭하여 출력시킨다.
끝으로 칩셋 제어부(50)는 내부의 뱅크 조합 신호(IBA0<0:1>, IBA1<0:1>, IBA1<0:l>)를 전달받아 최종적으로 리프레쉬가 수행될 뱅크 어드레스를 출력한다.
또한 보다 본발명의 내용을 명확히 설명하기 위하여 도2에 도시된 '뱅크 조합예 1'의 경우를 예로 들어 설명하면 다음과 같다.
우선, 리프레쉬 명령신호와 함께 일측 뱅크 어드레스 신호(BA0)가 로직하이로 입력되고 타측 뱅크 어드레스 신호(BA1,BA2)는 로직로우로 입력되면, 리셋제어부(5)에 의해 리셋신호를 2진 카우터로 출력한다. 리셋신호를 입력받은 2진 카운터는 '0'부터 순차적으로 출력신호(C<0>,C<1>)를 출력한다. 이 때 래치부(22, 24, 26)는 뱅크 어드레스 신호(BA0,BA1,BA2)에서 각각 출력된 로직하이, 로직로우, 로직로우를 래치하고 있다.
한편, 스위치부(40)는 래치된 출력신호(A0,A1,A2)에 따라 내부 뱅크 조합신호(IBA0)를 돈케어(Don't Care) 상태로 만들고, 2진 카운터(30)의 출력신호(C<0>,C<1>)를 각각 내부 뱅크 조합신호(IBA1, IBA2)로 연결시킨다.
최종적으로 칩셋제어부(50)는 스위치부(40)의 출력을 입력받아 뱅크0, 뱅크1을 리프레쉬하는 어드레스를 출력한다. 이 후에 스위치부(40)에 의해 계속해서 순차적으로 출력되는 2진카운터의 카운팅값에 의해 뱅크2와 뱅크3, 뱅크4와 뱅크5, 뱅크6와 뱅크7가 순차적으로 리프레쉬 된다. 이 때에는 외부의 모든 뱅크 어드레스(BA0,BA1,BA2)의 입력은 로직로우'0'이 되어 있다.
전술한 바와 같이 다른 리셋 신호가 인가되기 전에는 세팅된 벵크조합이 계속 유지되면서 히든 리프레쉬 동작을 순차적으로 반복해서 수행하게 되고, 이후 3개의 뱅크 어드레스 신호(BA0, BA1, BA2)가 입력되면 2진카운터가 다시 리셋되어 새로운 뱅크조합으로 리프레쉬 하게 된다.
예를 들어 외부의 일측 뱅크 어드레스 신호(BA1)가 로직하이로 입력되고,타측 뱅크 어드레스 신호(BA0,BA2)는 로직로우로 입력되면, 리프레쉬 되는 뱅크 조합은 도2의 뱅크 조합에2에 의해 순차적으로 리프레쉬하게 되는 것이다. 상기의 뱅크 조합은 메모리 시스템에 따라 히든 리프레쉬 동작의 원활한 수행을 위해 보다 적합한 뱅크 조합을 선택해 줄 수 있고, 이로 인해 전체 메모리 시스템의 성능을 향상시킬 수 있다.
지금까지 기술한 본 발명의 실시예에서는 8뱅크 구성을 중심으로 설명을 진행하였으나, 4, 16 또는 32 뱅크 등으로 구성된 동기식 메모리에 모두 적용되어 구현가능하다. 또한 카운팅(30)의 동작 제어신호인 리셋 신호(reset)를 2비트로 구성하여, 동시에 4개의 뱅크에 대한 히든 리프레쉬 동작이 가능해지도록 뱅크조합을 구성할 수 있다. 한편, 상기 리셋 신호(reset)는 뱅크 어드레스 신호뿐만 아니라 기타 다른 어드레스 신호의 조합을 이용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 따르면, 메모리 시스템에 따라 리프레쉬에 적합한 뱅크 조합을 쉽게 제어할 수 있게 되고 리프레쉬 되는 뱅크어드레스를 일일이 지정하지 않아도 되어 전체적인 메모리 시스템의 성능을 향상 시킬 수 있다.
도1은 히든 리프레쉬에 따른 뱅크의 리프레쉬 순서를 나타낸 예시도.
도2은 본 발명의 일 실시예에 따른 뱅크 리프레쉬 제어장치의 블록 구성도.
도3는 본 발명에 따른 히든 리프레쉬 동작의 수행을 위한 3가지 뱅크 조합예를 나타낸 예시도 .
<도면의 주요부분에 대한 부호의 설명>
12, 14, 16: 입력 버퍼부
22, 24, 26: 래치부
30: 2진 카운터
40: 스위치부
50: 칩-셋 제어부
5: 리셋제어부

Claims (4)

  1. 2N(N은 자연수)개의 뱅크를 구비하는 동기형 메모리 장치의 뱅크리프레쉬 제어장치에 있어서,
    리프레쉬 명령신호와 함께 외부로부터 입력되는 N개의 뱅크 신호를 버퍼링하는 N개의 입력 버퍼링 수단;
    상기 N개의 입력 버퍼링 수단에서 출력하는 신호에 의해 리셋되는 N-1진 카운팅 수단;
    상기 N개 뱅크신호에 응답하여, 상기 N-1진 카운팅 수단의 카운팅 신호를 제1 내지 제3 뱅크 조합신호중 하나로 선택하여 전달하는 스위칭 수단; 및
    상기 스위칭 수단에서 전달되는 뱅크 조합신호에 대응하여 리프레쉬될 뱅크 어드레스를 발생시키는 칩-셋 제어수단
    을 구비하는 뱅크 리프레쉬 제어장치.
  2. 제 1 항에 있어서,
    상기 N개의 입력 버퍼링 수단의 출력 신호를 소정의 시간동안 유지하기 위하여 상기 리프레쉬 명령신호의 인가시에만 활성화되는 N개의 래치 수단을 상기 N개의 입력 버퍼링 수단과 상기 스위칭부사이에 더 구비하는 것을 특징으로 하는 뱅크 리프레쉬 제어장치.
  3. 제 2 항에 있어서,
    상기 N-1진 카운팅 수단의 리셋신호로 상기 다수개의 래치신호의 조합을 이용하는 것을 특징으로 하는 뱅크 리프레쉬 제어장치.
  4. 리프레쉬 명령신호와 함께 외부로부터 입력되는 N개의 뱅크 어드레스 신호를 버퍼링하는 단계;
    상기 버퍼링된 N개의 신호중 적어도 어느 하나의 신호에 의해 리셋되어 N-1진 카운팅 신호를 순차적으로 출력하는 단계;
    상기 N개 뱅크신호에 응답하여, 상기 N-1진 카운팅 수단의 카운팅 신호를 제1 내지 제3 뱅크 조합신호중 하나로 선택하여 전달하는 단계; 및
    상기 뱅크 조합신호를 이용하여 리프레쉬 수행을 위한 내부 뱅크 어드레스를 발생시키는 단계
    를 포함하는 뱅크 리프레쉬 제어방법.
KR10-2001-0078115A 2000-12-26 2001-12-11 뱅크 리프레쉬 제어 장치 및 방법 KR100472723B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20000082345 2000-12-26
KR1020000082345 2000-12-26

Publications (2)

Publication Number Publication Date
KR20020071709A KR20020071709A (ko) 2002-09-13
KR100472723B1 true KR100472723B1 (ko) 2005-03-08

Family

ID=19703623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0078115A KR100472723B1 (ko) 2000-12-26 2001-12-11 뱅크 리프레쉬 제어 장치 및 방법

Country Status (2)

Country Link
US (1) US20020112117A1 (ko)
KR (1) KR100472723B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI260019B (en) * 2004-05-21 2006-08-11 Fujitsu Ltd Semiconductor memory device and memory system
US7221613B2 (en) 2004-05-26 2007-05-22 Freescale Semiconductor, Inc. Memory with serial input/output terminals for address and data and method therefor
US20050268022A1 (en) * 2004-05-26 2005-12-01 Pelley Perry H Cache line memory and method therefor
KR100618858B1 (ko) * 2004-08-31 2006-08-31 삼성전자주식회사 리프레쉬 수행 시 리프레쉬 할 뱅크의 개수를 가변할 수있는 반도체 메모리 장치 및 그 리프레쉬 방법
US8327057B1 (en) * 2007-04-16 2012-12-04 Juniper Networks, Inc. Ordering write bursts to memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63282998A (ja) * 1987-05-15 1988-11-18 Mitsubishi Electric Corp ブロックアクセスメモリのリフレッシュ制御装置
KR950015374A (ko) * 1993-11-08 1995-06-16 김주용 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
KR950033849A (ko) * 1994-05-20 1995-12-26 김주용 디램의 히든 셀프 리프레쉬 장치
US6005818A (en) * 1998-01-20 1999-12-21 Stmicroelectronics, Inc. Dynamic random access memory device with a latching mechanism that permits hidden refresh operations

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974199A (en) * 1984-06-28 1990-11-27 Westinghouse Electric Corp. Digital IC-microcomputer interface
JPH1166843A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 半導体記憶装置
US6735139B2 (en) * 2001-12-14 2004-05-11 Silicon Storage Technology, Inc. System and method for providing asynchronous SRAM functionality with a DRAM array
US6625078B2 (en) * 2002-02-11 2003-09-23 United Memories, Inc. Look-ahead refresh for an integrated circuit memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63282998A (ja) * 1987-05-15 1988-11-18 Mitsubishi Electric Corp ブロックアクセスメモリのリフレッシュ制御装置
KR950015374A (ko) * 1993-11-08 1995-06-16 김주용 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
KR950033849A (ko) * 1994-05-20 1995-12-26 김주용 디램의 히든 셀프 리프레쉬 장치
US6005818A (en) * 1998-01-20 1999-12-21 Stmicroelectronics, Inc. Dynamic random access memory device with a latching mechanism that permits hidden refresh operations

Also Published As

Publication number Publication date
KR20020071709A (ko) 2002-09-13
US20020112117A1 (en) 2002-08-15

Similar Documents

Publication Publication Date Title
US5155705A (en) Semiconductor memory device having flash write function
US5471425A (en) Dynamic random access memory having sense amplifier control circuit supplied with external sense amplifier activating signal
GB2284692A (en) Hidden self-refresh method and apparatus for dynamic random access memory (DRAM)
US6438667B1 (en) Semiconductor memory and memory system
KR20000073000A (ko) 외부 어드레스에 의해 자동 리프레쉬 동작이 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법
JP3754593B2 (ja) データビットを記憶するメモリーセルを有する集積回路および集積回路において書き込みデータビットをメモリーセルに書き込む方法
KR100299181B1 (ko) 반도체 메모리 장치 및 이 장치의 라이트 데이터 마스킹 방법
KR100472723B1 (ko) 뱅크 리프레쉬 제어 장치 및 방법
JP3319429B2 (ja) 半導体記憶装置
KR100468720B1 (ko) 메모리 셀들의 리프레쉬 방법 및 리프레쉬 제어회로
US7852134B2 (en) Circuit for controlling pulse width of auto-refresh signal and circuit for generating internal row address for auto refresh
JPH08297969A (ja) ダイナミック型半導体記憶装置
KR100368117B1 (ko) 레이트 선택 동기 파이프라인 타입 반도체 메모리장치에서의 데이터 코히런시 유지방법 및 그에 따른데이터 코히런시 유지회로
US6859400B2 (en) Semiconductor memory device
US6014333A (en) Semiconductive memory device capable of carrying out a write-in operation at a high speed
US20080056038A1 (en) Semiconductor memory device
KR100234362B1 (ko) 반도체 메모리장치
US7359253B2 (en) Semiconductor memory device with input buffer
KR100461970B1 (ko) 면적 감소를 위한 래치 회로_
KR100599411B1 (ko) 스토리지 커패시터를 포함하는 셀을 가지는 에스램 및 그라이트데이타 입력방법
KR100281548B1 (ko) 선입선출장치
KR19990074904A (ko) 동기식 반도체 기억 장치를 위한 어드레스 래치장치 및 방법
KR20010010440A (ko) 멀티 워드 라인 테스트 회로
KR20230036356A (ko) 어드레스 래치, 어드레스 제어회로 및 이를 포함하는 반도체 장치
KR19990057796A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee