KR100468720B1 - 메모리 셀들의 리프레쉬 방법 및 리프레쉬 제어회로 - Google Patents
메모리 셀들의 리프레쉬 방법 및 리프레쉬 제어회로 Download PDFInfo
- Publication number
- KR100468720B1 KR100468720B1 KR10-2002-0012562A KR20020012562A KR100468720B1 KR 100468720 B1 KR100468720 B1 KR 100468720B1 KR 20020012562 A KR20020012562 A KR 20020012562A KR 100468720 B1 KR100468720 B1 KR 100468720B1
- Authority
- KR
- South Korea
- Prior art keywords
- refresh
- memory cell
- address
- block
- addresses
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
Description
Claims (14)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제1리프레쉬 주기를 갖는 제1메모리 셀의 어드레스에 대응되며 제2리프레쉬 주기를 갖는 제2메모리 셀의 어드레스를 저장하는 적어도 하나의 어드레스 레지스터;리프레쉬 모드에서, 리프레쉬 어드레스와 상기 적어도 하나의 어드레스 레지스터 중에서 대응되는 어드레스 레지스터로부터 출력된 어드레스를 비교하고 그 비교결과에 상응하는 신호를 각각 출력하는 적어도 하나의 비교기;상기 적어도 하나의 비교기의 출력신호를 수신하는 제1NOR게이트;리프레쉬 명령신호를 수신하는 인버터;상기 제1NOR게이트의 출력신호와 상기 인버터의 출력신호를 수신하고 리프레쉬 주기 제어신호를 출력하는 제2NOR게이트; 및활성화된 상기 리프레쉬 주기 제어신호에 응답하여 상기 제1메모리 셀과 상기 제2메모리 셀을 함께 리프레쉬하기 위한 어드레스를 출력하고 비활성화된 상기 리프레쉬 주기 제어신호에 응답하여 상기 제1메모리 셀을 리프레쉬하기 위한 어드레스를 출력하는 블락 어드레스 버퍼를 구비하는 것을 특징으로 하는 리프레쉬 제어회로.
- 삭제
- 제8에 있어서,상기 제1메모리 셀과 상기 제2메모리 셀 각각은 서로 다른 메모리 셀 어레이 블락에 배열되고,상기 제1리프레쉬 주기는 상기 제2리프레쉬 주기보다 짧은 것을 특징으로 하는 리프레쉬 제어회로.
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0012562A KR100468720B1 (ko) | 2002-03-08 | 2002-03-08 | 메모리 셀들의 리프레쉬 방법 및 리프레쉬 제어회로 |
US10/383,262 US6930943B2 (en) | 2002-03-08 | 2003-03-07 | Methods, circuits, and systems for refreshing memory cells in a memory device that have different refresh periods |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0012562A KR100468720B1 (ko) | 2002-03-08 | 2002-03-08 | 메모리 셀들의 리프레쉬 방법 및 리프레쉬 제어회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030073160A KR20030073160A (ko) | 2003-09-19 |
KR100468720B1 true KR100468720B1 (ko) | 2005-01-29 |
Family
ID=27786009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0012562A KR100468720B1 (ko) | 2002-03-08 | 2002-03-08 | 메모리 셀들의 리프레쉬 방법 및 리프레쉬 제어회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6930943B2 (ko) |
KR (1) | KR100468720B1 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060084071A (ko) * | 2005-01-17 | 2006-07-24 | 삼성전자주식회사 | 반도체 메모리에서의 리프레쉬 제어회로 및 그에 따른제어방법 |
JP4769548B2 (ja) * | 2005-11-04 | 2011-09-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体記憶装置 |
KR101046241B1 (ko) * | 2009-05-22 | 2011-07-04 | 주식회사 하이닉스반도체 | 리프레시 주기 신호 생성 회로 및 이를 이용한 반도체 집적회로 |
US9036439B2 (en) * | 2011-07-15 | 2015-05-19 | Samsung Electronics Co., Ltd. | Semiconductor memory device having improved refresh characteristics |
KR102125230B1 (ko) | 2013-03-13 | 2020-06-22 | 삼성전자주식회사 | 디램 및 리프레시 제어방법 |
KR20150024685A (ko) | 2013-08-27 | 2015-03-09 | 삼성전자주식회사 | 특성이 서로 다른 칩으로 구성된 메모리 모듈 |
US10332580B2 (en) | 2017-10-12 | 2019-06-25 | Nanya Technology Corporation | DRAM and method for determining binary logic using a test voltage level |
US10332579B2 (en) | 2017-11-30 | 2019-06-25 | Nanya Technology Corporation | DRAM and method for operating the same |
US12020740B2 (en) | 2018-06-26 | 2024-06-25 | Rambus Inc. | Memory device having non-uniform refresh |
KR20210127339A (ko) * | 2020-04-14 | 2021-10-22 | 에스케이하이닉스 주식회사 | 리프레시 주기가 다른 다수의 영역을 구비한 메모리 장치, 이를 제어하는 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05101651A (ja) * | 1991-10-08 | 1993-04-23 | Nec Corp | ダイナミツク型半導体記憶装置 |
JPH0644773A (ja) * | 1992-07-27 | 1994-02-18 | Nec Corp | ダイナミック型半導体メモリ |
JPH07141864A (ja) * | 1993-06-30 | 1995-06-02 | Toshiba Corp | ダイナミック型半導体記憶装置 |
KR19990013963A (ko) * | 1997-07-16 | 1999-02-25 | 니시무로 다이조 | 다이나믹형 반도체 기억 장치 |
KR20000027436A (ko) * | 1998-10-28 | 2000-05-15 | 김영환 | 반도체 메모리의 리프레쉬 제어회로 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0766660B2 (ja) * | 1985-03-25 | 1995-07-19 | 株式会社日立製作所 | ダイナミツク型ram |
JP3577148B2 (ja) * | 1995-11-28 | 2004-10-13 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JPH1166843A (ja) * | 1997-08-08 | 1999-03-09 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
2002
- 2002-03-08 KR KR10-2002-0012562A patent/KR100468720B1/ko active IP Right Grant
-
2003
- 2003-03-07 US US10/383,262 patent/US6930943B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05101651A (ja) * | 1991-10-08 | 1993-04-23 | Nec Corp | ダイナミツク型半導体記憶装置 |
JPH0644773A (ja) * | 1992-07-27 | 1994-02-18 | Nec Corp | ダイナミック型半導体メモリ |
JPH07141864A (ja) * | 1993-06-30 | 1995-06-02 | Toshiba Corp | ダイナミック型半導体記憶装置 |
KR19990013963A (ko) * | 1997-07-16 | 1999-02-25 | 니시무로 다이조 | 다이나믹형 반도체 기억 장치 |
KR20000027436A (ko) * | 1998-10-28 | 2000-05-15 | 김영환 | 반도체 메모리의 리프레쉬 제어회로 |
Also Published As
Publication number | Publication date |
---|---|
US6930943B2 (en) | 2005-08-16 |
KR20030073160A (ko) | 2003-09-19 |
US20030169635A1 (en) | 2003-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110827884A (zh) | 用于刷新半导体装置的存储器的设备 | |
US7466623B2 (en) | Pseudo SRAM capable of operating in continuous burst mode and method of controlling burst mode operation thereof | |
KR101257366B1 (ko) | 반도체 메모리 장치 및 리프레쉬 제어 방법 | |
KR20080036529A (ko) | 저전력 디램 및 그 구동방법 | |
KR100468720B1 (ko) | 메모리 셀들의 리프레쉬 방법 및 리프레쉬 제어회로 | |
US8638629B2 (en) | Refresh control circuit, memory apparatus and refresh control method using the same | |
US7440352B2 (en) | Semiconductor memory device capable of selectively refreshing word lines | |
KR100510491B1 (ko) | 부분 활성화 구조를 가지고 페이지 모드 동작이 가능한반도체 메모리 장치 및 그 동작 방법 | |
JP2004134069A (ja) | 部分活性化構造を有してページモード動作が可能な半導体メモリ装置及びその動作方法 | |
JP5020489B2 (ja) | リフレッシュの実行時に、リフレッシュするバンクの個数を可変できる半導体メモリ装置及びその動作方法 | |
JP3319429B2 (ja) | 半導体記憶装置 | |
US6542422B1 (en) | Semiconductor memory device performing high speed coincidence comparison operation with defective memory cell address | |
JP2546161B2 (ja) | ダイナミック型メモリ装置 | |
US11107517B2 (en) | Semiconductor memory device and method for refreshing memory with refresh counter | |
KR100752639B1 (ko) | 외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀을갖는 메모리 장치 및 그 리프레쉬 방법 | |
US6873556B2 (en) | Semiconductor memory device with test mode and testing method thereof | |
KR100472723B1 (ko) | 뱅크 리프레쉬 제어 장치 및 방법 | |
US6704229B2 (en) | Semiconductor test circuit for testing a semiconductor memory device having a write mask function | |
US11989454B2 (en) | Semiconductor devices and methods for performing programming operations | |
US20080056038A1 (en) | Semiconductor memory device | |
JP2006099877A (ja) | 同期型半導体記憶装置 | |
JPH05101651A (ja) | ダイナミツク型半導体記憶装置 | |
US6185132B1 (en) | Sensing current reduction device for semiconductor memory device and method therefor | |
KR100415083B1 (ko) | 반도체 메모리 장치 | |
KR0150496B1 (ko) | 반도체 기억장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 16 |