KR100752639B1 - 외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀을갖는 메모리 장치 및 그 리프레쉬 방법 - Google Patents

외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀을갖는 메모리 장치 및 그 리프레쉬 방법 Download PDF

Info

Publication number
KR100752639B1
KR100752639B1 KR1020040069095A KR20040069095A KR100752639B1 KR 100752639 B1 KR100752639 B1 KR 100752639B1 KR 1020040069095 A KR1020040069095 A KR 1020040069095A KR 20040069095 A KR20040069095 A KR 20040069095A KR 100752639 B1 KR100752639 B1 KR 100752639B1
Authority
KR
South Korea
Prior art keywords
refresh
bank
banks
memory device
command
Prior art date
Application number
KR1020040069095A
Other languages
English (en)
Other versions
KR20060020285A (ko
Inventor
김병술
이윤상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040069095A priority Critical patent/KR100752639B1/ko
Priority to US11/129,073 priority patent/US20060044912A1/en
Publication of KR20060020285A publication Critical patent/KR20060020285A/ko
Application granted granted Critical
Publication of KR100752639B1 publication Critical patent/KR100752639B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀을 갖는 메모리 장치 및 그 리프레쉬 방법에 대하여 기술된다. 본 발명의 메모리 장치는 다수개의 뱅크들과 외부로부터 리프레쉬 신호가 인가되는 리프레쉬 핀, 그리고 외부로부터 리프레쉬 뱅크 어드레스 신호가 인가되는 리프레쉬 뱅크 어드레스 핀들을 구비한다. 메모리 장치는 리프레쉬 신호 및 리프레쉬 뱅크 어드레스 신호에 응답하여 뱅크들 중 리프레쉬 할 뱅크를 선택하여 해당 뱅크만을 리프레쉬한다. 그리고, 메모리 장치는 외부로부터 인가되는 각종 커맨드 신호들로부터 발생되는 독출 명령, 기입 명령 또는 프리차아지 명령들에 응답하여 리프레쉬되는 뱅크 이외의 나머지 뱅크들이 독출 동작, 기입 동작 또는 프리차아지 동작을 수행한다. 또한, 메모리 장치는 외부로부터 인가되는 각종 커맨드 신호들로부터 발생되는 리프레쉬 명령에 응답하여 뱅크들 모두를 순차적으로 리프레쉬시킨다.
리프레쉬 동작, 외부 리프레쉬 핀, 외부 리프레쉬 뱅크 어드레스 핀, 리프레쉬 오버헤드

Description

외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀을 갖는 메모리 장치 및 그 리프레쉬 방법{Memory device having external refresh pin and external refresh bank address pin and refresh method thereof}
도 1은 종래의 리프레쉬 방법을 수행하는 DRAM의 블락 다이어그램을 설명하는 도면이다.
도 2는 도 1의 DRAM에서의 리프레쉬 방법을 설명하는 도면이다.
도 3은 도 1의 DRAM의 동작을 설명하는 타이밍 다이어그램이다.
도 4는 본 발명의 일실시예에 따른 리프레쉬 방법을 설명하는 도면이다.
도 5는 도 4의 리프레쉬 방법을 구현하는 메모리 장치의 블락 다이어그램을 설명하는 도면이다.
도 6은 도 5의 메모리 장치의 동작을 설명하는 타이밍 다이어그램이다
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀들을 갖는 메모리 장치 및 그 리프레쉬 방법에 관한 것이다.
DRAM에 있어서, 메모리 셀 데이터의 리프레쉬(refreshment)는 불가결(indispensable)한 것으로, 소정의 시간 안에 모든 메모리 셀들을 리프레쉬하는 것이 필수적이다. 만약 리프레쉬가 적절하게 실행되지 않으면 메모리 셀들의 전하 누설로 인하여 데이터의 독출이 불가능해진다.
DRAM 용량이 커짐에 따라 리프레쉬에 소요되는 시간이 점점 길어지고 있다. 리프레쉬를 위한 긴 시간에 따라 DRAM 시스템의 성능에 미칠 영향들이 특히 고려되어야 한다. 더욱 특별히, 전형적으로 DRAM의 리프레쉬 동작이 메모리 콘트롤러 또는 이와 유사한 콘트롤러에 의해 제어되기 때문에, 리프레쉬 요청을 하기 위하여 메모리 콘트롤러에 의해 소요되는 시간이 증가되어 원래 동작을 위한 시간을 압도해버린다.
도 1은 종래의 리프레쉬 방법을 수행하는 DRAM의 블락 다이어그램을 설명하는 도면이다. 이를 참조하면, DRAM(100)은 어드레스 신호들(A0~A13, BA0~BA2)을 수신하는 어드레스 버퍼(110), 수신된 어드레스 신호들(A0~A13, BA0~BA2)을 디코딩하는 메인 디코더(120), 각종 커맨드 신호들(CS, CAS, RAS, WE, CKE)을 수신하여 액티브 명령(ACT), 기입 명령(WT), 독출 명령(RD), 프리차아지 명령(PREC) 및 CBR 리프레쉬 명령(CBR_REFRESH)을 발생하는 커맨드 디코더(130)를 포함한다. 액티브 명령(ACT), 기입 명령(WT), 독출 명령(RD) 그리고 프리차아지 명령(PREC)들은 메인 디코더(120)에서 디코딩된 어드레스 신호들과 함께 노멀 오퍼레이션 회로부(140)로 제공된다. 노멀 오퍼레이션 회로부(140)는 뱅크들 내 메모리 셀들로/로부터 데이터 기입 또는 독출 동작을 수행하는 회로 블락들이다. CBR 리프레쉬 명령 (CBR_REFRESH)는 리프레쉬 카운터(150)로 제공되어 리프레쉬 카운트를 순차적으로 업 데이트시키면서 도 2에서처럼 제1 뱅크에서 제N 뱅크까지 모든 뱅크의 시퀀셜 리프레쉬를 수행한다.
이러한 DRAM(100)은 도 3에 도시된 바와 같이 리프레쉬 시간(tREF) 동안에는 다른 명령의 인가가 불가능하다. 즉, 리프레쉬 명령이 인가되는 동일 클럭 사이클에서 기입 명령(WT)이나 독출 명령(RD) 등의 다른 명령의 인가가 불가능하다.
DRAM(100) 용량의 증가됨에 따라 모든 뱅크들을 순차적으로 리프레쉬시키는 리프레쉬 명령이 차지하는 비중이 커지게 되어 DRAM 시스템 버스 상에 리프레쉬 오버헤드(overhead)를 갖게 되는 문제점이 있다.
따라서, 모든 뱅크들을 순차적으로 리프레쉬하는 대신에 선택된 뱅크만을 리프레쉬시키고 나머지 뱅크들을 다른 명령을 수행할 수 있는 메모리 장치의 존재가 요구된다.
본 발명의 목적은 외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀을 이용하여 각 뱅크를 선택적으로 리프레쉬시키는 메모리 장치를 제공하는 데 있다.
본 발명의 다른 목적은 상기 메모리 장치의 리프레쉬 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일면에 따른 메모리 장치는 다수개의 뱅크들; 외부로부터 리프레쉬 신호가 인가되는 리프레쉬 핀; 및 외부로부터 리 프레쉬 뱅크 어드레스 신호가 인가되는 리프레쉬 뱅크 어드레스 핀들을 구비하고, 리프레쉬 신호 및 리프레쉬 뱅크 어드레스 신호에 응답하여 뱅크들 중 리프레쉬 할 뱅크를 선택하여 해당 뱅크만을 리프레쉬한다. 그리고, 메모리 장치는 외부로부터 인가되는 각종 커맨드 신호들로부터 발생되는 독출 명령, 기입 명령 또는 프리차아지 명령들에 응답하여 리프레쉬되는 뱅크 이외의 나머지 뱅크들이 독출 동작, 기입 동작 또는 프리차아지 동작을 수행한다. 또한, 메모리 장치는 외부로부터 인가되는 각종 커맨드 신호들로부터 발생되는 리프레쉬 명령에 응답하여 뱅크들 모두를 순차적으로 리프레쉬시킨다.
상기 목적을 달성하기 위하여, 본 발명의 다른 면에 따른 메모리 장치는 다수개의 뱅크들; 뱅크들 내부에 각각 내재되고 메모리 셀 어드레스를 +1씩 업데이트하는 리프레쉬 카운터; 외부로부터 리프레쉬 신호가 인가되는 리프레쉬 핀; 외부로부터 리프레쉬 뱅크 어드레스 신호가 인가되는 리프레쉬 뱅크 어드레스 핀들; 및 외부로부터 인가되는 각종 커맨드 신호들로부터 발생되는 리프레쉬 명령에 응답하여 뱅크들 모두를 순차적으로 리프레쉬시키기 위해 뱅크 리프레쉬 어드레스를 +1씩 증가시키는 뱅크 리프레쉬 카운터를 구비하고, 리프레쉬 신호 및 리프레쉬 뱅크 어드레스 신호에 응답하여 뱅크들 중 리프레쉬 할 뱅크를 선택하여 선택된 뱅크 내 리프레쉬 카운터에 의해 해당 뱅크만을 리프레쉬한다. 그리고, 메모리 장치는 외부로부터 인가되는 각종 커맨드 신호들로부터 발생되는 독출 명령, 기입 명령 또는 프리차아지 명령들에 응답하여 리프레쉬되는 뱅크 이외의 나머지 뱅크들이 독출 동작, 기입 동작 또는 프리차아지 동작을 수행한다.
상기 다른 목적을 달성하기 위하여, 본 발명은 다수개의 뱅크들을 포함하는 메모리 장치의 리프레쉬 방법에 있어서, 외부로부터 리프레쉬 신호가 인가되는 단계; 외부로부터 리프레쉬 뱅크 어드레스 신호가 인가되는 단계; 리프레쉬 신호 및 리프레쉬 뱅크 어드레스 신호에 응답하여 뱅크들 중 리프레쉬 할 뱅크를 선택하는 단계; 및 선택된 뱅크 내 리프레쉬 카운터에 의해 해당 뱅크만을 리프레쉬하는 단계를 구비한다. 그리고, 메모리 장치의 리프레쉬 방법은 외부로부터 인가되는 각종 커맨드 신호들로부터 발생되는 독출 명령, 기입 명령 또는 프리차아지 명령들에 응답하여 리프레쉬되는 뱅크 이외의 나머지 뱅크들이 독출 동작, 기입 동작 또는 프리차아지 동작을 수행하는 단계를 포함한다. 또한 메모리 장치의 리프레쉬 방법은 외부로부터 인가되는 각종 커맨드 신호들로부터 발생되는 리프레쉬 명령에 응답하여 뱅크들 모두를 순차적으로 리프레쉬시키는 단계를 더 포함한다.
따라서, 본 발명의 메모리 장치는 외부에서 인가되는 리프레쉬 신호와 리프레쉬 뱅크 어드레스 신호에 응답하여 선택되는 뱅크가 리프레쉬 동작을 수행하는 동안 나머지 뱅크들은 독출 동작 또는 기입 동작 등의 노멀 동작을 수행하기 때문에, 리프레쉬 오버헤드를 줄일 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 일실시예에 따른 메모리 장치의 리프레쉬 방법을 개념적으로 설명하는 도면이다. 이를 참조하면, 메모리 장치(400)는 외부 핀으로 입력되는 외부 리프레쉬 신호(REF)에 의하여 리프레쉬 모드로 진입하고 이때 제공되는 외부 리프레쉬 뱅크 어드레스 신호(R-BA#)에 응답하여 각각의 뱅크들(410, 420, 430, 440)이 독립적으로 리프레쉬를 수행한다. 각각의 뱅크들(410, 420, 430, 440)은 외부 리프레쉬 신호(REF)과 외부 리프레쉬 뱅크 어드레스 신호(R-BA)에 의해 해당 뱅크 내 리프레쉬 선택부(411)와 리프레쉬 카운터(412)가 인에이블되어 해당 뱅크만이 리프레쉬된다.
이와 아울러, 메모리 장치(400)는 수신되는 각종 커맨드 신호들(CS, CAS, RAS, WE, CKE)로부터 발생되는 CBR 리프레쉬 명령(CBR_REFRESH, 도 2)에 의해 모든 뱅크의 시퀀셜 리프레쉬를 수행할 수도 있다. 이 때에는 뱅크 리프레쉬 카운터(미도시)를 업데이트시키면서 제1 뱅크에서 제N 뱅크(410, 420, 430, 440)까지 리프레쉬를 수행한다.
도 5는 도 4의 리프레쉬 방법을 구현하는 메모리 장치의 블락 다이어그램을 설명하는 도면이다. 이를 참조하면, 메모리 장치(400)는 어드레스 버퍼(510), 메인 디코더(520), 커맨드 디코더(530), 노멀 오퍼레이션부(540), 리프레쉬 명령부(550), 그리고 다수개의 뱅크들(410, 420, 430, 440)을 포함한다. 어드레스 버퍼(510)는 어드레스 신호들(A0-A13), 뱅크 어드레스 신호들(BA0-BA2) 및 리프레쉬 뱅크 어드레스 신호들(RBA0-RBA2)을 수신하여 메인 디코더(520)로 제공한다.
메인 디코더(520)는 어드레스 신호들(A0-A13)과 뱅크 어드레스 신호들(BA0-BA2)을 디코딩하여 노멀 경로를 통해 노멀 오퍼레이션 회로부(540)로 제공한다. 그리고 메인 디코더(520)는 리프레쉬 뱅크 어드레스 신호들(RBA0-RBA2)을 디코딩하여 리프레쉬 뱅크 선택 신호(RB_SEL)를 발생한다. 리프레쉬 뱅크 선택 신호(RB_SEL)는 다수개의 뱅크들(410, 420, 430, 440) 중 리프레쉬 될 뱅크를 선택하는 신호이다. 커맨드 디코더(530)는 각종 커맨드 신호들(CS, CAS, RAS, WE, CKE)을 수신하여 액티브 명령(ACT), 기입 명령(WT), 독출 명령(RD) 및 프리차아지 명령(PREC)을 발생하고 이들 명령들을 노멀 오퍼레이션 회로부(540)로 제공한다.
리프레쉬 명령부(550)는 외부 리프레쉬 신호(REF)를 수신하여 리프레쉬 모드 신호(REF_MODE)를 발생한다. 리프레쉬 뱅크 선택 신호(REF_SEL)와 리프레쉬 모드 신호(REF_MODE)에 의해 제1 뱅크(410)가 리프레쉬 될 뱅크로 설정되었다고 가정하자. 제1 뱅크(410)는 리프레쉬 뱅크 선택 신호(REF_SEL)와 리프레쉬 모드 신호(REF_MODE)에 응답하여 리프레쉬 선택부(411)가 인에이블되고 리프레쉬 카운터(412)가 +1씩 업데이트되면서 제1 뱅크(410)내 워드라인들을 활성화시키면서 메모리 셀 데이터들을 리프레쉬시킨다.
제2 내지 제N 뱅크들(420, 430, 440)은 노멀 오퍼레이션 회로부(540)로 제공된 액티브 명령(ACT), 기입 명령(WT), 독출 명령(RD) 및 프리차아지 명령(PREC)에 의해 기입 동작, 독출 동작 또는 프리차아지 동작 등을 수행한다.
한편, 도 5에는 도시되어 있지 않지만, 커맨드 디코더(530)에서 제공되는 CBR 리프레쉬 신호에 응답하여 제1 내지 제N 뱅크들(410-440) 모두 리프레쉬 동작 을 수행할 수 있다. 이 때에는 뱅크 리프레쉬 카운터(미도시)를 +1씩 증가시키면서 제1 뱅크(410)부터 제N 뱅크(440)까지 시퀀셜하게 리프레쉬를 수행한다.
도 6은 도 5의 메모리 장치(400)의 동작을 설명하는 타이밍 다이어그램이다. 이를 참조하면, 클럭 신호(CLK)에 동기되어 외부 핀을 통하여 리프레쉬 신호(REF)가 수신되고 각종 커맨드 신호들로부터 독출 명령(RD)과 기입 명령(WT)이 발생된다. 뱅크 어드레스 신호들(BA0-BA2)에 의해 독출 명령(RD) 또는 기입 명령(WT)이 수행될 뱅크들, 예컨대, 제2 뱅크(BANK1)-제3 뱅크(BANK2)-제2 뱅크(BANK1) 순으로 선택된다. 이 때 선택된 뱅크는 어드레스 신호들(A0-A13)을 디코딩하여 발생되는 메모리 셀 어드레스(ADD)에 따라 독출 동작과 기입 동작을 수행한다. 리프레쉬 뱅크 어드레스 신호들(RBA0-RBA2)에 의해 리프레쉬가 수행될 뱅크들, 예컨대, 제1 뱅크(BANK0)-제2 뱅크(BANK1)-제1 뱅크(BNAK0) 순으로 선택된다.
즉, 메모리 장치(400)는 제1 리프레쉬 구간에서 제1 뱅크(BANK0) 내 리프레쉬 카운터를 증가시키면서 메모리 셀 데이터를 리프레쉬하는 동안 제2 뱅크(BANK1)에서는 독출 또는 기입 동작이 이루어지고, 제2 리프레쉬 구간에서 제2 뱅크(BANK1) 내 리프레쉬 카운터를 증가시키면서 메모리 셀 데이터를 리프레쉬하는 동안 제3 뱅크(BANK2)에서는 독출 또는 기입 동작이 이루어지고, 그리고 제3 리프레쉬 구간에서 제1 뱅크(BANK0) 내 리프레쉬 카운터를 증가시키면서 메모리 셀 데이터를 리프레쉬하는 동안 제2 뱅크(BANK1)에서는 독출 동작 또는 기입 동작이 이루어진다.
따라서, 메모리 장치(400)는 외부에서 인가되는 리프레쉬 신호와 리프레쉬 뱅크 어드레스 신호에 응답하여 선택되는 뱅크가 리프레쉬 동작을 수행하는 동안 나머지 뱅크들은 독출 동작 또는 기입 동작 등의 노멀 동작을 수행한다. 이에 따라 리프레쉬 오버헤드를 줄일 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명의 메모리 장치는 외부에서 인가되는 리프레쉬 신호와 리프레쉬 뱅크 어드레스 신호에 응답하여 선택되는 뱅크가 리프레쉬 동작을 수행하는 동안 나머지 뱅크들은 독출 동작 또는 기입 동작 등의 노멀 동작을 수행하기 때문에, 리프레쉬 오버헤드를 줄일 수 있다.

Claims (10)

  1. 다수개의 뱅크들;
    외부로부터 리프레쉬 신호가 인가되는 리프레쉬 핀;
    상기 외부로부터 리프레쉬 뱅크 어드레스 신호가 인가되는 리프레쉬 뱅크 어드레스 핀들;
    상기 외부로부터 인가되는 커맨드 신호들에 응답하여 모든 뱅크들을 시퀀셜하게 리프레쉬하는 리프레쉬 명령을 발생하는 커맨드 디코더;
    상기 리프레쉬 신호에 응답하여 리프레쉬 모드 신호를 발생하는 리프레쉬 명령부; 및
    상기 뱅크들 내에 배치되고, 상기 리프레쉬 뱅크 어드레스 신호 및 상기 리프레쉬 모드 신호에 응답하여 해당 뱅크만을 리프레쉬시키는 리프레쉬 선택부를 구비하는 것을 특징으로 하는 메모리 장치.
  2. 제1항에 있어서, 상기 메모리 장치는
    상기 해당 뱅크 내부의 메모리 셀 어드레스를 +1씩 업데이트하는 리프레쉬 카운터를 더 구비하는 것을 특징으로 하는 메모리 장치.
  3. 삭제
  4. 제1항에 있어서, 상기 메모리 장치는
    상기 리프레쉬 명령시, 상기 뱅크들의 어드레스를 +1씩 업데이트하는 뱅크 리프레쉬 카운터를 더 구비하는 것을 특징으로 하는 메모리 장치.
  5. 제1항에 있어서, 상기 메모리 장치는
    상기 외부로부터 인가되는 각종 커맨드 신호들로부터 발생되는 독출, 기입 또는 프리차아지 명령들에 응답하여 상기 리프레쉬되는 해당 뱅크 이외의 나머지 뱅크들이 독출 동작, 기입 동작 또는 프리차아지 동작을 수행하는 것을 특징으로 하는 메모리 장치.
  6. 다수개의 뱅크들;
    외부로부터 리프레쉬 신호가 인가되는 리프레쉬 핀;
    상기 외부로부터 리프레쉬 뱅크 어드레스 신호가 인가되는 리프레쉬 뱅크 어드레스 핀들;
    상기 외부로부터 인가되는 커맨드 신호들에 응답하여 모든 뱅크들을 시퀀셜하게 리프레쉬하는 리프레쉬 명령을 발생하는 커맨드 디코더;
    상기 리프레쉬 명령시, 상기 뱅크들의 어드레스를 +1씩 업데이트하는 뱅크 리프레쉬 카운터;
    상기 리프레쉬 신호에 응답하여 리프레쉬 모드 신호를 발생하는 리프레쉬 명령부;
    상기 뱅크들 내에 배치되고, 상기 리프레쉬 뱅크 어드레스 신호 및 상기 리프레쉬 모드 신호에 응답하여 해당 뱅크만을 리프레쉬시키는 리프레쉬 선택부; 및
    상기 뱅크들 내에 배치되고, 상기 해당 뱅크 내부의 메모리 셀 어드레스를 +1씩 업데이트하는 리프레쉬 카운터를 구비하는 것을 특징으로 하는 메모리 장치.
  7. 제6항에 있어서, 상기 메모리 장치는
    상기 외부로부터 인가되는 각종 커맨드 신호들로부터 발생되는 독출, 기입 또는 프리차아지 명령들에 응답하여 상기 리프레쉬되는 해당 뱅크 이외의 나머지 뱅크들이 독출 동작, 기입 동작 또는 프리차아지 동작을 수행하는 것을 특징으로 하는 메모리 장치.
  8. 다수개의 뱅크들을 포함하는 메모리 장치의 리프레쉬 방법에 있어서,
    외부로부터 리프레쉬 신호 및 리프레쉬 뱅크 어드레스 신호가 인가되는 단계;
    상기 외부로부터 인가되는 커맨드 신호들에 응답하여 모든 뱅크들을 시퀀셜하게 리프레쉬하는 리프레쉬 명령을 발생하는 단계;
    상기 리프레쉬 신호에 응답하여 리프레쉬 모드 신호를 발생하는 단계; 및
    상기 리프레쉬 뱅크 어드레스 신호 및 상기 리프레쉬 모드 신호에 응답하여 해당 뱅크만을 리프레쉬시키는 단계를 구비하는 것을 특징으로 하는 메모리 장치의 리프레쉬 방법.
  9. 제8항에 있어서, 상기 메모리 장치의 리프레쉬 방법은
    상기 외부로부터 인가되는 각종 커맨드 신호들로부터 발생되는 독출, 기입 또는 프리차아지 명령들에 응답하여 상기 리프레쉬되는 해당 뱅크 이외의 나머지 뱅크들이 독출 동작, 기입 동작 또는 프리차아지 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 메모리 장치의 리프레쉬 방법.
  10. 삭제
KR1020040069095A 2004-08-31 2004-08-31 외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀을갖는 메모리 장치 및 그 리프레쉬 방법 KR100752639B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040069095A KR100752639B1 (ko) 2004-08-31 2004-08-31 외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀을갖는 메모리 장치 및 그 리프레쉬 방법
US11/129,073 US20060044912A1 (en) 2004-08-31 2005-05-13 Method and apparatus for refreshing memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040069095A KR100752639B1 (ko) 2004-08-31 2004-08-31 외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀을갖는 메모리 장치 및 그 리프레쉬 방법

Publications (2)

Publication Number Publication Date
KR20060020285A KR20060020285A (ko) 2006-03-06
KR100752639B1 true KR100752639B1 (ko) 2007-08-29

Family

ID=35942846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069095A KR100752639B1 (ko) 2004-08-31 2004-08-31 외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀을갖는 메모리 장치 및 그 리프레쉬 방법

Country Status (2)

Country Link
US (1) US20060044912A1 (ko)
KR (1) KR100752639B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12057155B2 (en) 2022-01-04 2024-08-06 SK Hynix Inc. Electronic devices for performing a post-write operation and electronic systems

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653688B1 (ko) * 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
US7975170B2 (en) * 2007-06-15 2011-07-05 Qimonda Ag Memory refresh system and method
KR101752154B1 (ko) 2010-11-02 2017-06-30 삼성전자주식회사 로우 어드레스 제어 회로, 이를 포함하는 반도체 메모리 장치 및 로우 어드레스 제어 방법
KR102133380B1 (ko) * 2013-08-09 2020-07-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법
US9911485B2 (en) * 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
US10504580B2 (en) * 2017-08-31 2019-12-10 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990082643A (ko) * 1996-02-16 1999-11-25 마이클 엘. 린치 지정된 뱅크의 자동 리프레쉬

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332084A (ja) * 2000-05-22 2001-11-30 Fujitsu Ltd 半導体記憶装置及び半導体記憶装置のリフレッシュ方法
JP2002216473A (ja) * 2001-01-16 2002-08-02 Matsushita Electric Ind Co Ltd 半導体メモリ装置
US6967885B2 (en) * 2004-01-15 2005-11-22 International Business Machines Corporation Concurrent refresh mode with distributed row address counters in an embedded DRAM

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990082643A (ko) * 1996-02-16 1999-11-25 마이클 엘. 린치 지정된 뱅크의 자동 리프레쉬

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019990082643

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12057155B2 (en) 2022-01-04 2024-08-06 SK Hynix Inc. Electronic devices for performing a post-write operation and electronic systems

Also Published As

Publication number Publication date
KR20060020285A (ko) 2006-03-06
US20060044912A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
KR100810040B1 (ko) 향상된 리프레시 메커니즘을 갖는 동기식 동적 메모리 회로 및 그 메모리 회로의 동작 방법
KR100618070B1 (ko) 리프레시를 자동으로 행하는 동적 메모리 회로
US7710809B2 (en) Self refresh operation of semiconductor memory device
KR101257366B1 (ko) 반도체 메모리 장치 및 리프레쉬 제어 방법
KR100401506B1 (ko) 비동기 프리차지 기능을 갖는 싱크로노스 메모리 디바이스
JPS63155494A (ja) 擬似スタテイツクメモリ装置
KR100902125B1 (ko) 저전력 디램 및 그 구동방법
KR100377840B1 (ko) 반도체 기억 장치
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
KR100564633B1 (ko) 향상된 동작 성능을 가지는 반도체 메모리 장치 및 이에대한 액세스 제어 방법
KR100510491B1 (ko) 부분 활성화 구조를 가지고 페이지 모드 동작이 가능한반도체 메모리 장치 및 그 동작 방법
US20060044912A1 (en) Method and apparatus for refreshing memory device
KR100881133B1 (ko) 컬럼 어드레스 제어 회로
KR100894252B1 (ko) 반도체 메모리 장치 및 그의 동작 제어방법
JP2003045178A (ja) 半導体メモリ
JP3319429B2 (ja) 半導体記憶装置
EP1324341B1 (en) Data access method of semiconductor memory device needing refresh operation and semiconductor memory device thereof
KR100618858B1 (ko) 리프레쉬 수행 시 리프레쉬 할 뱅크의 개수를 가변할 수있는 반도체 메모리 장치 및 그 리프레쉬 방법
KR20010102846A (ko) 동기형 반도체 기억 장치
KR100221748B1 (ko) 리프레쉬 기능이 없는 dram 구성의 캐쉬 메모리 장치
KR100382408B1 (ko) 셀프-리프레쉬 기능을 가지는 메모리 집적 회로 및 그구동 방법
KR100444703B1 (ko) 네트워크 상 높은 버스 효율을 갖는 메모리 장치 및 그동작 방법, 그리고 이를 포함하는 메모리 시스템
KR100286346B1 (ko) 에스디램의 리프레쉬 회로
JP2006099877A (ja) 同期型半導体記憶装置
KR100361862B1 (ko) 반도체 메모리장치 및 이의 센싱전류 감소방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
AMND Amendment
E90F Notification of reason for final refusal
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee