KR19990082643A - 지정된 뱅크의 자동 리프레쉬 - Google Patents

지정된 뱅크의 자동 리프레쉬 Download PDF

Info

Publication number
KR19990082643A
KR19990082643A KR1019980706383A KR19980706383A KR19990082643A KR 19990082643 A KR19990082643 A KR 19990082643A KR 1019980706383 A KR1019980706383 A KR 1019980706383A KR 19980706383 A KR19980706383 A KR 19980706383A KR 19990082643 A KR19990082643 A KR 19990082643A
Authority
KR
South Korea
Prior art keywords
bank
memory
command
memory device
refresh
Prior art date
Application number
KR1019980706383A
Other languages
English (en)
Other versions
KR100297086B1 (ko
Inventor
제프리 피. 라이트
후아 젱
Original Assignee
마이클 엘. 린치
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 엘. 린치, 마이크론 테크놀로지, 인크. filed Critical 마이클 엘. 린치
Publication of KR19990082643A publication Critical patent/KR19990082643A/ko
Application granted granted Critical
Publication of KR100297086B1 publication Critical patent/KR100297086B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Abstract

명령 신호들에 응답하고 다중 뱅크 메모리 어레이를 포함하는 싱크로너스 다이내믹 랜덤 액세스 메모리 또는 싱크로너스 그래픽 랜덤 액세스 메모리와 같은 싱크로너스 랜덤 액세스 메모리가 제공된다. 명령 디코더/제어기는 명령 신호들에 응답하여, 제1 시스템 클럭 싸이클에서, 복수의 뱅크 메모리 어레이들 중 지정된 하나에 대한 자동 리프레쉬 동작을 제어하는 자동 리프레쉬 명령을 개시한다.

Description

지정된 뱅크의 자동 리프레쉬
싱크로너스 다이나믹 램(SDRAM) 및 싱크로너스 그래픽 램(SGRAM)과 같은 싱크로너스 램은 싱크로너스 메모리 시스템에서 동작하도록 설계된다. 따라서, 파워 다운 및 셀프 리프레쉬 모드 동안의 클럭 인에이블 신호를 제외하고는, 모든 입력 및 출력 신호가 시스템 클럭의 액티브 에지(active edge)에 대해 동기화된다.
SDRAM은 다이나믹 메모리 동작 성능의 실질적인 향상을 제공한다. 예를 들어, 몇몇 SDARM은 SDRAM 내에 데이타를 기억시키기 위해 행 및 열로 편성된 기억 셀을 가진 메모리 어레이를 어드레싱하도록 열 어드레스를 자동으로 생성시킴으로써 버스트 모드에서 고속 데이타 비율로 버스트 데이타를 동기적으로 제공할 수 있다. 게다가, 만약 SDRAM이 메모리 어레이 중 둘 이상의 뱅크를 포함하면, SDRAM은 바람직하게 예비충전 시간(precharging time)을 숨기기 위해 둘 이상의 뱅크 사이에 삽입하도록 한다. SGRAM은 고성능 그래픽 응용에 적합하도록 임의의 열 블럭 기록 기능 및 마스크된 기록 또는 비트당 기록 기능을 제공함으로써 SDRAM과는 다르다.
비동기 DRAM에서, 일단 행 및 열 어드레스가 DRAM에서 비롯되고 행 어드레스 스트로브 신호 및 열 어드레스 스트로브 신호가 비활성화되면, DRAM 메모리는 예비충전되고 또 다른 액세스를 이용할 수 있다. 그러나, 이전의 행 액세스가 완료될 때까지, 또 다른 행은 DRAM 어레이에서 액세스될 수 없다.
반대로, SDRAM은 SDRAM 메모리 어레이에서 기억 셀의 행을 액세스하고 예비충전하기 위한 별도의 명령을 필요로 한다. 일단 행 및 열 어드레스가 멀티 뱅크 메모리 어레이를 갖는 SDRAM에 제공되면, 액세스된 뱅크 메모리 어레이는 액티브 상태를 유지한다. 내부적으로 생성된 행 어드레스 스트로브는 여전히 액티브 상태이고 선택된 행은 예비충전 명령이 메모리 어레이의 선택된 행을 비활성화시키고 예비충전할 때까지 개방된다.
SDRAM에서, 전송 동작은 이전에 액세스된 뱅크 메모리 어레이를 비활성화시키고 예비충전시키기 위해 예비충전 명령 동작을 수행하는 것, 행 어드레스를 지정하고 전송 동작시 액세스될 뱅크 메모리 어레이를 활성화하기 위해 액티브 명령동작을 수행하는 것, 및 열 어드레스를 지정하고 버스트 사이클을 초기화시키기 위해 전송 판독 또는 기록 명령을 수행하는 것을 포함한다.
현재 SDRAM 및 SGRAM에서, 리프레쉬가 요구되는 때마다 자동 리프레쉬 명령을 필요로 한다. 현재의 SDRAM 및 SGRAM에서의 자동 리프레쉬 동작 동안, 멀티 뱅크 메모리 디바이스의 모든 뱅크 메모리 어레이는 유휴한다. 또한, SDRAM 또는 SGRAM 디바이스의 사용자는 어떤 뱅크가 리프레쉬되는 지를 알지 못한다. 종래 기술의 SDRAM 또는 SGRAM은 전형적으로 행 어드레스의 각각의 카운트 동안 두 뱅크 사이를 토글(toggling)함으로써 자동 리프레쉬 동작을 수행한다. 예를 들어, 자동 리프레쉬 동작은 뱅크 0의 행 0을 리프레쉬함으로써 수행되고, 다음 행 어드레스를 인크리멘트시키기 전에, 뱅크는 뱅크 1의 행 0을 리프레쉬하도록 전환된다. 자동 리프레쉬 동작 동안 내부적으로 생성되는 행 어드레스는 이후 행 1로 인크리멘트되고 뱅크는 뱅크 0의 행 1이 리프레쉬되도록 전환되며, 다음 뱅크가 뱅크 1의 행 1을 리프레쉬하기 위해 전환된다. 뱅크 사이의 이러한 교번은 메모리 디바이스의 모든 뱅크에서의 모든 행이 리프레쉬될 때까지 계속된다. SDRAM 및 SGRAM에서 개선된 자동 리프레쉬 동작이 필요하다.
<발명의 요약>
본 발명은 명령 신호에 응답하고 시스템 클럭의 액티브 에지와 동기하여 동작하는 메모리 디바이스를 제공한다. 메모리 디바이스는 멀티 뱅크 메모리 어레이를 포함한다. 각 뱅크 메모리 어레이는 스트로브 셀을 포함한다. 명령 디코더/제어기는 시스템 클럭의 제1 액티브 에지에서, 멀티 뱅크 메모리 어레이중 지정된 것에 자동 리프레쉬 동작을 제어하는 자동 리프레쉬 명령을 개시하도록 선택된 명령 신호에 응답한다.
본 발명의 한 실시예에서, 메모리 디바이스는 또한 뱅크 어드레스 신호에 응답한다. 이러한 실시예에서, 메모리 디바이스는 시스템 클럭의 제1 액티브 에지에서 수신된 뱅크 어드레스 신호에 기초하여 멀티 뱅크 메모리 어레이중 지정된 것을 지정하는 리프레쉬 제어기 회로를 구비한다. 본 발명의 다른 실시예에서, 멀티 뱅크 메모리 어레이중 지정된 것은 시스템 클럭의 제1 액티브 에지에서 개시된 자동 리프레쉬 명령을 수행하기 전에 선정된다. 멀티 뱅크 메모리 어레이중의 하나는 뱅크 메모리 어레이가 초기에 리프레쉬되고 뱅크 메모리 어레이를 리프레쉬하는 이어지는 공지된 순서에 기초한 본 발명의 한 실시예에서 선정된다.
명령 디코더/제어기는 바람직하게 지정된 뱅크 메모리 어레이에 대한 자동 리프레쉬 동작 동안, 지정된 뱅크 메모리 어레이가 아닌 멀티 뱅크 메모리 중의 제2 뱅크 메모리 어레이에 대하여, 자동 리프레쉬 동작이 아닌 제2 동작을 제어하는 제2 명령을 개시하도록 선택된 명령 신호에 응답한다.
본 발명의 메모리 디바이스의 한 실시예는 리프레쉬 될 행의 어드레스를 인크리멘트시키기 위한 각각의 멀티 뱅크 메모리 어레이에 대해 별도의 카운트부를 갖는 리프레쉬 카운터를 포함한다.
본 발명의 하나의 바람직한 실시예에서, 메모리 디바이스는 싱크로너스 다이나믹 램(SDRAM)이다. 본 발명의 또 하나의 바람직한 실시예에서, 메모리 디바이스는 싱크로너스 그래픽 램(SGRAM)이다.
자동 리프레쉬 동작이 수행되는 뱅크 메모리 어레이가 지정되기 때문에, 본 발명에 따른 메모리 장치의 사용자는 자동 리프레쉬 동작 동안 리프레쉬되지 않게 되는 뱅크 메모리 어레이에 명령을 수행시킬 수 있다. 예를 들면, 하나의 뱅크 메모리 어레이로부터의 판독이나 또는 하나의 뱅크 메모리 어레이로의 기록과 같은 전송 동작은 다른 뱅크 메모리 어레이가 자동 리프레쉬될 때 수행될 수 있다.
본 발명은 반도체 메모리 집적 회로에 관한 것으로, 특히 싱크로너스 다이나믹 램 및 싱크로너스 그래픽 램과 같은 싱크로너스 램에 관한 것이다.
도 1은 본 발명에 따른 SDRAM의 블럭도.
도 2는 본 발명의 자동 리프레쉬 모드 동안 도 1의 SDRAM 내에 입력되는 뱅크 어드레스 신호에 의해 지정된 뱅크에서 수행되는 자동 리프레쉬 동작을 설명한 타이밍도.
도 3은 도 1에 도시된 SDRAM의 실시예에 채용된 리프레쉬 카운터의 블럭도.
도 4는 자동 리프레쉬 모드 동안 도 1의 SDRAM 내의 소정의 지정된 뱅크 내에서 수행되는 자동 리프레쉬 동작을 설명한 타이밍도.
도 5는 모드 레지스터의 초기화 및 로딩 동안 도 1의 SDRAM 내의 소정의 지정된 뱅크에서 시작하는 자동 리프레쉬 동작을 설명한 타이밍도.
도 6은 도 1에 도시된 SDRAM의 뱅크 1에서 판독 동작이 후속되며, 입력되는 뱅크 어드레스 신호에 의해 지정된 대로 뱅크 0에 수행되는 자동 리프레쉬 동작 및 액티브 동작을 설명한 타이밍도.
바람직한 실시예에 대한 다음의 상세한 실시예에서, 본 명세서의 일부를 이루는 첨부한 도면들을 참조하는데, 도면들은 본 발명이 실시될 수 있는 특정한 실시예들을 예시하는 방식으로 도시되어 있다. 다른 실시예들이 이용될 수 있고 구조적 또는 논리적인 변형들이 본 발명의 범위를 벗어나지 않고 만들어질 수 있다. 그러므로, 다음의 상세한 설명은 제한적인 것으로 취급되지 않아야 하고, 본 발명의 범위는 첨부된 청구항들에 의해 정의된다.
본 발명에 따른 싱크로너스 다이내믹 랜덤 액세스 메모리(SDRAM)는 도 1의 참조 번호 20에 블럭도 형태로 도시되어 있다. SDRAM(20)의 회로의 대부분은 마이크론 테크놀로지, 인크.의 MT48LC4M4R1 S 4MEG X 4 SDRAM와 같은 공지된 SDRAM에서의 회로와 유사한데, 해당하는 마이크론 테크놀로지, 인크.의 기본 설명서에 상세히 설명되어 있다.
본 발명은 싱크로너스 그래픽 랜덤 액세스 메모리(synchronous graphics random access memories, SGRAM)와 같은 다른 싱크로너스 랜덤 액세스 메모리에 동등하게 적용될 수 있기 때문에, 본 발명은 SDRAM에 제한되지 않는다. 본 발명에 따른 SGRAM의 동작은 SDRAM의 동작과 유사하다. 이에 따라, SGRAM은 도면에 도시되지 않는다. SGRAM은 고성능의 그래픽 애플리케이션을 수용하기 위한 특정 열 블럭 기록 기능과 마스크된 기록 또는 비트별 기록 기능을 제공한다는 점에서 SDRAM과 다르다. 본 발명에 따른 SGRAM 회로의 대부분은 마이크론 테크놀로지, 인크.의 MT41LC256K32D4(S) 256K X 32 SGRAM과 같은 공지된 SGRAM에서의 회로와 유사한데, 이것은 마이크론 테크놀로지 인크.의 1995년 DRAM 데이타 북에 상세히 설명되어 있다.
도 1에 도시된 바와 같이, SDRAM(20)은 데이타 저장용으로 행과 열로 구성된 저장 셀들을 포함하는 뱅크 0 메모리 어레이(22)와 뱅크 1 메모리 어레이(24)를 포함한다. SDRAM(20)의 한 실시예에 있어서, 각각의 뱅크 메모리 어레이는 2048행 × 1024열로 된 4개의 분리된 어레이들을 포함한다.
전력은 SDRAM(20)의 VCC와 Vss 핀들에 공급된다. 전형적인 SDRAM(20)은 3.3V와 같은 낮은 전압 환경에서 최선의 메모리 기능을 제공한다. 시스템 클럭 신호(CLK)는 CLK 입력 핀을 통해 SDRAM(20)에 제공되고, 클럭 인에이블 신호(CKE)는 CKE 입력 핀을 통해 SDRAM(20)에 제공된다. CLK 신호는 CKE 신호 상태에 따라 활성화되고 비활성화된다. SDRAM(20)의 모든 입력 및 출력 신호는, 전력 소진 및 리프레쉬 모드들 동안 CKE 입력 신호없이, CLK 신호의 액티브로 가는 에지(active going edge, 도 1에 도시된 실시예에서 포지티브로 가는 에지)에 동기된다.
칩 선택(CS*) 입력 핀은 CS* 신호를 입력하는데, CS* 신호는 로우일 때 명령 디코더(26)를 인에이블하고, 하이일 때 명령 디코더(26)를 디스에이블한다. 명령 디코더(26)는 명령 제어기(28)에 포함된다. 명령 디코더(26)는 RAS* 핀 상의 행 어드레스 스트로브(RAS*) 신호와 CAS* 핀 상의 열 어드레스 스트로브(CAS*) 신호 및 WE* 핀 상의 기록 인에이블 (WE*) 신호를 포함한 제어 신호를 수신한다. 명령 디코더(26)는 RAS*, CAS*, 및 WE* 신호를 디코드하여 명령 제어기(28)를 특정한 명령 동작 시퀀스에 놓는다. 명령 제어기(28)는 뱅크 0 메모리 어레이(22) 및 뱅크 1 메모리 어레이(24)로부터의 또는 뱅크 0 메모리 어레이(22) 및 뱅크 1 메모리 어레이(24)로의 제어된 판독 또는 기록과 같은 동작 동안에 디코드된 명령에 따라 SDRAM(20)의 여러 회로들을 제어한다. 뱅크 어드레스(BA) 신호는 BA 입력 핀 상에 제공되어 어떤 뱅크 메모리 어레이가 명령 제어기(28)에 의해 발송된 특정 명령에 의해 작동되어야 하는지를 정한다.
어드레스 입력 비트는 입력 핀 A0 내지 A10 상에 제공된다. 후술되는 바와 같이, 열 및 행의 어드레스 입력 비트 모두는 어드레스 입력 핀 상에 제공된다. 기록 전송 동작 동안, 데이타는 입력/출력 핀(DQ1 내지 DQ4)을 경유하여 SDRAM(20)에 제공된다. 판독 전송 동작 동안, 데이타는 입력/출력 핀(DQ1 내지 DQ4)을 경유하여 SDRAM(20) 밖에서 측정된다. 입력/출력 마스크 신호는 DQM 입력 핀에 제공되어 데이타-입력 버퍼(30) 및 데이타-출력 버퍼(32)에 대한 비-지속적인 버퍼-제어를 제공한다.
SDRAM(20)은 소정의 방식으로 전력이 공급되어 초기화되어야 한다. 또한, 뱅크 0 및 뱅크 1 메모리 어레이들(22 및 24) 모두는 예비충전되어 유휴 상태(idle state)에 놓여야 한다. 뱅크 메모리 어레이의 예비충전은 이하에 더 상세히 설명되는 예비충전 동작으로 수행된다. 일단 유휴 상태에서는, 2개의 자동-리프레쉬 동작들(AUTO-REFRESH operations)이 수행되어야 한다. 2개의 자동-리프레쉬 동작들(AUTO-REFRESH operations)이 수행되면, SDRAM(20)이 모드 레지스터(40)의 프로그래밍을 위해 이용 가능하다. 모드 레지스터(40)는 SDRAM(20)에 전력이 공급되기 시작할 때(powered-up) 미지의 상태를 갖는다고 가정된다. 이에 따라, 임의의 동작 명령을 수행하기 전에, 모드 레지스터(40)는 세팅되거나 또는 프로그램되어야 한다.
모드 레지스트(40)는, 일단 한번 프로그램되었다면 모드 레지스터가 재프로그램되거나 SDRAM(20)이 전력이 소진될 때까지 프로그램 op-코드를 유지하는 전형적인 지속성 레지스터이다. SDRAM(20)의 대부분의 프로그래머블 옵션들은 모드 레지스터(40)에 기억된 op-코드들 내에 정의되어 있다. 전형적으로 모드 레지스터(40)는, CS*, RAS*, CAS*, 및 WE*가 로우로 레지스트됨으로써 결정되는 모드 레지스터 셋팅(SET MODE RESISTER) 명령과 함께, BA 입력 핀들 및 A0-A10 어드레스 입력들을 통해 원하는 op-코드를 제공함으로써 프로그램된다.
유휴 상태 또는 대기 상태 동안에 다른 원하지 않는 명령들이 레지스트되는 것을 방지하기 위해, NOP(no operation) 명령이 SDRAM(20)에 제공될 수 있다.
SDRAM(20)에서 전형적으로 2 개의 리프레쉬 명령이 이용가능한데, 이 명령들은 자동 리프레쉬(AUTO-REFRESH) 명령과 셀프-리프레쉬(SELF-REFRESH) 명령이다. 자동-리프레쉬 명령은 리프레쉬 메모리 어레이에 대해 이하에서 상세히 설명하는 바와 같이 리프레쉬 제어기(34) 및 리프레쉬 카운터(38)에서 실행된다. 셀프-리프레쉬 명령은 이하에서 설명되는 바와 같이 리프레쉬 제어기(34), 셀프-리프레쉬 발진기 및 타이머(36)와, 리프레쉬 카운터(38)에서 실행된다. 자동-리프레쉬 명령들이 셀프-리프레쉬 모드에서 발생하는 내부 타이밍을 제공하는 클럭 신호를 셀프-리프레쉬 발진기 및 타이머(96)가 내부적으로 발생시킨다.
WE*를 하이로서 CS*, RAS*, 및 CAS*로우(low)를 레지스터링함으로써, 자동-리프레쉬 명령은 시작된다. 바람직하게는 SDRAM(20)을 동작하는 동안에 자동-리프레쉬 명령이 사용된다. 자동-리프레쉬는 비지속적이므로, 리프레쉬가 필요한 시간마다 발생하여야 한다.
행(row)들의 어드레싱은 내부 리프레쉬 제어기(34) 및 리프레쉬 카운터(38)에 의해 발생된다. 그러므로, 자동-리프레쉬 명령 동안, A0-A10 어드레스 입력들은 "돈트 케어(don,t care)"로서 다루어진다. 4,096개의 행을 갖는 SDRAM(20)의 한 실시예에서, 4,096개의 행은 매 64 ㎳마다 한 번씩 리프레쉬될 필요가 있다. 따라서, 분산된(distributed) 자동-리프레쉬 명령을 15.625 ㎲ 마다 한 번씩 제공하는 것은 상기 리프레쉬 요구를 충족하며, 각 행이 리프레쉬되는 것을 보장한다. 바람직하지는 않은 리프레싱의 대체 형태는 64 ㎳의 최소 연산 속도로 버스트(burst)에 4,096개의 모든 자동-리프레쉬 명령들을 발생시킴으로써 달성된다.
WE*하이로서 CKE, CS*, RAS*, 및 CAS*로우(low)를 레지스터링함으로써, 셀프-리프레쉬 명령은 시작된다. CKE가 사용되지 않는다는 점을 제외하고는 명령 입력 신호가 자동-리프레쉬 명령과 동등하다는 점에 주목하자. 한번, 셀프-리프레쉬 명령이 레지스트되면, SDRAM(20)으로의 모든 입력들은 CKE를 제외하고는 "돈트 케어(don,t care)"하게 되는데, CKE는 로우를 유지하여야 한다.
한번 셀프-리프레쉬 모드가 셀프-리프레쉬 명령에 사용되면, SDRAM(20)은 자신의 자동-리프레쉬 동작을 실행하도록 하기 위하여 자신의 내부 클러킹(clocking)을 제공한다. 내부 클러킹은 셀프 리프레쉬 발진기 및 타이머(36)에 의해서 실행된다. 이와 같은 방식으로, 부정 기간(indefinite period) 동안, SDRAM(20)은 셀프-리프레쉬 모드에 머무를 수 있다. 자동-리프레쉬 모드 동안과 마찬가지로, 셀프-리프레쉬 모드 동안의 어드레싱은 리프레쉬 제어기(34) 및 리프레쉬 카운터(38)에서 실행된다.
셀프-리프레쉬 모드를 나오기(exit) 위하여, 시스템 클럭은 CKE가 하이로 진행하기 이전에 안정화되어야 한다. 일단 CKE가 하이로 전이되면, SDRAM(20)은 내부적으로 리프레쉬되고 있는 임의의 뱅크 메모리를 종료하는데 필요한 시간 동안 NOP 명령들을 발생시켜야 한다.
자동 리프레쉬 모드 동안 BA 신호로 표시되어 있는 뱅크 메모리 어레이 내에서 수행되는 SDRAM(20)의 한 실시예에서의 자동 리프레쉬 동작이 도 2에 도시된 타이밍 다이어그램에 도시되어 있다. 도 2에 도시된 바와 같이, 자동 리프레쉬 동작의 개시 동안 BA 신호가 돈트 케어로 되어 있는 앞서의 SDRAM들 또는 SGRAM들과는 달리, SDRAM(20)의 본 실시예에서의 각각의 자동 리프레쉬 동작은 BA 핀 상에 제공된 BA 신호의 상태에 의해 지정된 뱅크 메모리 어레이에 대한 것이다.
뱅크들을 변경(change)하기 전에 특정된 뱅크 내에서 하나 이상의 행이 자동 리프레쉬되는 대신에, 바람직하게는 자동 리프레쉬 명령들은 뱅크들 사이에서 교번(alternate)되지 않는다. 예를 들어, 한 실시예에서, 리프레쉬 카운터(38)는 SDRAM(20)의 특정 뱅크의 행 0, 그 특정 뱅크의 행 1, 그리고 그 특정 뱅크의 행 2,..., 그리고 마지막으로 그 특정 뱅크의 행 2,048을 제공한다. 본 실시예에서, 한번 하나의 뱅크 메모리 어레이가 리프레쉬되면, 다른 뱅크 메모리 어레이는 자동 리프레쉬될 수 있다. 또 다른 양호한 실시예에서는, 또 다른 뱅크로 변경하지 않고 특정 뱅크의 행을 부분적으로 또는 전체적으로 리프레쉬 카운터(38)가 계수한다. 본 실시예에서는, 뱅크들을 변경하기에 앞서서 0부터 2,048 까지의 행 번호까지 계수한다.
SDRAM(20)의 양호한 일 실시예에 사용된 리프레쉬 카운터(38)가 도 3에 도시된 블록 다이어그램에 도시된다. SDRAM(20)의 상기 양호한 실시예는 SDRAM(20) 내의 각 뱅크 메모리 어레이에 대한 분리된 리프레쉬 카운터부를 포함한다. 예를 들면, 도 3에 도시된 바와 같이, 리프레쉬 카운터(38)는 리프레쉬 카운터 뱅크 0 부분(38A) 및 리프레쉬 카운터 뱅크 1 부분(38B)을 포함한다. 각각의 뱅크 메모리 어레이가 2,048개의 행을 갖는다면, 각각의 리프레쉬 카운터 뱅크 부분은 현재 리프레쉬되고 있는 존재하는 행 어드레스를 유지하기 위해 11개의 비트를 포함한다. 이것은 모든 뱅크 메모리 어레이의 2,048개의 행들을 어드레스 하기 위해 11개의 비트가 있는 한개의 카운터부를 갖는 단일 부분 카운터와 대조적이다. 각 뱅크에 있는 리프레쉬 카운터부를 구비함으로써, 주어진 특정 뱅크 내의 행들의 리프레싱을 부분적으로 통하여 자동 리프레쉬 동작이 중지될 수 있다. 예를 들면, 자동 리프레쉬 동작은 뱅크 0 내의 행 8까지 행 0에 대하여 실행될 수 있고, 그 후 어드레스된 행들 상에서 자동 리프레쉬를 실행하기 위하여 뱅크 1로 변경된다. 자동 리프레쉬 동작이 뱅크 0으로 돌아갈 때, 리프레쉬 카운터 뱅크 0 부분(38A) 내에서의 카운트는 뱅크 0의 행 8 상에서 마지막으로 실행되어, 그 결과 행 9 또는 뱅크들을 변경하기에 앞서서 리프레쉬될 예정인 임의의 행에서 리프레싱이 시작된다.
자동 리프레쉬 모드 동안 SDRAM(20)의 대체 실시예의 소정의 특정 뱅크 메모리 어레이에서 실행된 자동 리프레쉬 동작은 도 4에 도시된 타이밍 다이어그램에 도시된다. 본 발명에 따른 SDRAM 또는 SGRAM의 본 실시예에서는, 자동 리프레쉬 동작의 개시 동안 BA 신호가 돈트 케어이다. 그럼에도 불구하고, 자동 리프레쉬 명령을 실행하기에 앞서서, 뱅크들 중 하나는 자동 리프레쉬된 뱅크로서 미리 결정된다. 양호하게는, 자동 리프레쉬 명령들이 뱅크들 사이에서 번갈아 행해지는 것이 아니라, 뱅크들을 스위칭하기 전에 소정 뱅크에서 지정된 소정 뱅크의 모든 2048개 행들이 리프레쉬된다. 이렇게 하여, 리프레쉬되지 않는 뱅크 메모리에서는 다른 명령이 수행될 수 있다.
이 실시예에서는, BA 신호가 뱅크를 지정하는 데 사용되지 않기 때문에, 메모리 장치의 사용자는 어느 뱅크에서 자동 리프레쉬 명령이 수행되고 있는지를 추적해야 한다. 도 5에는, 모드 레지스터(40)의 초기화와 로딩 중에 SDRAM(20) 내의 선정된 특정 뱅크에서 자동 리프레쉬 동작이 시작되는 타이밍도가 도시되어 있다. 2 뱅크 SDRAM(20)에 대하여 상술한 바와 같이, 두 뱅크 메모리 어레이들 모두가 예비충전되고 유휴 상태(idle state)에 놓인 후에, 모드 레지스터(40)의 프로그래밍에 앞서서 2개의 자동 리프레쉬 동작들이 수행된다. 도 5에 도시된 바와 같이, 처음 자동 리프레쉬 명령은 뱅크 0 메모리 어레이에서 개시된다. 이 자동 리프레쉬 명령들은 뱅크들을 스위칭하기 전에 모든 2048개 행들의 리프레싱을 완료하기 때문에, 사용자는 SDRAM(20) 내의 어디에서 처음 자동 리프레쉬가 수행되는지에 대한 지식과 뱅크들을 리프레쉬하는 순서에 기초하여 어느 뱅크에서 자동 리프레쉬 동작이 수행되고 있는지를 추적할 수 있다. 2 뱅크 시스템에서, 현재 뱅크에 대한 지식은 뱅크가 스위칭될 때마다 단지 한 비트를 토클함으로써 유지될 수 있다.
대체 실시예에서는, 메모리 장치의 사용자는 초기화 중에 어느 뱅크에서 자동 리프레쉬 명령이 수행되고 있는지를 추적하는 일을 개시할 필요가 없으며, 대신에 특수한 자동 리프레쉬 명령 또는 다른 어떤 특수한 명령을 발하여 다음 자동 리프레쉬 동작이 뱅크 0과 같은 프리셋 뱅크 또는 사용자 결정 뱅크에서 수행될 것임을 알린다. 특수한 명령을 발한 후에, 사용자는 상술한 바와 같이 현재 자동 리프레쉬 동작이 어느 뱅크에서 수행되고 있는지를 추적해야 한다.
본 발명에 따른 SDRAM 또는 SGRAM의 모든 실시예에 의하면, 메모리 장치의 사용자가 멀티-뱅크 시스템에서의 어느 뱅크가 리프레쉬되고 있는지를 알 수 있게 된다. 하나의 실시예에서는, 사용자는 자동 리프레쉬 명령을 개시할 때 2 뱅크 메모리 장치의 BA 핀 또는 2 이상의 뱅크들을 갖는 메모리 장치의 다수의 BA 핀들 상의 BA 신호에 의하여 리프레쉬될 뱅크를 지정한다. 다른 실시예에서는, 처음 리프레쉬가 이미 알고 있는 뱅크에 대해 수행되고 후속하여 리프레쉬될 뱅크들의 순서가 알려진다. 어느 경우이든, 본 발명에 의하면, 소정 시간에 하나의 뱅크(리프레쉬되도록 지정된 뱅크)만이 유휴 상태에 있을 필요가 있다. 따라서, 지정된 뱅크에서 자동 리프레쉬 동작이 수행되는 동안에 리프레쉬되고 있지 않은 다른 뱅크들에서는 다른 명령들이 수행될 수 있다.
리프레쉬에서 리프레쉬까지 또는 리프레쉬에서 액티브 명령까지의 명령 기간을 나타내는, 도 2, 도 4 및 도 5에 도시된, tRC시간은 리프레쉬되고 있지 않은 뱅크들에서의 명령들을 수행하는 데 이용될 수 있다. 예를 들면, 뱅크 0 메모리 어레이의 자동 리프레쉬 중에 뱅크 1 메모리 어레이에서 액티브 및 판독 동작이 수행되고 있는 것이 도 6에 타이밍도 형태로 도시되어 있다. 도 6에 도시된 바와 같이, 리프레쉬될 지정 뱅크 메모리 어레이로서 뱅크 0을 지정함으로써 자동 리프레쉬 동작이 개시된다. 그 후, 뱅크 1에서 액티브 명령이 개시되어 뱅크 1 메모리 어레이의 행들을 액티브 상태로 만든다. 그 후, 2의 판독 레이턴시를 갖는 갖는 판독 명령이 수행되어 액티브 상태가 된 행의 m 칼럼으로부터 데이타를 판독해 낸다. 이 전송 동작은 뱅크 0에 대한 2개의 자동 리프레쉬 명령들 사이에 수행된다. 액티브 명령은 자동 리프레쉬 명령 뒤에 도시되어 있지만, 뱅크 1에 대한 액티브 명령은 도 6에 도시된 처음 자동 리프레쉬 명령 전에 수행될 수 있다.
도 6은 액티브 명령 및 판독 명령을 도시하고 있지만, 메모리 장치 분야의 숙련자라면, SDRAM(20)에 데이타를 기록하는 기록 동작 또는 다른 동작이 tRC시간 중에 2개의 자동 리프레쉬 명령들 사이에서 수행될 수도 있다는 것을 알 것이다. 또한, 한 칼럼의 데이타에 대한 판독 동작이 도시되어 있지만, 그 동작이 2개의 자동 리프레쉬 명령들 사이 tRC로 대표되는 시간에 수행될 수 있다면, 길이가 2, 4, 8, 또는 전 페이지의 버스트에도 용이하게 확장 적용될 수 있다. 더욱이, 상술한 SDRAM(20)의 실시예들은 2 뱅크 메모리 장치에 관한 것이지만, 본 발명은 4 또는 8 뱅크 메모리 장치와 같은 임의의 멀티-뱅크 동기 메모리 장치에도 적용된다.
이상, 바람직한 실시예의 설명을 위하여 특정 실시예들을 도시하고 설명하였지만, 이 분야의 통상의 지식을 가진 자라면, 본 발명의 범위를 벗어나지 않으면서, 도시되고 설명된 특정 실시예들 대신에 동일한 목적을 달성하도록 의도된 매우 다양한 대체 및/또는 동등의 실시예들을 이용할 수도 있다는 것을 알 것이다. 전기, 컴퓨터, 및 통신 분야의 지식을 가진 자라면, 본 발명이 매우 다양한 실시예들로 구현될 수 있다는 것을 쉽게 알 것이다. 본 출원은 본 명세서에서 논한 바람직한 실시예의 어떠한 변형예들도 포함하도록 의도되었다. 그러므로, 본 발명은 특허 청구 범위와 그에 상당하는 것에 의해서만 한정된다는 것을 명백히 하고자 한다.

Claims (17)

  1. 명령 신호에 응답하며 시스템 클럭의 액티브 에지(active edges)와 동기화되어 동작하는 메모리 장치에 있어서,
    각각의 뱅크 메모리 어레이가 기억 셀들을 갖는 복수의 뱅크 메모리 어레이; 및
    선택된 명령 신호에 응답하여 시스템 클럭의 제1 액티브 에지에서 상기 복수의 메모리 어레이들 중 지정된 하나에 대해 자동 리프레쉬(auto refresh) 동작을 제어하는 자동-리프레쉬 명령을 개시하기 위한 명령 디코더/제어기
    를 포함하는 메모리 장치.
  2. 제1항에 있어서, 상기 메모리 장치는 뱅크 어드레스 신호에도 역시 응답하며, 상기 메모리 장치는 상기 시스템 클럭의 상기 제1 액티브 에지에서 수신되는 상기 뱅크 어드레스 신호에 기초하여 상기 복수의 뱅크 메모리 어레이들 중 지정된 하나를 가리키는 리프레쉬 제어기 회로를 더 포함하는 메모리 장치.
  3. 제1항에 있어서, 상기 복수의 뱅크 메모리 어레이들 중 상기 지정된 하나는, 상기 시스템 클럭의 상기 액티브 에지에서 개시되는 자동 리프레쉬 명령을 수행하기 전에 결정되는 메모리 장치.
  4. 제3항에 있어서, 상기 복수의 뱅크 메모리 어레이들 중 상기 하나는, 어떤 뱅크 메모리 어레이가 최초로 리프레쉬되는지에 관한 정보와 상기 뱅크 메모리 어레이들을 리프레시하는 알려진 후속 순서에 기초하여 결정되는 메모리 장치.
  5. 제3항에 있어서, 상기 복수의 뱅크 메모리 어레이들 중 상기 하나는 어떤 뱅크가 다음번 리프레쉬될 차례인지를 지정하는 명령 및 상기 메모리 뱅크 어레이들을 리프레쉬하는 알려진 후속 순서에 기초하여 결정되는 메모리 장치.
  6. 제1항에 있어서, 상기 명령 디코더/제어기는 선택된 명령 신호에 응답하여, 상기 지정된 뱅크 메모리 어레이에 대한 자동 리프레쉬 동작 동안에, 상기 복수의 뱅크 메모리 어레이들 중 상기 지정된 뱅크 메모리 어레이가 아닌 제2 뱅크 메모리 어레이에 자동 리프레쉬 동작이 아닌 제2 동작을 제어하는 제2 명령을 개시하는 메모리 장치.
  7. 제2항에 있어서, 리프레쉬될 행 어드레스(row address)를 인크리멘트(increment)시키기 위한 리프레쉬 카운터(refresh counter)를 더 포함하고, 상기 리프레쉬 카운터는 상기 복수의 뱅크 메모리 어레이들의 각각에 대해 별개의 카운터부를 가지는 메모리 장치.
  8. 제1항에 있어서, 상기 메모리 장치는 싱크로너스 다이내믹 랜덤 액세스 메모리(synchronous dynamic random access access memory)인 메모리 장치.
  9. 제1항에 있어서, 상기 메모리 장치는 싱크로너스 그래픽 랜덤 액세스 메모리(synchronous graphic random access memory)인 메모리 장치.
  10. 복수의 뱅크 메모리 어레이를 가지며 명령 신호에 응답하고 시스템 클럭의 액티브 에지와 동기화되어 동작하는 메모리 장치를 동작시키기 위한 방법에 있어서,
    상기 복수의 뱅크 메모리 어레이들 중 리프레쉬하고자 하는 하나를 지정하는 지정 단계;
    선택된 명령 신호에 응답하여 상기 시스템 클럭의 제1 액티브 에지에서, 상기 복수의 메모리 어레이들 중 상기 지정된 하나에 대한 자동 리프레쉬 동작을 제어하는 자동 리프레쉬 명령을 개시하는 메모리 장치를 동작시키기 위한 방법.
  11. 10항에 있어서, 상기 복수의 뱅크 메모리 어레이들 중 상기 지정된 하나는, 상기 시스템 클럭의 상기 제1 액티브 에지에서 수신되는 뱅크 어드레스 신호에 기초하여 상기 지정 단계에서 명시되는 메모리 장치를 동작시키기 위한 방법.
  12. 제10항에 있어서, 상기 지정 단계는 상기 시스템 클럭의 상기 제1 액티브 에지 이전에 수행되는 메모리 장치를 동작시키기 위한 방법.
  13. 제10항에 있어서, 상기 복수의 뱅크 메모리 어레이들 중 상기 지정된 하나는, 어떤 뱅크 메모리 어레이가 최초로 리프레쉬되는지에 관한 정보와 상기 뱅크 메모리 어레이들을 리프레시하는 알려진 후속 순서에 기초하여 지정되는 메모리 장치를 동작시키기 위한 방법.
  14. 상기 복수의 뱅크 메모리 어레이들 중 상기 하나는, 어떤 뱅크가 다음번 리프레쉬될 차례인지를 지정하는 명령 및 상기 메모리 뱅크 어레이들을 리프레쉬하는 알려진 후속 순서에 기초하여 결정되는 메모리 장치를 동작시키기 위한 방법.
  15. 제10항에 있어서, 상기 지정된 뱅크 메모리 어레이에 대한 자동 리프레쉬 동작 동안에, 상기 복수의 뱅크 메모리 어레이들 중 상기 지정된 뱅크 메모리 어레이가 아닌 제2 뱅크 메모리 어레이에 자동 리프레쉬 동작이 아닌 제2 동작을 제어하는 제2 명령을 개시하는 메모리 장치를 동작시키기 위한 방법.
  16. 제10항에 있어서, 상기 방법은 싱크로너스 다이내믹 랜덤 액세스 메모리에서 수행되는 메모리 장치를 동작시키기 위한 방법.
  17. 제10항에 있어서, 상기 방법은 싱크로너스 그래픽 랜덤 액세스 메모리 장치에서 수행되는 메모리 장치를 동작시키기 위한 방법.
KR1019980706383A 1996-02-16 1997-02-14 지정된뱅크의자동리프레쉬 KR100297086B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US08/602,593 1996-02-16
US8/602,593 1996-02-16
US08/602,593 US5627791A (en) 1996-02-16 1996-02-16 Multiple bank memory with auto refresh to specified bank
PCT/US1997/002652 WO1997030453A1 (en) 1996-02-16 1997-02-14 Auto refresh to specified bank

Publications (2)

Publication Number Publication Date
KR19990082643A true KR19990082643A (ko) 1999-11-25
KR100297086B1 KR100297086B1 (ko) 2001-08-07

Family

ID=24411984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980706383A KR100297086B1 (ko) 1996-02-16 1997-02-14 지정된뱅크의자동리프레쉬

Country Status (5)

Country Link
US (1) US5627791A (ko)
JP (1) JP3616834B2 (ko)
KR (1) KR100297086B1 (ko)
AU (1) AU2132497A (ko)
WO (1) WO1997030453A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752639B1 (ko) * 2004-08-31 2007-08-29 삼성전자주식회사 외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀을갖는 메모리 장치 및 그 리프레쉬 방법
US7379367B2 (en) 2003-07-30 2008-05-27 Samsung Electronics Co., Ltd. Memory controller and semiconductor comprising the same
KR100852928B1 (ko) * 2006-03-09 2008-08-19 후지쯔 가부시끼가이샤 반도체 메모리, 메모리 시스템 및 반도체 메모리의 동작방법
KR20140036620A (ko) * 2012-09-17 2014-03-26 삼성전자주식회사 오토 리프레쉬 커맨드를 사용하지 않고 리프레쉬를 수행할 수 있는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템

Families Citing this family (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69324508T2 (de) 1992-01-22 1999-12-23 Enhanced Memory Systems Inc DRAM mit integrierten Registern
US5838631A (en) 1996-04-19 1998-11-17 Integrated Device Technology, Inc. Fully synchronous pipelined ram
KR100203137B1 (ko) * 1996-06-27 1999-06-15 김영환 블럭 라이트 제어 기능을 갖는 싱크로너스 그래픽 램
US6392948B1 (en) * 1996-08-29 2002-05-21 Micron Technology, Inc. Semiconductor device with self refresh test mode
US5835437A (en) * 1996-08-30 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having memory cell array divided into a plurality of memory blocks
US5872736A (en) * 1996-10-28 1999-02-16 Micron Technology, Inc. High speed input buffer
US5917758A (en) 1996-11-04 1999-06-29 Micron Technology, Inc. Adjustable output driver circuit
US5949254A (en) * 1996-11-26 1999-09-07 Micron Technology, Inc. Adjustable output driver circuit
US6115318A (en) 1996-12-03 2000-09-05 Micron Technology, Inc. Clock vernier adjustment
US5838177A (en) * 1997-01-06 1998-11-17 Micron Technology, Inc. Adjustable output driver circuit having parallel pull-up and pull-down elements
US5940608A (en) * 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US5920518A (en) * 1997-02-11 1999-07-06 Micron Technology, Inc. Synchronous clock generator including delay-locked loop
US5956502A (en) * 1997-03-05 1999-09-21 Micron Technology, Inc. Method and circuit for producing high-speed counts
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US5818777A (en) * 1997-03-07 1998-10-06 Micron Technology, Inc. Circuit for implementing and method for initiating a self-refresh mode
US5870347A (en) * 1997-03-11 1999-02-09 Micron Technology, Inc. Multi-bank memory input/output line selection
US6014759A (en) * 1997-06-13 2000-01-11 Micron Technology, Inc. Method and apparatus for transferring test data from a memory array
US6173432B1 (en) * 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US5883849A (en) * 1997-06-30 1999-03-16 Micron Technology, Inc. Method and apparatus for simultaneous memory subarray testing
US5953284A (en) * 1997-07-09 1999-09-14 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing of a clock signal used to latch digital signals, and memory device using same
US6044429A (en) 1997-07-10 2000-03-28 Micron Technology, Inc. Method and apparatus for collision-free data transfers in a memory device with selectable data or address paths
US6011732A (en) 1997-08-20 2000-01-04 Micron Technology, Inc. Synchronous clock generator including a compound delay-locked loop
US5835441A (en) 1997-08-21 1998-11-10 Micron Technology, Inc. Column select latch for SDRAM
US5999481A (en) 1997-08-22 1999-12-07 Micron Technology, Inc. Method and apparatus for controlling the operation of an integrated circuit responsive to out-of-synchronism control signals
US5856947A (en) * 1997-08-27 1999-01-05 S3 Incorporated Integrated DRAM with high speed interleaving
US5926047A (en) * 1997-08-29 1999-07-20 Micron Technology, Inc. Synchronous clock generator including a delay-locked loop signal loss detector
US6101197A (en) * 1997-09-18 2000-08-08 Micron Technology, Inc. Method and apparatus for adjusting the timing of signals over fine and coarse ranges
US6178130B1 (en) * 1997-10-10 2001-01-23 Rambus Inc. Apparatus and method for refreshing subsets of memory devices in a memory system
US6075744A (en) * 1997-10-10 2000-06-13 Rambus Inc. Dram core refresh with reduced spike current
KR100492795B1 (ko) * 1997-12-31 2005-08-12 주식회사 하이닉스반도체 뱅크선택회로
JPH11203866A (ja) * 1998-01-16 1999-07-30 Mitsubishi Electric Corp 半導体記憶装置
US5923594A (en) * 1998-02-17 1999-07-13 Micron Technology, Inc. Method and apparatus for coupling data from a memory device using a single ended read data path
US6115320A (en) 1998-02-23 2000-09-05 Integrated Device Technology, Inc. Separate byte control on fully synchronous pipelined SRAM
US6269451B1 (en) 1998-02-27 2001-07-31 Micron Technology, Inc. Method and apparatus for adjusting data timing by delaying clock signal
WO1999046775A2 (en) 1998-03-10 1999-09-16 Rambus, Inc. Performing concurrent refresh and current control operations in a memory subsystem
JPH11312386A (ja) * 1998-03-30 1999-11-09 Siemens Ag Ｄｒａｍチップ
US6016282A (en) 1998-05-28 2000-01-18 Micron Technology, Inc. Clock vernier adjustment
US6405280B1 (en) 1998-06-05 2002-06-11 Micron Technology, Inc. Packet-oriented synchronous DRAM interface supporting a plurality of orderings for data block transfers within a burst sequence
US5963481A (en) * 1998-06-30 1999-10-05 Enhanced Memory Systems, Inc. Embedded enhanced DRAM, and associated method
JP2000030441A (ja) * 1998-07-15 2000-01-28 Mitsubishi Electric Corp 半導体記憶装置及び半導体記憶装置のリフレッシュ方法
US6317657B1 (en) * 1998-08-18 2001-11-13 International Business Machines Corporation Method to battery back up SDRAM data on power failure
US6338127B1 (en) 1998-08-28 2002-01-08 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6279090B1 (en) 1998-09-03 2001-08-21 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used in latching respective digital signals applied to a packetized memory device
US6029250A (en) 1998-09-09 2000-02-22 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing offset between a clock signal and digital signals transmitted coincident with that clock signal, and memory device and system using same
US6587918B1 (en) * 1998-11-19 2003-07-01 Micron Technology, Inc. Method for controlling refresh of a multibank memory device
US6298413B1 (en) * 1998-11-19 2001-10-02 Micron Technology, Inc. Apparatus for controlling refresh of a multibank memory device
JP3311305B2 (ja) * 1998-11-19 2002-08-05 沖電気工業株式会社 同期式バースト不揮発性半導体記憶装置
US6430696B1 (en) 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
US6330636B1 (en) 1999-01-29 2001-12-11 Enhanced Memory Systems, Inc. Double data rate synchronous dynamic random access memory device incorporating a static RAM cache per memory bank
US6233199B1 (en) * 1999-02-26 2001-05-15 Micron Technology, Inc. Full page increment/decrement burst for DDR SDRAM/SGRAM
US6470060B1 (en) * 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US6282606B1 (en) * 1999-04-02 2001-08-28 Silicon Aquarius, Inc. Dynamic random access memories with hidden refresh and utilizing one-transistor, one-capacitor cells, systems and methods
US7069406B2 (en) * 1999-07-02 2006-06-27 Integrated Device Technology, Inc. Double data rate synchronous SRAM with 100% bus utilization
US6195303B1 (en) 1999-10-25 2001-02-27 Winbond Electronics Corporation Clock-based transparent refresh mechanisms for DRAMS
JP4201490B2 (ja) 2000-04-28 2008-12-24 富士通マイクロエレクトロニクス株式会社 自動プリチャージ機能を有するメモリ回路及び自動内部コマンド機能を有する集積回路装置
US6327209B1 (en) 2000-08-30 2001-12-04 Micron Technology, Inc. Multi stage refresh control of a memory device
JP2004288226A (ja) * 2001-03-30 2004-10-14 Internatl Business Mach Corp <Ibm> Ｄｒａｍ及びｄｒａｍのリフレッシュ方法
US6529433B2 (en) * 2001-04-03 2003-03-04 Hynix Semiconductor, Inc. Refresh mechanism in dynamic memories
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
JP2003006041A (ja) * 2001-06-20 2003-01-10 Hitachi Ltd 半導体装置
KR100429872B1 (ko) * 2001-06-27 2004-05-04 삼성전자주식회사 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
KR100680942B1 (ko) * 2001-06-28 2007-02-08 주식회사 하이닉스반도체 반도체 메모리의 셀프-리프레쉬 장치
KR100437610B1 (ko) * 2001-09-20 2004-06-30 주식회사 하이닉스반도체 정상 모드와 부분 어레이 셀프 리프레쉬 모드를 갖는저전력 반도체 메모리 장치
US6771553B2 (en) * 2001-10-18 2004-08-03 Micron Technology, Inc. Low power auto-refresh circuit and method for dynamic random access memories
US20060239098A1 (en) * 2002-03-06 2006-10-26 International Business Machines Corporation Dram architecture enabling refresh and access operations in the same bank
US6693837B2 (en) * 2002-04-23 2004-02-17 Micron Technology, Inc. System and method for quick self-refresh exit with transitional refresh
US6731548B2 (en) * 2002-06-07 2004-05-04 Micron Technology, Inc. Reduced power registered memory module and method
US6711093B1 (en) 2002-08-29 2004-03-23 Micron Technology, Inc. Reducing digit equilibrate current during self-refresh mode
JP2004103081A (ja) * 2002-09-06 2004-04-02 Renesas Technology Corp 半導体記憶装置
US7035155B2 (en) 2002-09-26 2006-04-25 Xware Technology, Inc. Dynamic memory management
US7617356B2 (en) * 2002-12-31 2009-11-10 Intel Corporation Refresh port for a dynamic memory
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US20050078538A1 (en) * 2003-09-30 2005-04-14 Rainer Hoehler Selective address-range refresh
US20050088894A1 (en) * 2003-10-23 2005-04-28 Brucke Paul E. Auto-refresh multiple row activation
US7392339B2 (en) * 2003-12-10 2008-06-24 Intel Corporation Partial bank DRAM precharge
US6859407B1 (en) 2004-01-14 2005-02-22 Infineon Technologies Ag Memory with auto refresh to designated banks
KR100653688B1 (ko) * 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
US7236416B2 (en) 2004-05-21 2007-06-26 Qualcomm Incorporated Method and system for controlling refresh in volatile memories
US7184350B2 (en) * 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
US7079440B2 (en) * 2004-05-27 2006-07-18 Qualcomm Incorporated Method and system for providing directed bank refresh for volatile memories
US7164615B2 (en) * 2004-07-21 2007-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device performing auto refresh in the self refresh mode
TWI277983B (en) * 2004-07-21 2007-04-01 Samsung Electronics Co Ltd Semiconductor memory device performing auto refresh in the self refresh mode
US7082073B2 (en) 2004-12-03 2006-07-25 Micron Technology, Inc. System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
US7953921B2 (en) 2004-12-28 2011-05-31 Qualcomm Incorporated Directed auto-refresh synchronization
KR100564640B1 (ko) * 2005-02-16 2006-03-28 삼성전자주식회사 온도측정기 동작지시신호 발생기 및 이를 구비하는 반도체메모리 장치
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US7590796B2 (en) 2006-07-31 2009-09-15 Metaram, Inc. System and method for power management in memory systems
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
GB2441726B (en) 2005-06-24 2010-08-11 Metaram Inc An integrated memory core and memory interface circuit
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US7580312B2 (en) 2006-07-31 2009-08-25 Metaram, Inc. Power saving system and method for use with a plurality of memory circuits
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US8169233B2 (en) 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US7379316B2 (en) 2005-09-02 2008-05-27 Metaram, Inc. Methods and apparatus of stacking DRAMs
US7330391B2 (en) 2005-10-17 2008-02-12 Infineon Technologies Ag Memory having directed auto-refresh
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7313047B2 (en) 2006-02-23 2007-12-25 Hynix Semiconductor Inc. Dynamic semiconductor memory with improved refresh mechanism
JP4912718B2 (ja) 2006-03-30 2012-04-11 富士通セミコンダクター株式会社 ダイナミック型半導体メモリ
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US8045416B2 (en) 2008-03-05 2011-10-25 Micron Technology, Inc. Method and memory device providing reduced quantity of interconnections
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
KR20130090633A (ko) 2012-02-06 2013-08-14 삼성전자주식회사 반도체 메모리 장치의 리프레쉬 회로 및 리프레쉬 제어 방법
JP5454618B2 (ja) * 2012-05-28 2014-03-26 富士通セミコンダクター株式会社 メモリ装置，メモリコントローラ及びメモリシステム
KR101993794B1 (ko) 2012-06-14 2019-06-27 삼성전자주식회사 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US9384821B2 (en) * 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
KR20150128087A (ko) * 2014-05-08 2015-11-18 에스케이하이닉스 주식회사 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템
US10622052B2 (en) * 2018-09-04 2020-04-14 Micron Technology, Inc. Reduced peak self-refresh current in a memory device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208779A (en) * 1991-04-15 1993-05-04 Micron Technology, Inc. Circuit for providing synchronous refresh cycles in self-refreshing interruptable DRAMs
US5335201A (en) * 1991-04-15 1994-08-02 Micron Technology, Inc. Method for providing synchronous refresh cycles in self-refreshing interruptable DRAMs
US5291443A (en) * 1991-06-26 1994-03-01 Micron Technology, Inc. Simultaneous read and refresh of different rows in a dram
AU6988494A (en) * 1993-05-28 1994-12-20 Rambus Inc. Method and apparatus for implementing refresh in a synchronous dram system
US5335202A (en) * 1993-06-29 1994-08-02 Micron Semiconductor, Inc. Verifying dynamic memory refresh
KR950014089B1 (ko) * 1993-11-08 1995-11-21 현대전자산업주식회사 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
KR0171930B1 (ko) * 1993-12-15 1999-03-30 모리시다 요이치 반도체 메모리, 동화기억 메모리, 동화기억장치, 동화표시장치, 정지화기억 메모리 및 전자노트
JP3220586B2 (ja) * 1993-12-28 2001-10-22 富士通株式会社 半導体記憶装置
JP3106072B2 (ja) * 1994-01-12 2000-11-06 松下電器産業株式会社 動画記憶半導体メモリ、動画記憶装置及び動画表示装置
US5455801A (en) * 1994-07-15 1995-10-03 Micron Semiconductor, Inc. Circuit having a control array of memory cells and a current source and a method for generating a self-refresh timing signal

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7379367B2 (en) 2003-07-30 2008-05-27 Samsung Electronics Co., Ltd. Memory controller and semiconductor comprising the same
KR100752639B1 (ko) * 2004-08-31 2007-08-29 삼성전자주식회사 외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀을갖는 메모리 장치 및 그 리프레쉬 방법
KR100852928B1 (ko) * 2006-03-09 2008-08-19 후지쯔 가부시끼가이샤 반도체 메모리, 메모리 시스템 및 반도체 메모리의 동작방법
KR20140036620A (ko) * 2012-09-17 2014-03-26 삼성전자주식회사 오토 리프레쉬 커맨드를 사용하지 않고 리프레쉬를 수행할 수 있는 반도체 메모리 장치 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
JP3616834B2 (ja) 2005-02-02
AU2132497A (en) 1997-09-02
US5627791A (en) 1997-05-06
KR100297086B1 (ko) 2001-08-07
WO1997030453A1 (en) 1997-08-21
JPH11505056A (ja) 1999-05-11

Similar Documents

Publication Publication Date Title
KR100297086B1 (ko) 지정된뱅크의자동리프레쉬
US5636173A (en) Auto-precharge during bank selection
US5587961A (en) Synchronous memory allowing early read command in write to read transitions
KR100273725B1 (ko) 동기식 다이나믹 랜덤 액세스 메모리의 자동 활성화
US6463002B2 (en) Refresh-type memory with zero write recovery time and no maximum cycle time
KR100257430B1 (ko) 캐쉬 내장 동기적 동적 랜덤 액세스 메모리 소자 및 프로그래밍가능한 캐쉬 저장 정책 구현 방법
KR100260683B1 (ko) 캐쉬 내장 동기적 동적 랜덤 액세스 메모리 소자 및 프로그래밍가능한 캐쉬 저장 정책 구현 방법
KR100810040B1 (ko) 향상된 리프레시 메커니즘을 갖는 동기식 동적 메모리 회로 및 그 메모리 회로의 동작 방법
JP4000206B2 (ja) 半導体記憶装置
KR100953880B1 (ko) 메모리 디바이스, 그 제어방법 및 그 내부 제어방법, 메모리 디바이스를 포함하는 시스템
KR101980162B1 (ko) 메모리
JP4428319B2 (ja) 半導体記憶装置およびバンク・リフレッシュ方法
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
KR20040001490A (ko) 페이지 기록 모드를 수행할 수 있는 슈도 스태틱램
KR100325043B1 (ko) 반도체 메모리 장치
US6055289A (en) Shared counter
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
US6026041A (en) Semiconductor memory device
US7145820B2 (en) Semiconductor memory device for reducing chip area
JPH10208468A (ja) 半導体記憶装置並びに同期型半導体記憶装置
JP4012393B2 (ja) 記憶装置、記憶装置の内部制御方法、システム、及びシステムにおける記憶手段の制御方法
JPH09251773A (ja) 半導体記憶装置
KR20020078187A (ko) 동기형 다이나믹 랜덤 액세스 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100512

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee