KR950014089B1 - 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치 - Google Patents

동기식 디램의 히든 셀프 리프레쉬 방법 및 장치 Download PDF

Info

Publication number
KR950014089B1
KR950014089B1 KR1019930023636A KR930023636A KR950014089B1 KR 950014089 B1 KR950014089 B1 KR 950014089B1 KR 1019930023636 A KR1019930023636 A KR 1019930023636A KR 930023636 A KR930023636 A KR 930023636A KR 950014089 B1 KR950014089 B1 KR 950014089B1
Authority
KR
South Korea
Prior art keywords
refresh
address
bank
banks
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019930023636A
Other languages
English (en)
Other versions
KR950015374A (ko
Inventor
정창호
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019930023636A priority Critical patent/KR950014089B1/ko
Priority to DE4439817A priority patent/DE4439817C2/de
Priority to JP6273680A priority patent/JP2781350B2/ja
Priority to US08/335,648 priority patent/US5511033A/en
Priority to GB9422507A priority patent/GB2284692B/en
Publication of KR950015374A publication Critical patent/KR950015374A/ko
Application granted granted Critical
Publication of KR950014089B1 publication Critical patent/KR950014089B1/ko
Priority to HK98111121A priority patent/HK1010465A1/xx
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
제 1 도는 종래의 셀프 리프레쉬 장치를 포함하는 로오 어드레스 패스를 도시한 블럭구성도.
제 2 도는 본 발명의 히든 셀프 리프레쉬 장치의 제 1 실시예를 포함하는 로오 어드레스 패스를 도시한 블럭구성도.
제 3 도는 본 발명의 히든 셀프 리프레쉬 장치의 제 2 실시예를 포함하는 로오 어드레스 패스를 도시한 블럭구성도.
제 4 도는 다수개의 레지스터가 포함된 본 발명의 리프레쉬 카운터를 도시한 블럭구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 뱅크 2 : 디코더
3 :로오 어드레스 버퍼 4 : 셀프 리프레쉬 오실레이터/타이머
5,5A-D,12 : 리프레쉬 카운터 6 :어드레스 멀티플렉서
7 :로오 어드레스 래치 회로 8 :로오 어드레스 순간 래치 회로
9 :로오 어드레스 래치 회로/로오 어드레스 버퍼
10A-D,11 :레지스터
본 발명은 동기식 디램(synchronous DRAM)에 관한 것으로, 특히 다수 개의 셀 뱅크(cell bank) 운용시에 소자 외부로부터 특별한 타이밍 시퀀스(timing sequence)가 필요없이 소자 내부에서 자체적으로 셀 리프레쉬(cell refresh) 동작이 가능하도록 하는 히든 셀프 리프레쉬(hidden self refresh) 방법 및 장치에 관한 것이다.
본 발명은 동기식 디램을 다수개의 셀 뱅크, 예를 들어 네개의 셀 뱅크로 나눌때에 실제 정상 리드/라이트(read/write) 동작이 이루어지지 않는 하나의 뱅크를 리프레쉬 모드에 있게 하여 셀프 리프레쉬 동작을 수행함으로써 디램 칩 자체로는 리프레쉬 하는데 걸리는 시간을 단축시킬 수 있으므로 셀의 데이타 리텐션 타임(data retention time)을 줄일 수 있으며, 디램을 포함하는 전체 시스템(system)의 측면에서는 리프레쉬 모드를 위한 특별한 동작이 필요없게 되므로 시스템(system)의 측면에서는 리프레쉬 모드를 위한 특별한 동작이 필요없게 되므로 시스템을 고속으로 동작시킬 수 있다.
일반적으로 디램 셀은 .하나의 캐패시터(capacitor)와 하나의 트랜지스터(transistior)로 이루어져 있고 캐패시터에 전하(charge)를 충전 또는 방전함으로써 데이타를 저장하기 때문에 데이타를 저장한 후에 일정시간이 경과하면 캐패시터에 저장되어 있는 전하가 셀 플레이트등을 통해 조금씩 방지되게 되므로, 주기적으로 디램 셀에 저장된 데이타를 리프레쉬해 주어야 한다.
디램 셀을 리프레쉬하기 위해서 초기에는 라스 온리 리프레쉬(RAS only refresh) 방식을 사용해 오다가 온-칩 어드레스 카운터(on-chip address counter)를 탑재하여 리프레쉬 어드레스를 칩 자체적으로 결정하게 하는 카스 비포 라스 리프레쉬(CAS befor RAS refresh) 방식 및 설프 리프레쉬 방식등으로 발전되어 왔다. 그러나, 각 방식은 모두 소자 외부로부터 리프레쉬 모드로 전환할 수 있도록 하는 특별한 클럭 시퀀스(clock sequence)를 필요하며, 리프레쉬 동작이 이루어지고 있는 시간 동안의 입력과 출력은 일반적으로 휴지 상태로 있어야 하므로 이로 인해 디램의 고속화 사용에 지장을 초래하게 된다.
또한, 고집적 메모리 소자의 경우에는 칩의 효과적인 운용을 위해 리프레쉬 주기가 길어져야 하는데, 이럴 경우에는 셀의 데이타 리텐션 타임의 한계에 이르게 되어 소자의 신뢰성(reliability)을 저하시키는 원인이 되기도 한다.
따라서, 본 발명에서는 동기식 디램을 다수개의 셀 뱅크로 나누고, 소자 외부로부터 리프레쉬 모드를 위한 특별한 클럭 시퀀스의 입력 없이 그 중 하나를 항상 리프레쉬 모드로 동작하도록 하는 리프레쉬 방법 및 장치를 구현하였다.
즉, 각각의 셀 뱅크별로 리프레쉬 카운터를 독립적으로 운용하거나, 리프레쉬 카운터에 셀 뱅크 수만큼의 레지스터(register)를 탑재하여 임의의 한 뱅크가 리프레쉬 모드로 들어가게 되면 어드레스 카운터에 의해 순차적으로 리프레쉬가 일어나게 하였다.
이때, 시스템 측면에서는 일정 시간 동안 뱅크를 선택하는 어드레스만을 변환시킴으로써 뱅크이 리프레쉬가 가능하게 되므로, 시스템 측면에서 보면 히든 셀프 리프레쉬라 할 수 있다.
제 1 도는 종래의 셀프 리프레쉬 장치를 포함하는 로오 어드레스 패스를 도시한 블럭구성도로서, 네개의 셀 뱅크(1)로 이루어진 경우이다.
정상적인 리드/라이트 동작을 행할 때에는 로오 어드레스 래치(row address latch)회로(7)에 이미 래치되어 있는 로오 어드레스를 어드레스 멀티플렉서(address multiplexer)(6)에서 멀티플렉싱한 후에 로오 어드레스 버퍼(row address buffer)(3)를 거쳐서 디코더(decoder)(2)에서 디코딩하게 된다.
반면에 셀프 리프레쉬 오실레이터(oscillator) 및 타이머(timer)(4)를 통해 리프레쉬 모드가 인지되면 리프레쉬 카운터(5)에서 출력되는 어드레스를 멀티플렉싱한 후에 상기와 동일한 과정을 거쳐 디코딩하게 된다.
제 1 도에 도시된 바와같이 종래의 리프레쉬 장치의 경우는 리프레쉬 카운터의 출력 또는 로오 어드레스 래치 회로의 출력을 선택적으로 멀티플렉싱하여 리프레쉬 동작 또는 정상 리드/라이트 동작을 실시하므로, 리프레쉬 동작 중에는 정상 리드/라이트 동작이 이루어지지 못하게 되어 디램의 고속화 사용에 지장을 주는 단점이 있다.
따라서, 본 발명에서는 뱅크별로 독립적으로 리프레쉬 동작이 이루어질 수 있도록 리프레쉬 장치를 구현하여, 정상 리드/라이트 동작이 실행되고 있는 뱅크를 제외한 나머지 뱅크중 하나에서 정상 동작과 동시에 리프레쉬 동작이 이루어지도록 하는데에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명에서는 각각의 셀 뱅크별로 리프레쉬 카운터를 독립적으로 운용하거나, 리프레쉬 카운터에 셀 뱅크 수만큼의 레지스터를 탑재하여 임의의 한 뱅크가 리프레쉬 모드로 들어가게 되면 어드레스 카운터에 의해 순차적으로 리프레쉬가 일어나도록 하였다.
제 2 도는 본 발명의 히든 셀프 리프레쉬 장치의 제 1 실시예를 포함하는 로오 어드레스 패스를 도시한 블럭구성도로서, 제 1 도의 로오 어드레스 래치 회로를 일시적 래치 기능을 갖는 로오 어드레스 순간 래치(row address temporary latch)회로로 대치하고 리프레쉬 카운터와 어드레스 래치 회로를 로오 어드레스 버퍼와 같이 각 뱅크별로 구현하여 뱅크 선택 어드레스로 그 동작을 제어하도록 하였다.
로오 어드레스 순간 래치 회로(8)의 일시적 래치 기능은 정상적인 리드/라이트 동작의 경우에 로오 어드레스 선택 및 비트라인 센싱(bit line sensing)에 영향을 주지 않을 시간 동안만 어드레스를 래치시키고, 어드레스를 멀티플렉싱한 후에 다시 래치 및 로오 어드레스 버퍼(9)를 거쳐 디코딩하게 된다.
이때, 로오 어드레스 래치 회로(9)는 두개의 어드레스 비트(An,An-1)에 의해 제어되며 선택된 뱅크의 래치 회로를 제외한 다른 뱅크의 래치 회로는 동작하지 않는다.
한편, 리프레쉬 동작을 위해 지정된 한 뱅크는 상기에서 설명한 바와같이 비트라인 센싱에 영향을 주지 않을 시간에서 동작 가능한 상태를 유지시키면 그때부터 네개의 리프레쉬 카운터(5A) 중에서 선택된 리프레쉬 카운터가 동작되고, 리프레쉬 카운터(5A)에서 출력된 어드레스가 어드레스 멀티플렉서(6)에서 멀티플렉싱되어 리프레쉬를 위해 지정된 뱅크의 로오 어드레스를 디코딩하게 된다.
그런데, 리프레쉬 동작이 진행되고 있는 도중에 입력되는 어드레스가 변하게 되면 선택된 뱅크가 바뀌게 되는데, 이때 제 2 도의 경우에는 뱅크 수만큼의 리프레쉬 카운터를 독립적으로 운용함으로써 각 뱅크의 리프레쉬 어드레스를 순차적으로 지정해 줄 수 있다.
제 3 도는 본 발명의 히든 셀프 리프레쉬 장치의 제 2 실시예를 포함하는 로오 어드레스 패스를 도시한 블럭구성도로서, 제 1 도의 로오 어드레스 래치 회로를 일시적 래치 기능을 갖는 로오 어드레스 순간 래치 회로로 대치하고, 어드레스 래치 회로를 로오 어드레스 버퍼와 같이 각 뱅크별로 구현하며 리프레쉬 카운터에 각 뱅크별로 레지스터를 접속하여 뱅크 선택 어드레스로 그 동작을 제어하도록 하였다.
정상 리드/라이트 동작은 상기 제 2 도에서와 동일하게 이루어지고, 리프레쉬 동작은 제 2 도에서와는 달리 네개의 뱅크에 공통으로 이용되는 리프레쉬 카운터(5)의 출력에 의해 이루어진다.
단, 리프레쉬 동작이 진행되고 있는 도중에 입력되는 어드레스가 변하게 되면 순차적으로 진행해가던 리프레쉬 카운터(5)의 출력 데이타를 네개의 레지스터(10)중 선택된 레지스터에 저장함으로써 효율적으로 리프레쉬를 할 수 있도록 하였다.
이는 제 4 도에 도시된 발명의 리프레쉬 카운터와 같이 리프레쉬 카운터에 뱅크 수만큼의 레지스터(11)를 탑재시켜, 각 레지스터에 각 뱅크에서 리프레쉬 동작을 수행하던 최종 어드레스 데이타를 기억시켜 두었다가 다시 그 뱅크가 선태되었을 때에 해당 레지스터(11)에 저장되어 있던 어드레스 데이타를 리프레쉬 카운터(12)에 입력시켜 다시 순차적으로 리프레쉬 동작을 수행하도록 한다.
한편, 동기식 디램이 인터리브드 사이클(interleaved cycle)로 동작할 경우에는 버스트 길이(burst length)만큼의 연속적인 데이타가 나오게 되는데, 이때 도중에 선택된 뱅크가 변하여 다른 뱅크의 데이타가 우선적으로 처리되고 그 이후에 이전의 뱅크에서 버스트 길이만큼의 나머지 데이타를 출력해야할 경우에는 컬럼 어드레스 카운터(column address counter)에 상기 리프레쉬 카운터와 마찬가지로 레지스터를 탑재하여 우선적으로 처리를 요하는 뱅크의 데이타를 먼저 출력한 후에 자동적으로 이전에 수행 중이던 뱅크의 데이타를 출력하게 할 수도 있다.
즉, 하나의 어드레스 카운터를 여러 뱅크에 병행해서 사용하고자 하는 경우에 있어서 제 3 도에 도시된 바와같이 레지스터를 탑재하면 효율적으로 운용할 수 있다.
이상에서 설명한 바와같이, 종래의 리프레쉬 방법에서는 리프레쉬를 위하여 별도의 모드를 소자 외부에서 입력시켜 주어야 하며 리프레쉬 동작이 진행되는 동안에는 디램은 리드/라이트 동작이 수행되지 않는 휴지 상태에 있어야 하지만, 본 발명의 히든 셀프 리프레쉬 장치를 사용하게 되면 단지 로오 어드레스에 의해 리프레쉬 모드로 들어가게 되며, 동시에 리프레쉬 동작이 이루어지지 않는 다른 뱅크에서 정상적인 리드/라이트 동작을 수행할 수 있기 때문에, 시스템 측면에서 볼 때 리프레쉬 기능이 훨씬 쉬워지고 리프레쉬를 위한 시간 또한 별도로 지정되지 않으므로 디램을 고속으로 동작시키기에도 유리한 효과가 있다.
또한, 동기식 디램이 인터리브드 사이클로 동작하는 경우에 있어서도 컬럼 어드레스 카운터에 레지스터를 탑재함으로써, 여러 뱅크의 데이타를 효율적으로 출력하는 효과를 얻게 된다.

Claims (3)

  1. 다수개의 셀 뱅크(cell bank)를 포함하는 동기식 디램(synchronous DRAM)의 히든 셀프 리프레쉬(hidden self rdfresh) 방법에 있어서, 소자 내부적으로 리프레쉬 동작을 개시하는 과정과, 셀 뱅크 선택 어드레스에 의해 선택된 리프레쉬 카운팅 수단을 이용하여 내부 어드레스 신호를 출력하는 과정과, 상기 내부 어드레스 신호를 멀티플렉싱(multiplexing)하고 디코딩(decoding)하는 과정을 포함하고, 다수개의 셀 뱅크 중에서 뱅크 선택 어드레스에 의해 선택된 셀 뱅크는 정상 리드/라이트 동작에 상관없이 항상 리프레쉬 동작을 수행하도록 하는 것을 특징으로 하는 리프레쉬 방법.
  2. 다수개의 셀 뱅크를 포함하는 동기식 디램의 히든 셀프 리프레쉬 장치에 있어서, 소자 내부적으로 리프레쉬 모드를 개시하는 수단과, 상기 리프레쉬 모드 개시 수단의 출력과 뱅크 선택 어드레스에 의해 제어되어 내부 어드레스 신호를 출력하는 뱅크수와 동일한 갯수의 리프레쉬 카운팅 수단과, 소자 외부로부터 입력되는 어드레스를 일시적으로 래치시키는 로오 어드레스 순간 래치 수단과, 상기 리프레쉬 카운팅 수단의 출력과 상기 로오 어드레스 순간 래치 순간의 출력을 선택적으로 멀티플렉싱하는 어드레스 멀티플렉싱 수단과, 뱅크 선택 어드레스에 의해 제어되며, 어드레스 멀티플렉싱 수단을 통해 멀티플렉싱된 어드레스를 각 뱅크 별로 래치시키고 버퍼링하는 로오 어드레스 래치 수단 및 로오 어드레스 버퍼링 수단을 포함하는 것을 특징으로 하는 리프레쉬 장치.
  3. 제 2 항에 있어서, 상기 뱅크수와 동일한 갯수의 리프레쉬 카운팅 수단 대신에, 하나의 공통 리프레쉬 카운팅 수단에 접속되고 뱅크 선택 어드레스에 의해 제어되는 뱅크수와 동일한 갯수의 레지스터를 사용하는 것을 특징으로 하는 리프레쉬 장치.
KR1019930023636A 1993-11-08 1993-11-08 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치 Expired - Fee Related KR950014089B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019930023636A KR950014089B1 (ko) 1993-11-08 1993-11-08 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
DE4439817A DE4439817C2 (de) 1993-11-08 1994-11-08 Selbstauffrischungsvorrichtung für eine verborgene Selbstauffrischung in einem synchronen dynamischen Direktzugriffsspeicher
JP6273680A JP2781350B2 (ja) 1993-11-08 1994-11-08 同期式ｄｒａｍのヒドン・セルフ・リフレッシュ方法及び装置
US08/335,648 US5511033A (en) 1993-11-08 1994-11-08 Hidden self-refresh method and apparatus for synchronous dynamic random access memory
GB9422507A GB2284692B (en) 1993-11-08 1994-11-08 Hidden self-refresh method and apparatus for synchronous dynamic random access memory
HK98111121A HK1010465A1 (en) 1993-11-08 1998-10-07 Hidden self-refresh method and apparatus for synchronous dynamic random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930023636A KR950014089B1 (ko) 1993-11-08 1993-11-08 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치

Publications (2)

Publication Number Publication Date
KR950015374A KR950015374A (ko) 1995-06-16
KR950014089B1 true KR950014089B1 (ko) 1995-11-21

Family

ID=19367576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930023636A Expired - Fee Related KR950014089B1 (ko) 1993-11-08 1993-11-08 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치

Country Status (6)

Country Link
US (1) US5511033A (ko)
JP (1) JP2781350B2 (ko)
KR (1) KR950014089B1 (ko)
DE (1) DE4439817C2 (ko)
GB (1) GB2284692B (ko)
HK (1) HK1010465A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472251B1 (ko) * 2001-05-28 2005-03-08 미쓰비시덴키 가부시키가이샤 리프레쉬 회로를 갖는 반도체 기억 장치
KR100472996B1 (ko) * 2001-05-28 2005-03-08 미쓰비시덴키 가부시키가이샤 리프레쉬 회로를 갖는 반도체 기억 장치

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138374A (ja) * 1994-11-10 1996-05-31 Nec Corp 半導体メモリ装置およびそのリフレッシュ方法
JPH09180442A (ja) * 1995-12-25 1997-07-11 Fujitsu Ltd 揮発性メモリ装置及びそのリフレッシュ方法
US5627791A (en) * 1996-02-16 1997-05-06 Micron Technology, Inc. Multiple bank memory with auto refresh to specified bank
JPH10247384A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 同期型半導体記憶装置
US6373769B1 (en) 1997-06-12 2002-04-16 Infineon Technologies Ag Decoded autofresh mode in a DRAM
KR19990002763A (ko) * 1997-06-23 1999-01-15 윤종용 반도체 메모리 장치의 리프레쉬 구조
US6075744A (en) * 1997-10-10 2000-06-13 Rambus Inc. Dram core refresh with reduced spike current
US6061293A (en) * 1997-12-31 2000-05-09 Intel Corporation Synchronous interface to a self-timed memory array
JP3490887B2 (ja) 1998-03-05 2004-01-26 シャープ株式会社 同期型半導体記憶装置
US6028804A (en) * 1998-03-09 2000-02-22 Monolithic System Technology, Inc. Method and apparatus for 1-T SRAM compatible memory
US6504780B2 (en) * 1998-10-01 2003-01-07 Monolithic System Technology, Inc. Method and apparatus for completely hiding refresh operations in a dram device using clock division
US6898140B2 (en) 1998-10-01 2005-05-24 Monolithic System Technology, Inc. Method and apparatus for temperature adaptive refresh in 1T-SRAM compatible memory using the subthreshold characteristics of MOSFET transistors
US6415353B1 (en) 1998-10-01 2002-07-02 Monolithic System Technology, Inc. Read/write buffers for complete hiding of the refresh of a semiconductor memory and method of operating same
US6707743B2 (en) 1998-10-01 2004-03-16 Monolithic System Technology, Inc. Method and apparatus for completely hiding refresh operations in a DRAM device using multiple clock division
US5999474A (en) 1998-10-01 1999-12-07 Monolithic System Tech Inc Method and apparatus for complete hiding of the refresh of a semiconductor memory
KR100351889B1 (ko) * 1998-11-13 2002-11-18 주식회사 하이닉스반도체 카스(cas)레이턴시(latency) 제어 회로
JP2000163956A (ja) * 1998-11-24 2000-06-16 Sharp Corp 半導体記憶装置
KR100557975B1 (ko) * 1998-12-31 2006-05-17 주식회사 하이닉스반도체 메모리의 자동 리프레쉬 회로_
US6282606B1 (en) * 1999-04-02 2001-08-28 Silicon Aquarius, Inc. Dynamic random access memories with hidden refresh and utilizing one-transistor, one-capacitor cells, systems and methods
US6327209B1 (en) 2000-08-30 2001-12-04 Micron Technology, Inc. Multi stage refresh control of a memory device
JP2002157880A (ja) * 2000-11-15 2002-05-31 Matsushita Electric Ind Co Ltd 半導体記憶装置
KR100472723B1 (ko) * 2000-12-26 2005-03-08 주식회사 하이닉스반도체 뱅크 리프레쉬 제어 장치 및 방법
JP2004288226A (ja) * 2001-03-30 2004-10-14 Internatl Business Mach Corp <Ibm> Ｄｒａｍ及びｄｒａｍのリフレッシュ方法
US7085186B2 (en) * 2001-04-05 2006-08-01 Purple Mountain Server Llc Method for hiding a refresh in a pseudo-static memory
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
KR100429872B1 (ko) * 2001-06-27 2004-05-04 삼성전자주식회사 반도체 메모리 장치의 이용 효율을 높이는 메모리 시스템및 상기 반도체 메모리 장치의 리프레쉬 방법
GB2380035B (en) 2001-09-19 2003-08-20 3Com Corp DRAM refresh command operation
US6671218B2 (en) 2001-12-11 2003-12-30 International Business Machines Corporation System and method for hiding refresh cycles in a dynamic type content addressable memory
US7043599B1 (en) 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
US6795364B1 (en) * 2003-02-28 2004-09-21 Monolithic System Technology, Inc. Method and apparatus for lengthening the data-retention time of a DRAM device in standby mode
JP2005222581A (ja) 2004-02-03 2005-08-18 Renesas Technology Corp 半導体記憶装置
JP4664622B2 (ja) * 2004-05-20 2011-04-06 株式会社東芝 半導体集積回路装置
US7274618B2 (en) 2005-06-24 2007-09-25 Monolithic System Technology, Inc. Word line driver for DRAM embedded in a logic process
JP4894306B2 (ja) * 2006-03-09 2012-03-14 富士通セミコンダクター株式会社 半導体メモリ、メモリシステムおよび半導体メモリの動作方法
JP5446384B2 (ja) * 2009-03-30 2014-03-19 富士通セミコンダクター株式会社 インターフェース回路、メモリシステム、およびアクセス制御方法
US8982654B2 (en) * 2013-07-05 2015-03-17 Qualcomm Incorporated DRAM sub-array level refresh
KR20160001098A (ko) * 2014-06-26 2016-01-06 에스케이하이닉스 주식회사 래치 회로 이를 포함하는 입출력 장치
US20180061484A1 (en) * 2016-08-29 2018-03-01 Apple Inc. Systems and Methods for Memory Refresh Timing
TWI639920B (zh) 2017-11-17 2018-11-01 財團法人工業技術研究院 記憶體控制器及其控制方法以及記憶體及其控制方法
TWI671632B (zh) 2018-10-24 2019-09-11 財團法人工業技術研究院 記憶體裝置及其復新資訊同步方法
CN112786084B (zh) * 2021-03-16 2023-06-23 北京时代全芯存储技术股份有限公司 记忆体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2247835C3 (de) * 1972-09-29 1978-10-05 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Regenerieren der Speicherinhalte von MOS-Speichern und MOS-Speicher zur Durchführung dieses Verfahrens
IT1041882B (it) * 1975-08-20 1980-01-10 Honeywell Inf Systems Memoria dinamica a semiconduttori e relativo sistema di recarica
US4238842A (en) * 1978-12-26 1980-12-09 Ibm Corporation LARAM Memory with reordered selection sequence for refresh
US4494222A (en) * 1980-03-28 1985-01-15 Texas Instruments Incorporated Processor system using on-chip refresh address generator for dynamic memory
GB2095442A (en) * 1981-03-25 1982-09-29 Philips Electronic Associated Refreshing dynamic MOS memories
JPH0642263B2 (ja) * 1984-11-26 1994-06-01 株式会社日立製作所 デ−タ処理装置
JPS63282997A (ja) * 1987-05-15 1988-11-18 Mitsubishi Electric Corp ブロツクアクセスメモリ
JPH01124195A (ja) * 1987-11-09 1989-05-17 Sharp Corp セルフリフレッシュ方式
US4933907A (en) * 1987-12-03 1990-06-12 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory device and operating method therefor
US5239505A (en) * 1990-12-28 1993-08-24 Intel Corporation Floating gate non-volatile memory with blocks and memory refresh
JPH0554646A (ja) * 1991-08-28 1993-03-05 Ricoh Co Ltd メモリ装置及びそのダイナミツクｒａｍリフレツシユ方式
JPH05109266A (ja) * 1991-10-17 1993-04-30 Sanyo Electric Co Ltd 半導体記憶装置
JP2988804B2 (ja) * 1993-03-19 1999-12-13 株式会社東芝 半導体メモリ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472251B1 (ko) * 2001-05-28 2005-03-08 미쓰비시덴키 가부시키가이샤 리프레쉬 회로를 갖는 반도체 기억 장치
KR100472996B1 (ko) * 2001-05-28 2005-03-08 미쓰비시덴키 가부시키가이샤 리프레쉬 회로를 갖는 반도체 기억 장치

Also Published As

Publication number Publication date
US5511033A (en) 1996-04-23
KR950015374A (ko) 1995-06-16
GB2284692B (en) 1998-04-08
HK1010465A1 (en) 1999-06-17
DE4439817C2 (de) 2002-03-14
JPH07226077A (ja) 1995-08-22
DE4439817A1 (de) 1995-05-11
JP2781350B2 (ja) 1998-07-30
GB2284692A (en) 1995-06-14
GB9422507D0 (en) 1995-01-04

Similar Documents

Publication Publication Date Title
US5511033A (en) Hidden self-refresh method and apparatus for synchronous dynamic random access memory
US4757477A (en) Dual-port semiconductor memory device
EP0744073B1 (en) A synchronous nand dram architecture
US5629897A (en) Synchronous semiconductor memory device having a mode requiring an internal clock signal and a mode not requiring the internal clock signal
US5745428A (en) Pipelined address memories, and systems and methods using the same
US5572722A (en) Time skewing arrangement for operating random access memory in synchronism with a data processor
KR100279115B1 (ko) 반도체 장치
KR970071800A (ko) 동기형 반도체 기억 장치
KR0142795B1 (ko) 디램 리프레쉬 회로
KR930024012A (ko) 반도체 기억장치
WO1997004457A9 (en) Pipelined address memories, and systems and methods using the same
EP0364110B1 (en) Semiconductor memory device having a serial access memory
US6002615A (en) Clock shift circuit and synchronous semiconductor memory device using the same
KR100238383B1 (ko) 단일칩 동기식 다이너믹 랜덤 억세스 메모리 시스템
US6175894B1 (en) Memory device command buffer apparatus and method and memory devices and computer systems using same
KR100212142B1 (ko) 매크로 명령기능을 가진 동기식 반도체 메모리장치와 매크로 명령의 저장 및 실행방법
US4807196A (en) Refresh address counter test control circuit for dynamic random access memory system
US5892777A (en) Apparatus and method for observing the mode of a memory device
KR960006014A (ko) 동기형 반도체 기억 장치 및 그 판독 제어 방법
US6026041A (en) Semiconductor memory device
US4740924A (en) Circuit arrangement comprising a matrix-shaped memory arrangement for variably adjustable time delay of digital signals
KR0121776B1 (ko) 동기식 디램의 히든 셀프 리프레쉬 장치
KR100224775B1 (ko) 메모리 소자에서 프리패치 방법 및 이를 적용한 메모리 구조
US5467303A (en) Semiconductor memory device having register groups for writing and reading data
JPH1092175A (ja) シンクロナスｄｒａｍのｃａｓ信号発生器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 17

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 17

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20121122

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20121122

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000