KR101980162B1 - 메모리 - Google Patents

메모리 Download PDF

Info

Publication number
KR101980162B1
KR101980162B1 KR1020120069691A KR20120069691A KR101980162B1 KR 101980162 B1 KR101980162 B1 KR 101980162B1 KR 1020120069691 A KR1020120069691 A KR 1020120069691A KR 20120069691 A KR20120069691 A KR 20120069691A KR 101980162 B1 KR101980162 B1 KR 101980162B1
Authority
KR
South Korea
Prior art keywords
refresh
buffers
buffer
self
enable signal
Prior art date
Application number
KR1020120069691A
Other languages
English (en)
Other versions
KR20140002896A (ko
Inventor
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120069691A priority Critical patent/KR101980162B1/ko
Priority to US13/716,418 priority patent/US9036440B2/en
Publication of KR20140002896A publication Critical patent/KR20140002896A/ko
Priority to US14/689,994 priority patent/US9361967B2/en
Application granted granted Critical
Publication of KR101980162B1 publication Critical patent/KR101980162B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/402—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration individual to each memory cell, i.e. internal refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Abstract

본 기술은 리프레시 동작시 다양한 버퍼 동작을 지원하면서도 리프레시 수행 중에 버퍼를 비활성화하며 메모리의 소모 전류를 줄이기 위한 것으로, 본 발명에 따른 메모리는, 다수의 워드라인을 포함하는 셀 어레이; 클럭 인에이블 신호를 입력받는 제1버퍼; 커맨드를 입력받는 다수의 제2버퍼; 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 다수의 워드라인을 순차로 활성화되도록 하는 리프레시 제어부; 상기 제1버퍼가 입력받은 클럭 인에이블 신호 및 상기 다수의 제2버퍼가 입력받은 커맨드를 디코딩하여 상기 리프레시 제어부가 상기 셀프 리프레시 모드로 진입하거나 상기 셀프 리프레시 모드로부터 빠져나오도록 하는 커맨드 디코더; 및 상기 제1버퍼로 입력받은 클럭 인에이블 신호가 비활성화되면 상기 다수의 제2버퍼를 비활성화하고, 상기 리프레시 제어부가 상기 셀프 리프레시 모드에서 빠져나올 때 상기 다수의 제2버퍼를 활성화하는 버퍼 제어부를 포함한다.

Description

메모리{MEMRORY}
본 발명은 메모리에 관한 것으로, 더욱 자세하게는 셀프 리프레시 동작시 버퍼를 비활성화하는 구간을 변경하여 메모리의 소모 전류를 줄이는 기술에 관한 것이다.
최근 메모리의 전류 소모를 줄이기 위한 기술이 다양하게 연구되고 있다. 특히 이동전화 단말기, PDA(personal digital assistant) 등의 모바일 제품들에 대한 수요가 급격히 증가함에 따라 이러한 모바일 제품에 장착되는 메모리(예를 들어 DRAM(Dynamic Random Access Memory) 등)의 전류 소모를 낮추려는 노력이 계속 되고 있다. 메모리의 전류 소모를 줄이기 위한 다양한 방안 중 하나로 메모리의 리프레시(refresh) 동작의 리프레시 동작시 메모리의 소모 전류를 줄이는 것이 이슈가 되고 있다.
메모리 중에서도 DRAM은 SRAM(Static Random Access Memory)이나 플레쉬 메모리(Flesh Memory)와 달리 시간이 흐름에 따라 메모리 셀에 저장된 정보가 사라지는 현상이 발생한다. 이러한 현상을 방지하기 위하여 외부에서 일정 주기마다 셀에 저장된 정보를 다시 기입해주는 동작을 수행하도록 하고 있으며, 이러한 일련의 동작을 리프레시라고 한다. 리프레시는 뱅크 안의 각 셀들이 가지는 리텐션 타임(retention time)안에 적어도 한번씩 워드라인을 활성화해서 데이터를 센싱하여 증폭시켜 주는 방식으로 행해진다. 여기서, 리텐션 타임이란 셀에 어떤 데이터를 기록한 후 리프레시 없이 데이터가 셀에 유지될 수 있는 시간을 말한다.
리프레시에는 정상 동작 중 수행되는 오토 리프레시와 파워 다운모드(클럭 인에이블 신호(CKE)가 비활성화된 상태) 등의 상태에서 수행되는 셀프 리프레시가 있다.
도 1을 셀프 리프레시 동작을 설명하기 위한 도면이다.
셀프 리프레시는 클럭 인에이블 신호(CKE)가 비활성화된 상태에서 다수의 커맨드 버퍼(도 1에 미도시됨)에 의해 입력된 신호의 조합이 내부 리프레시 커맨드(AREFP)에 대응하는 경우(즉 클럭 인에이블 신호(CKE)가 비활성화된 상태에서 리프레시 커맨드가 인가되는 경우) 시작된다.
여기서 셀프 리프레시 신호(SREF)는 셀프 리프레시가 진행되고 있음을 나타내는 신호이고, 리프레시 신호(REF)는 내부적으로 리프레시를 진행시키고 리프레시가 진행되고 있음을 나타내기 위한 신호(즉 리프레시를 위해 워드라인이 활성화되도록 제어하는 신호)이다. 클럭(CK)은 메모리가 동기되어 동작하는 클럭신호이다. 셀프 리프레시 신호(SREF)는 셀프 리프레시 진입시(SRE) 활성화되고, 셀프 리프레시에서 빠져나올 때(SRX) 비활성화된다.
이때 도 1에 도시된 바와 같이 셀프 리프레시가 종료되기 전에 워드라인이 활성화되어 셀프 리프레시가 종료된 이후에 워드라인의 활성화가 끝나는 경우가 있을 수 있다. 즉 셀프 리프레시는 종료되었지만 내부적으로 셀프 리프레시가 종료되기 전에 시작된 리프레시 동작은 셀프 리프레시가 종료된 뒤에도 지속될 수 있다(A).
리프레시 동작을 수행할 때 메모리는 외부로부터 커맨드 및 어드레스를 입력받지 않으므로 커맨드를 입력받는 다수의 커맨드 버퍼 및 어드레스를 입력받는 다수의 어드레스 버퍼를 사용할 필요가 없다. 이러한 버퍼들은 활성화 상태에서 지속적으로 전류를 소모하므로 오토 리프레시 및 셀프 리프레시에 맞춰 적절한 시기에 다수의 커맨드 버퍼 및 다수의 어드레스 버퍼를 활성화하거나 비활성화하여 메모리의 전류 소모를 줄이기 위한 기술이 필요하다.
본 발명은 리프레시 동작시 메모리의 동작에 문제가 발생하지 않도록 적절한 시기에 다수의 커맨드 버퍼 및 다수의 어드레스 버퍼를 활성화하거나 비활성화함으로써 메모리의 소모 전류를 줄일 수 있는 메모리를 제공한다.
본 발명에 따른 메모리는 다수의 워드라인을 포함하는 셀 어레이; 클럭 인에이블 신호를 입력받는 제1버퍼; 커맨드를 입력받는 다수의 제2버퍼; 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 다수의 워드라인을 순차로 활성화되도록 하는 리프레시 제어부; 상기 제1버퍼가 입력받은 클럭 인에이블 신호 및 상기 다수의 제2버퍼가 입력받은 커맨드를 디코딩하여 상기 리프레시 제어부가 상기 셀프 리프레시 모드로 진입하거나 상기 셀프 리프레시 모드로부터 빠져나오도록 하는 커맨드 디코더; 및 상기 제1버퍼로 입력받은 클럭 인에이블 신호가 비활성화되면 상기 다수의 제2버퍼를 비활성화하고, 상기 리프레시 제어부가 상기 셀프 리프레시 모드에서 빠져나올 때 상기 다수의 제2버퍼를 활성화하는 버퍼 제어부를 포함할 수 있다.
또한 본 발명에 따른 메모리는 다수의 워드라인을 포함하는 셀 어레이; 클럭 인에이블 신호를 입력받는 제1버퍼; 커맨드를 입력받는 다수의 제2버퍼; 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 다수의 워드라인을 순차로 활성화되도록 하는 리프레시 제어부; 상기 제1버퍼가 입력받은 클럭 인에이블 신호 및 상기 다수의 제2버퍼가 입력받은 커맨드를 디코딩하여 상기 리프레시 제어부가 상기 셀프 리프레시 모드로 진입하거나 상기 셀프 리프레시 모드로부터 빠져나오도록 하는 커맨드 디코더; 및 상기 리프레시 제어부가 상기 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 제1버퍼로 입력받은 클럭 인에이블 신호가 활성화되면 상기 다수의 제2버퍼를 활성화하는 버퍼 제어부를 포함할 수 있다.
또한 본 발명에 따른 메모리는 다수의 워드라인을 포함하는 셀 어레이;
클럭 인에이블 신호를 입력받는 제1버퍼; 커맨드를 입력받는 다수의 제2버퍼; 어드레스를 입력받는 다수의 제3버퍼; 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 다수의 워드라인을 순차로 활성화되도록 하는 리프레시 제어부; 상기 제1버퍼가 입력받은 클럭 인에이블 신호 및 상기 다수의 제2버퍼가 입력받은 커맨드를 디코딩하여 상기 리프레시 제어부가 상기 셀프 리프레시 모드로 진입하거나 상기 셀프 리프레시 모드로부터 빠져나오도록 하는 커맨드 디코더; 및 상기 제1버퍼로 입력받은 클럭 인에이블 신호가 비활성화되면 상기 다수의 제2버퍼 및 상기 다수의 제3버퍼를 비활성화하고, 상기 리프레시 제어부가 상기 셀프 리프레시 모드에서 빠져나올 때 상기 다수의 제2버퍼 및 상기 다수의 제3버퍼를 활성화하는 버퍼 제어부를 포함할 수 있다.
또한 본 발명에 따른 메모리는 다수의 워드라인을 포함하는 셀 어레이; 클럭 인에이블 신호를 입력받는 제1버퍼; 커맨드를 입력받는 다수의 제2버퍼; 어드레스를 입력받는 다수의 제3버퍼; 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 다수의 워드라인을 순차로 활성화되도록 하는 리프레시 제어부; 상기 제1버퍼가 입력받은 클럭 인에이블 신호 및 상기 다수의 제2버퍼가 입력받은 커맨드를 디코딩하여 상기 리프레시 제어부가 상기 셀프 리프레시 모드로 진입하거나 상기 셀프 리프레시 모드로부터 빠져나오도록 하는 커맨드 디코더; 및 상기 리프레시 제어부가 상기 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 제1버퍼로 입력받은 클럭 인에이블 신호가 활성화되면 상기 다수의 제2버퍼 및 상기 다수의 제3버퍼를 활성화하는 버퍼 제어부를 포함할 수 있다.
또한 본 발명에 따른 메모리는 다수의 워드라인을 포함하는 셀 어레이; 제어 신호를 입력받는 제1버퍼; 커맨드를 입력받는 다수의 제2버퍼; 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 다수의 워드라인을 순차로 활성화되도록 하는 리프레시 제어부; 상기 제1버퍼가 입력받은 제어 신호 및 상기 다수의 제2버퍼가 입력받은 커맨드를 디코딩하여 상기 리프레시 제어부가 상기 셀프 리프레시 모드로 진입하거나 상기 셀프 리프레시 모드로부터 빠져나오도록 하는 커맨드 디코더; 및 상기 리프레시 제어부가 상기 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 제1버퍼로 입력받은 제어 신호가 활성화되면 상기 다수의 제2버퍼를 활성화하는 버퍼 제어부를 포함할 수 있다.
본 기술은 오토 리프레시 동작시와 셀프 리프레시 동작시 리프레시 전후에 메모리의 동작에 문제가 발생하지 않도록 하면서 사용하지 않는 다수의 커맨드 버퍼 및 다수의 어드레스 버퍼를 적절한 시기에 비활성화함으로써 리프레시 동작시 메모리의 전류 소모를 줄일 수 있다.
도 1을 셀프 리프레시 동작을 설명하기 위한 도면,
도 2은 본 발명에 따른 메모리의 구성도,
도 3은 본 발명의 일 실시예에 따른 리프레시 제어부(230)의 구성도,
도 4는 셀프 리프레시 모드에서 리프레시 동작을 설명하기 위한 파형도,
도 5는 셀프 리프레시 모드가 아닌 상태에서 리프레시 동작을 설명하기 위한 파형도,
도 6은 본 발명의 일 실시예에 따른 버퍼 제어부(240)의 구성도,
도 7은 본 발명의 일 실시예에 따른 신호 생성부(610)의 구성도,
도 8 및 도 9는 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 버퍼 제어부(240)의 동작을 설명하기 위한 파형도,
도 10은 셀프 리프레시 모드가 아닌 상태에서 리프레시 동작을 수행하는 경우 버퍼 제어부(240)의 동작을 설명하기 위한 파형도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
참고로 리프레시 동작은 다수의 메모리 셀에 대응하는 워드라인을 활성화하여 메모리 셀에 저장된 데이터를 메모리 셀에 다시 기입하는 동작이므로 메모리의 컬럼 동작에만 관련된 구성 및 메모리의 컬럼 동작에 관한 설명은 생략한다. 또한 본 발명은 메모리의 리프레시 동작에 관련된 발명이므로 메모리의 리프레시 동작을 중심으로 본 발명에 따른 메모리를 설명한다.
도 2은 본 발명에 따른 메모리의 구성도이다.
도 2에 도시된 바와 같이, 메모리는 다수의 워드라인(WL0 ~ WLN)을 포함하는 셀 어레이(210), 클럭 인에이블 신호(CKE)를 입력받는 제1버퍼(B1), 커맨드(CMDB<0:A>)를 입력받는 다수의 제2버퍼(B2), 어드레스(ADD<0:B>)를 입력받는 다수의 제3버퍼(B3), 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 다수의 워드라인(WL0 ~ WLN)을 순차로 활성화되도록 하는 리프레시 제어부(230), 제1버퍼(B1)가 입력받은 클럭 인에이블 신호(CKE) 및 다수의 제2버퍼(B2)가 입력받은 커맨드(CMDB<0:A>)를 디코딩하여 리프레시 제어부(230)가 셀프 리프레시 모드로 진입하거나 셀프 리프레시 모드로부터 빠져나오도록 하는 커맨드 디코더(220) 및 제1버퍼(B1)로 입력받은 클럭 인에이블 신호(CKE)가 비활성화되면 다수의 제2버퍼(B2) 및 다수의 제3버퍼(B3)를 비활성화하고, 리프레시 제어부(230)가 셀프 리프레시 모드에서 빠져나올 때 다수의 제2버퍼(B2) 및 다수의 제3버퍼(B3)를 활성화하는 버퍼 제어부(250)를 포함한다. 또한 메모리는 셀 어레이(210)의 로우 동작을 제어하기 위한 로우 제어부(250) 및 클럭(CK)을 입력받는 클럭버퍼(BCK)를 포함한다.
도 2에서 간략한 도시를 위해 제2버퍼(B2)와 제3버퍼(B3)는 하나만 그려졌지만 실제로 각각의 커맨드(CMDB<0> ~ CMDB<A>)를 입력받기 위한 다수의 제2버퍼(B2)가 있고(즉 A+1개의 제2버퍼(B2)를 도시한 것임), 각각의 어드레스(ADD<0> ~ ADD<B>)를 입력받기 위한 다수의 제3버퍼(B3)가 있는 것이다(즉 B+1개의 제3버퍼(B3)를 도시한 것임).
도 2를 참조하여 메모리에 대해 설명한다.
제1버퍼(B1)는 클럭 인에이블 신호(CKE)을 입력받아 버퍼링하여 출력한다. 클럭 인에이블 신호(CKE)는 셀프 리프레시 모드에 진입할지 여부, 셀프 리프레시 모드에서 빠져나올지 여부를 결정하는 신호이며 이외에도 파워다운(power down) 모드로 진입할지 여부 및 파워다운 모드에서 빠져나올지 여부 등을 결정한다.
다수의 제2버퍼(B2)는 다수의 커맨드(CMDB<0:A>) 중 자신에게 대응하는 커맨드 신호를 입력받아 버퍼링하여 출력한다. 다수의 커맨드(CMDB<0:A>)는 메모리가 어떤 동작을 수행할지 결정하는 신호들이며 적어도 칩 셀렉트 신호(CSB), 로우 어드레스 스트로브 신호(RASB), 컬럼 어드레스 스트로브 신호(CASB), 라이트 인에이블 신호(WEB) 및 액티브 신호(ACTB)를 포함한다. 이때 신호 이름 끝에 붙은 'B'는 당해 신호가 로우레벨에서 활성화되는 신호임을 나타낸다.
다수의 제3버퍼(B3)는 다수의 어드레스(ADD<0:B>) 중 자신에게 대응하는 어드레스를 입력받아 버퍼링하여 출력한다. 다수의 어드레스 중 일부는 메모리의 각종 설정에 사용되고(예를 들어 모드 레지스터 셋(MRS; Mode Resister Set)에서 메모리의 레이턴시 값 설정하는 것 등), 다수의 어드레스 중 일부는 라이트 동작시 데이터를 저장할 메모리 셀의 주소를 지정하거나 리드 동작시 데이터를 독출할 메모리 셀의 주소를 지정하는데 사용된다.
클럭 버퍼(BCK)는 클럭(CK)을 입력받아 버퍼링하여 출력한다. 메모리는 입력받은 클럭(CK)에 동기하여 모든 동작을 수행한다.
커맨드 디코더(220)는 제1버퍼(B1)로 입력받은 클럭 인에이블 신호(CKE), 다수의 제2버퍼(B2)로 입력받은 커맨드(CMDB<0:A>), 다수의 제3버퍼(B3)로 입력받은 어드레스(ADD<0:B>)에 응답하여 메모리가 소정의 동작을 수행하도록 내부 커맨드 또는 내부 신호를 생성한다. 어떤 내부 커맨드 및 내부 신호가 생성될지는 클럭 인에이블 신호(CKE), 커맨드(CMDB<0:A>) 및 어드레스(ADD<0:B>)의 조합으로 결정된다. 대표적인 커맨드 신호로 상술한 칩 셀렉트 신호(CSB), 로우 어드레스 스트로브 신호(RASB), 컬럼 어드레스 스트로브 신호(CASB), 라이트 인에이블 신호(WEB) 및 액티브 신호(ACTB)가 있다.
커맨드 디코더(220)에서 생성되는 커맨드에는 셀 어레이(210)가 액세스 될 수 있게 액티브 되도록 하는 내부 액티브 커맨드(ACTP), 액티브 동작이 완료되면 셀 어레이(210)가 닫히도록 하는 내부 프리차지 커맨드(PREP), 셀 어레이(210)에 포함된 메모리 셀의 데이터를 리드하도록 하는 내부 리드 커맨드(RDP), 셀 어레이(210)에 포함된 메모리 셀에 데이터를 라이트 하도록 하는 내부 라이트 커맨드(WTP), 셀 어레이(210)에 포함된 메모리 셀을 리프레시 하도록 하는 내부 리프레시 커맨드(AREFP) 및 메모리가 셀프 리프레시 모드에 진입하거나 셀프 리프레시 모드로부터 빠져 나오도록 하는 셀프 리프레시 신호(SREF) 등이 있다. 이하에서는 내부 리프레시 커맨드(AREFP) 및 셀프 리프레시 신호(SREF)가 어떻게 생성되는지 및 양 신호의 역할을 중심으로 설명한다. 참고로 커맨드 디코더(220)는 클럭버퍼(BCK)로 입력받은 클럭(CK)에 동기하여 상술한 동작을 수행할 수 있다.
리프레시 동작을 중심으로 살펴 보면 커맨드 디코더(220)는 제1버퍼(B1)로 입력받은 클럭 인에이블 신호(CKE), 다수의 제2버퍼(B2)로 입력받은 커맨드(CMDB<0:A>)에 응답하여 리프레시 제어부(230)가 셀프 리프레시 모드에 진입하도록 하거나 셀프 리프레시 모드로부터 빠져나오도록 한다.
보다 자세히 살펴보면 커맨드 디코더(220)는 클럭 인에이블 신호(CKE)가 비활성화된 상태에서 커맨드(CMDB<0:A>)의 조합이 리프레시 커맨드(AREF)에 대응하면 리프레시 제어부(230)가 셀프 리프레시 모드에 진입하도록 한다. 리프레시 제어부(230)가 셀프 리프레시 모드로 진입한 후 클럭 인에이블 신호(CKE)가 비활성화된 상태를 유지하면 리프레시 제어부(230)가 셀프 리프레시 모드를 유지하도록 하고, 리프레시 제어부(230)가 셀프 리프레시 모드인 상태에서 클럭 인에이블 신호(CKE)가 활성화(CKE)되면 리프레시 제어부(230)가 셀프 리프레시 모드에서 빠져나오도록 한다.
반면에 커맨드 디코더(220)는 클럭 인에이블 신호(CKE)가 비활성화된 상태에서 커맨드(CMDB<0:A>)의 조합이 리프레시 커맨드(AREF)에 대응하면 리프레쉬 제어부가 셀프 리프레시 모드가 아닌 상태에서 리프레시 동작을 수행하도록 한다(오토 리프레시).
이러한 동작을 위해 커맨드 디코더(220)는 내부 리프레시 커맨드(AREFP) 및 셀프 리프레시 신호(SREF)를 생성하되, 클럭 인에이블 신호(CKE)가 비활성화된 상태에서 커맨드(CMDB<0:A>)의 조합이 리프레시 커맨드(AREF)에 대응하면 내부 리프레시 커맨드(AREFP) 및 셀프 리프레시 신호(SREF)를 활성화한다. 또한 셀프 리프레시 신호(SREF)가 활성화된 상태에서 클럭 인에이블 신호(CKE)가 비활성화된 상태를 유지하면 셀프 리프레시 신호(SREF)가 활성화 상태를 유지하도록 하고, 셀프 리프레시 신호(SREF)가 활성화된 상태에서 클럭 인에이블 신호(CKE)가 활성화되면 셀프 리프레시 신호(SREF)를 비활성화한다. 내부 리프레시 커맨드(AREFP)는 리프레시 제어부(230)가 리프레시 동작을 수행하도록 한다. 셀프 리프레시 신호(SREF)가 활성화되면 리프레시 제어부(230)는 셀프 리프레시 모드에 진입하고 셀프 리프레시 신호(SREF)가 비활성화되면 리프레시 제어부(230)는 셀프 리프레스 모드에서 빠져나온다.
리프레시 제어부(230)는 커맨드 디코더(220)에서 생성된 내부 리프레시 커맨드(AREFP) 및 셀프 리프레시 신호(SREF)에 응답하여 셀 어레이(210)에 포함된 메모리 셀들이 리프레시 되도록 한다. 리프레시 제어부(230)는 셀 어레이(210)에 포함된 다수의 워드라인(WL0 ~ WLN) 중 선택된 워드라인이 소정의 구간 동안 활성화되도록 하는 리프레시 신호(REF)를 생성한다. 리프레시 신호(REF)는 로우 제어부(250)로 입력되며 로우 제어부(250)는 리프레시 신호(REF)가 활성화된 구간에서 선택된 워드라인을 활성화한다. 리프레시 신호(REF)는 내부적으로 리프레시 동작시 계속되고 있음을 나타낼 수 있다.
셀프 리프레시 모드에서 리프레스 동작을 수행하는 경우 리프레시 제어부(230)는 셀프 리프레시 모드에서 빠져나갈 때까지 연속적으로 리프레시 신호(REF)를 활성화한다. 즉 셀프 리프레시 신호(SREF)가 활성화된 상태에서 리프레시 커맨드(AREF)가 인가되면 그 이후부터 리프레시 제어부(230)는 셀프 리프레시 신호(SREF)가 비활성화될 때까지 소정의 간격으로 리프레시 신호(REF)를 연속적으로 활성화하며 이러한 리프레시 신호(REF)에 응답하여 셀 어레이(210)에 포함된 다수의 워드라인(WL)이 순차적으로 활성화된다. 리프레시 동작시 메모리는 어드레스를 입력받지 않으므로 내부에 포함된 어드레스 카운터(address counter, 도 2에 미도시 됨)를 이용하여 리프레시 신호(REF)가 활성화될 때마다 선택되는 워드라인이 달라지도록 한다. 이때 어드레스 카운터는 리프레시 신호(REF)가 활성화될 때마다 어드레스를 카운팅하도록 설계할 수 있다.
셀프 리프레시 모드가 아닌 상태에서 리프레시 동작을 수행하는 경우 리프레시 제어부(230)는 내부 리프레시 커맨드(AREFP)에 응답하여 리프레시 신호(REF)를 소정의 횟수만큼 활성화한다. 이때 한번의 내부 리프레시 커맨드(AREFP)에 응답하여 리프레시 신호(REF)가 활성화되는 횟수는 설계에 따라 달라질 수 있다. 리프레시 신호(REF)가 활성화되는 횟수에 따라 활성화되는 워드라인의 개수가 결정될 수 있다. 이하에서는 한번의 내부 리프레시 커맨드(AREFP)에 응답하여 리프레시 신호(REF)가 한번 활성화되는 경우에 대해 설명한다.
버퍼 제어부(240)는 리프레시 동작을 수행하는 경우 클럭 인에이블 신호(CKE), 내부 리프레시 커맨드(AREFP), 리프레시 신호(REF) 및 셀프 리프레시 신호(SREF)에 응답하여 다수의 제2버퍼(B2) 및 다수의 제3버퍼(B3)를 제어한다.
리프레시 동작을 수행하는 도중에는 메모리가 커맨드(CMDB<0:A>) 및 어드레스(ADD<0:B>)를 입력받지 않기 때문에 버퍼 제어부(240)는 다수의 제2버퍼(B2) 및 다수의 제3버퍼(B3)를 비활성화 시켜 전류 소모를 줄인다. 그리고 리프레시 제어부(230)에 의해 리프레시 동작이 완료(리프레시를 위한 워드라인의 활성화가 끝남)되거나, 리프레시 제어부(230)가 셀프 리프레시 모드에서 빠져나온 후에는 메모리의 동작을 위해 다시 커맨드(CMDB<0:A>) 및 어드레스(ADD<0:B>)를 입력받아야 한다.
메모리는 커맨드 신호(CSB, RASB, CASB, WEB, ACTB)의 조합에 따라 생성되는 다양한 커맨드를 입력받아 동작한다. 이러한 다양한 커맨드 중에는 메모리가 메모리의 각종 회로(예를 들면 DLL 등)의 지원이 필요하거나 커맨드를 수행하는데 걸리는 시간이 짧아 셀프 리프레시 모드에서 빠져나온 뒤 충분한 시간이 지난 뒤에 인가되는 커맨드가 있는 반면에, 메모리의 각종 회로의 지원이 필요하지 않거나 커맨드를 수행하는데 걸리는 시간이 길어 셀프 리프레시 모드에서 빠져나온 뒤 즉시 인가되는 커맨드가 있다.
예를 들어 메모리가 셀프 리프레시 모드에서 빠져나온 후 즉시 인가되는 커맨드에는 ZQCL(ZQ calibration Long, 긴 시간동안 수행하는 ZQ캘리브래이션), ZQCS(ZQ calibration Short, 짧은 시간 동안 수행하는 ZQ캘리브래이션), MRS(모드 레지스터 셋 설정을 위한 커맨드) 중 일부(카스 레이턴시 설정, 카스 라이트 레이턴시 설정 등) 등이 있을 수 있다. 커맨드가 셀프 리프레시 모드에서 빠져나온 뒤 즉시 인가되는지 여부는 설계에 따라 달라질 수 있다.
종래의 메모리는 셀프 리프레시 모드에서 빠져나가는 즉시 버퍼를 활성화하는 제어가 불가능했다. 따라서 종래의 메모리는 셀프 리프레시 모드에서 빠져나갔을 때 메모리 내부에서 리프레시가 진행 중인 경우 버퍼가 활성화되지 않아 일부 커맨드를 입력받는데 문제가 생길 수 있었고, 이를 해결하기 위해 셀프 리프레시 모드에서 버퍼를 비활성화하지 않을 경우 소모 전류가 크다는 문제가 있었다.
따라서 셀프 리프레시 모드에서도 버퍼의 전류 소모를 줄이면서 메모리가 정상적으로 모든 커맨드를 입력받을 수 있도록 하기 위해서는 상술한 바와 같이 메모리가 셀프 리프레시 모드에서 빠져나온 후 바로 인가될 수 있는 커맨드들을 고려하여야 한다. 즉, 메모리가 셀프 리프레시 모드로 진입할 때는 버퍼를 비활성화하면서도 메모리가 셀프 리프레시 모드에서 빠져나올 때는 메모리 내부의 리프레시 동작에 관계없이 다수의 제2버퍼(CMDB<0:A>) 및 다수의 제3버퍼(ADD<0:B>)를 빠르게 활성화해주어야 한다.
이러한 동작을 위해 버퍼 제어부(240)는 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 클럭 인에이블 신호(CKE)에 응답하여 다수의 제2버퍼(B2) 및 다수의 제3버퍼(B3)를 활성화하거나 비활성화한다. 다수의 제2버퍼(B2) 및 다수의 제3버퍼(B3)는 버퍼 인에이블 신호(EN)가 활성화되면 활성화되고 버퍼 인에이블 신호(EN)가 비활성화되면 비활성화된다. 따라서 버퍼 제어부(240)는 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 클럭 인에이블 신호(CKE)가 비활성화되면 버퍼 인에이블 신호(EN)를 비활성화하고, 클럭 인에이블 신호(CKE)가 활성화되면 버퍼 인에이블 신호(EN)를 활성화한다.
셀프 리프레시 모드에서 클럭 인에이블 신호(CKE)가 활성화되면 셀프 리프레시 모드에서 빠져나가게 된다. 즉 버퍼 제어부(240)는 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 셀프 리프레시 모드에서 빠져 나가면 리프레시 동작이 진행 중(워드라인(WL)이 활성화된 상태)이어도 버퍼 인에이블 신호(EN)를 활성화한다.
셀프 리프레시 모드가 아닌 상태에서 리프레시 동작을 수행하는 경우 버퍼 제어부(240)는 내부 리프레시 커맨드(AREFP)에 응답하여 다수의 제2버퍼(B2) 및 다수의 제3버퍼(B3)를 비활성화하고, 리프레시 동작이 끝나면(즉 리프레시 신호(REF)가 비활성화되면) 다수의 제2버퍼(B2) 및 다수의 제3버퍼(B3)를 활성화한다. 즉 리프레시 동작이 수행되는 구간(워드라인(WL)이 활성화된 구간)에서 다수의 제2버퍼(B2) 및 다수의 제3버퍼(B3)를 비활성화한다.
상술한 동작을 수행하기 위해 버퍼 제어부(240)는 셀프 리프레시 신호(SREF)가 활성화되면 클럭 인에이블 신호(CKE)에 응답하여 버퍼 인에이블 신호(CKE)에 응답하여 버퍼 인에이블 신호(EN)를 활성화하거나 비활성화한다. 또한 버퍼 제어부(240)는 셀프 리프레시 신호(SREF)가 활성화되지 않은 경우 내부 리프레시 커맨드(AREFP) 및 리프레시 신호(REF)에 응답하여 버퍼 인에이블 신호(EN)를 활성화하거나 비활성화한다.
로우 제어부(250)는 커맨드 디코더(220)의 출력신호에 응답하여 셀 어레이(210)의 로우 동작을 제어하며 특히 선택된 워드라인(WL)을 소정의 구간 동안 활성화한다. 리프레시 동작시에는 어드레스 카운터에 의해 선택된 워드라인(WL)을 리프레시 신호(REF)가 활성화된 구간 동안 활성화한다. 리프레시 동작 이외의 동작의 경우 입력된 어드레스(ADD<0:B>)에 의해 선택된 워드라인(WL)을 활성화하고 셀 어레이(210)의 데이터를 액세스 할 수 있도록 한다(액티브 동작, 리드 동작, 라이트 동작). 또는 선택되어 활성화된 워드라인을 비활성화한다(프리차지 동작).
본 발명에 따른 메모리는 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 클럭 인에이블 신호(CKE)를 이용하여 버퍼를 활성화하거나 비활성화하고, 셀프 리프레시 모드가 아닌 상태에서 리프레시 동작을 수행하는 경우 내부 리프레시 커맨드(AREFP) 및 리프레시 신호(REF)를 이용해 버퍼를 활성화하거나 비활성화한다. 즉 셀프 리프레시 모드와 셀프 리프레시 모드가 아닌 경우 버퍼를 제어하는 신호가 달라 셀프 리프레시 모드의 경우 버퍼를 비활성화하여 소모 전류를 줄이면서 셀프 리프레시 모드에서 빠져나가면 내부 리프레시 동작과 관계없이 즉시 버퍼를 활성화하여 메모리가 커맨드 및 어드레스를 입력받을 수 있다는 장점이 있다. 여기서 버퍼의 구성 및 버퍼를 제어하는 버퍼 인에이블 신호를 이용해 버퍼를 활성화하거나 비활성화하는 방법 및 버퍼를 비활성화하는 경우 버퍼의 소모 전류를 줄일 수 있는 원리는 본 발명이 속한 기술분야의 통상적인 기술자에게 널리 알려진 사항이므로 생략한다.
도 3은 본 발명의 일 실시예에 따른 리프레시 제어부(230)의 구성도이고, 도 4는 셀프 리프레시 모드에서 리프레시 동작을 설명하기 위한 파형도이고, 도 5는 셀프 리프레시 모드가 아닌 상태에서 리프레시 동작을 설명하기 위한 파형도이다.
도 3에 도시된 바와 같이 리프레시 제어부(230)는 내부 리프레시 커맨드(AREFP) 또는 셀프 리프레시 펄스(PSRF)에 응답하여 소정의 구간 동안 리프레시 신호(REF)를 활성화하는 리프레시 신호 생성부(310) 및 셀프 리프레시 신호(SREF)에 응답하여 연속적으로 셀프 리프레시 펄스(PSRF)를 활성화하는 셀프 리프레시 제어부(320)를 포함한다.
도 3 내지 5를 참조하여 리프레시 제어부(320)의 동작을 중심으로 메모리의 리프레시 동작에 대해 설명한다.
클럭 인에이블 신호(CKE)가 비활성화된 상태에서 커맨드(CMDB<0:A>)의 조합에 리프레시 커맨드(AREF)에 대응하면(즉 외부에서 리프레시 커맨드(AREF)가 입력되면) 셀프 리프레시 신호(SREF)가 활성화되고 리프레시 제어부(230)는 셀프 리프레시 모드로 진입한다.
셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 리프레시 신호 생성부(310)는 먼저 내부 리프레시 커맨드(AREFP)에 응답하여 리프레시 신호(REF)를 첫번째로 활성화한다. 그 후 셀프 리프레시 제어부(320)가 활성화된 셀프 리프레시 신호(SREF)에 응답하여 소정의 간격으로 셀프 리프레시 펄스(PSRF)를 활성화하며 리프레시 신호 생성부(310)는 셀프 리프레시 펄스(PSRF)가 활성화될 때마다 리프레시 신호(REF)를 소정의 구간 동안 활성화한다.
이후 클럭 인에이블 신호(CKE)가 비활성화된 상태를 유지하는 동안 셀프 리프레시 신호(SREF)는 활성화된 상태를 유지하다가 클럭 인에이블 신호(CKE)가 활성화되면 셀프 리프레시 신호(SREF)는 비활성화되고 리프레시 제어부(230)는 셀프 리프레시 모드에서 빠져 나온다. 이때 셀프 리프레시 신호(SREF)가 활성화된 상태에서 시작된 리프레시 동작이 셀프 리프레시 신호(SREF)가 비활성화된 후에도 이어질 수 있다. 즉 셀프 리프레시 신호(SREF)가 비활성화된 후에도 리프레시 신호(REF)가 일정 시간 동안 활성화된 상태일 수 있다.
클럭 인에이블 신호(CKE)가 활성화된 상태에서 외부에서 리프레시 커맨드(AREF)가 입력되면 셀프 리프레시 신호(SREF)의 활성화 없이 내부 리프레시 커맨드(AREFP)가 활성화되고, 리프레시 신호 생성부(310)는 내부 리프레시 커맨드(AREFP)에 응답하여 리프레시 신호(REF)를 소정의 횟수만큼 활성화한다(도 5에서는 1회 활성화된 경우를 도시함).
도 6은 본 발명의 일 실시예에 따른 버퍼 제어부(240)의 구성도이고, 도 7은 본 발명의 일 실시예에 따른 신호 생성부(610)의 구성도이고, 도 8 및 도 9는 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 버퍼 제어부(240)의 동작을 설명하기 위한 파형도이고, 도 10은 셀프 리프레시 모드가 아닌 상태에서 리프레시 동작을 수행하는 경우 버퍼 제어부(240)의 동작을 설명하기 위한 파형도이다.
도 6에 도시된 바와 같이, 버퍼 제어부(240)는 셀프 리프레시 신호(SREF), 아이들 신호(IDLE) 및 리셋 신호(RST)에 응답하여 제1신호(S1)를 생성하는 신호 생성부(610), 내부 리프레시 커맨드(AREFP) 및 리프레시 신호(REF)에 응답하여 제2신호(S2)를 생성하는 앤드 게이트(AND1), 제1신호(S1)와 제2신호(S2)를 조합하여 제3신호(S3)를 생성하는 낸드 게이트(NAND), 클럭 인에이블 신호(CKE)를 지연시키는 지연부(620) 및 클럭 인에이블 신호(CKE)와 제3신호(S3)을 조합하여 버퍼 인에이블 신호(EN)를 생성하는 앤드 게이트(AND2)를 포함한다.
여기서 아이들 신호(IDLE)는 셀 어레이(210)가 아이들 상태(idle state)인지 나타내는 신호이고, 리셋신호(RST)는 메모리를 초기화시키기 위한 신호이다. 아이들 상태란 셀 어레이(210)가 닫혀(모든 워드라인이 프리차지 됨)있어 커맨드에 따른 다른 동작을 수행할 준비가 되어있는 상태를 나타낸다. 아이들 신호(IDLE)는 리프레시 신호(REF)를 반전하여 위상을 지연시킨 파형을 가진다.
도 6 내지 도 10을 참조하여 버퍼 제어부(240)에 대해 설명한다.
신호 생성부(610)는 셀프 리프레시 신호(SREF)가 활성화되면 제1신호(S1)를 '로우'로 만들고, 셀프 리프레시 신호(SREF)가 비활성화된 상태에서 아이들 신호(IDLE) 또는 리셋신호(RST)가 활성화되면 제1신호(S2)를 '하이'로 만든다. 리셋신호(RST)는 메모리를 초기화하는 경우에만 활성화되므로 리프레시 동작을 수행하는 동안에는 항상 비활성화 상태를 유지한다.
이러한 동작을 위해 신호 생성부(610)는 제1노어 게이트(NOR1) 및 제2노어 게이트(NOR2)를 포함한다. 제1노어 게이트(NOR1)는 셀프 리프레시 신호(SREF) 및 제2노어 게이트(NOR2)의 출력을 입력으로 하고 제1신호(S1)를 출력으로 한다. 제2노 게이트(NOR2)는 아이들 신호(IDLE), 리셋 신호(RST) 및 제1신호(S1)를 입력으로 한다.
지연부(620)는 클럭 인에이블 신호(CKE)를 소정의 시간만큼 지연시켜 출력한다. 이는 클럭 인에이블 신호(CKE)가 비활성화되어 버퍼 인에이블 신호(EN)를 비활성화하는 경우에도 다수의 제2버퍼(CMDB<0:A>)가 외부로부터 리프레시 커맨드(AREF)를 입력받을 수 있도록 하기 위함이다.
클럭 인에이블 신호(CKE)가 비활성화된 상태에서 외부로부터 리프레시 커맨드(AREF)가 입력되면 셀프 리프레시 신호(SREF)가 활성화되고, 셀프 리프레시 모드로 진입한다. 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 클럭 인에이블 신호(CKE)가 비활성화되면 제3신호(S3)의 값에 관계없이 버퍼 인에이블 신호(EN)는 비활성화된다. 클럭 인에이블 신호(CKE)가 비활성화된 상태에서 외부에서 리프레시 커맨드(AREF)가 인가되면 셀프 리프레시 신호(SREF)가 활성화되고 활성화된 셀프 리프레시 신호(SREF)에 응답하여 제1신호(S1)는 '로우'가 된다. 제1신호(S1)가 '로우'로 유지되는 동안 낸드 게이트(NAND)의 출력인 제3신호(S3)는 내부 리프레시 커맨드(AREFP) 및 리프레시 신호(REF)의 활성화 및 비활성화 여부에 관계없이 '하이'가 된다. 참고로 제2신호(S2)는 내부 리프레시 커맨드(AREFP)를 반전한 신호와 리프레시 신호(REF)의 앤드 조합이므로 도 8 및 도 9의 파형도에 도시된 바와 같은 파형을 가진다.
따라서 2입력 앤드 게이트에서 하나의 입력이 '하이'이면 앤드 게이트의 출력은 나머지 하나의 입력의 값에 따라 결정된다. 따라서 제3신호(S3)가 '하이'가 되면 앤드 게이트(AND2)의 출력인 버퍼 인에이블 신호(EN)의 활성화 여부는 클럭 인에이블 신호(CKE)에 의해 결정된다. 클럭 인에이블 신호(CKE)가 비활성화되면 버퍼 인에이블 신호(EN)는 비활성화되고, 클럭 인에이블 신호(CKE)가 활성화되면 버퍼 인에이블 신호(EN)는 활성화된다.
여기서 도 8의 경우 마지막에 수행되는 리프레시 동작이 셀프 리프레시 모드에서 빠져나간 후에 완료되는 경우, 즉 마지막에 활성화된 리프레시 신호(REF)가 셀프 리프레시 신호(SREF)가 비활성화된 후에 비활성화되는 경우를 나타낸 것이다. 도 9의 경우 마지막에 수행되는 리프레시 동작이 셀프 리프레시 모드에서 빠져나기 전에 완료되는 경우, 즉 마지막에 활성화된 리프레시 신호(REF)가 셀프 리프레시 신호(SREF)가 비활성화되기 전에 비활성화되는 경우를 나타낸 것이다.
전자의 경우 제1신호(S1)는 아이들 신호(IDLE)가 활성화되면 '하이'로 천이하며 후자의 경우 제1신호(S1)는 셀프 리프레시 신호(SREF)가 비활성화되면 '하이'로 천이한다. 그러나 도 8 및 도 9의 경우 모두 버퍼 제어부(240)는 클럭 인에이블 신호(CKE)에 응답하여 버퍼 인에이블 신호(EN)를 활성화하거나 비활성화한다.
클럭 인에이블 신호(CKE)가 비활성화되지 않고 외부로부터 리프레시 커맨드(AREF)가 입력되면 내부 리프레시 커맨드(AREFP) 및 리프레시 신호(REF)가 활성화된다.
셀프 리프레시 모드가 아니므로 클럭 인에이블 신호(CKE) 및 셀프 리프레시 신호(SREF)가 비활성화되는 구간은 없다. 따라서 앤드 게이트(AND2)의 출력인 버퍼 인에이블 신호(EN)의 활성화 여부는 제3신호(S3)에 의해 결정된다. 또한 셀프 리프레시 신호(SREF)가 활성화되지 않으므로 제1신호(S1)는 '하이'를 유지한다. 따라서 낸드 게이트(NAND)의 출력인 제3신호(S3)는 제2신호(S2)를 반전한 신호가 된다. 도 10에 도시된 바와 같이 제2신호(S2)는 리프레시 신호(REF)가 활성화된 상태에서 내부 리프레시 커맨드(AREFP)가 비활성화되면 '하이'가 되며 리프레시 신호(REF)가 비활성화되면 '로우'가 된다.
결과적으로 버퍼 제어부(240)는 내부 리프레시 커맨드(AREFP) 및 리프레시 신호(REF)에 응답하여 버퍼 인에이블 신호(EN)를 활성화하거나 비활성화한다.
위와 같은 구성을 이용하여 버퍼 제어부(240)는 셀프 리프레시 신호(SREF)가 활성화된 경우 클럭 인에이블 신호(CKE)에 응답하여 버퍼 인에이블 신호(EN)를 활성화하거나 비활성화하고, 셀프 리프레시 신호(SREF)가 활성화되지 않은 경우 내부 리프레시 커맨드(AREFP) 및 리프레시 신호(REF)에 응답하여 버퍼 인에이블 신호(EN)를 활성화하거나 비활성화한다. 도 6 및 도 7에 도시한 버퍼 제어부(240)의 구성도는 하나의 예일 뿐 셀프 리프레시 신호(SREF)의 활성화 여부에 따라 버퍼 이인에이블 신호(EN)를 제어하는 신호를 달리하는 기능을 수행할 수 있다면 어떤 구성이든 버퍼 제어부(240)가 될 수 있다.
도 8 내지 도 10의 화살표는 어떤 변화하에 의해 신호가 제어되었는지를 나타내는 것이다. 예를 들어 도 8에서 맨 앞의 화살표는 클럭 인에이블 신호(CKE)의 폴링 엣지에 응답하여 버퍼 인에이블 신호(EN)가 비활성화되었음을 나타내고, 두번째 화살표는 셀프 리프레시 신호(SREF)의 라이징 엣지에 응답하여 제1신호(S1)가 '하이'에서 '로우'로 천이하였음을 나타낸다.
본 발명에 따른 메모리는 셀프 리프레시 모드 상태에서 리프레시 동작을 수행했는지 여부에 따라 버퍼를 제어하는 신호를 달리함으로써 리프레시 동작이 완료되거나 셀프 리프레시 모드에서 빠져나가면 바로 커맨드 및 어드레스를 입력 받을 수 있도록 하면서도 적절한 구간에서 커맨드 및 어드레스를 입력받기 위한 버퍼를 비활성화하여 소모 전류를 줄일 수 있다. 도 2 내지 도 10의 설명에서는 리프레시 동작에 따라 커맨드를 입력받는 버퍼와 어드레스를 입력받는 버퍼를 모두 제어하는 경우에 대해 설명하였으나 경우에 따라서는 커맨드를 입력받는 버퍼와 어드레스를 입력받는 버퍼 중 하나만을 제어할 수도 있다.
상술한 신호들 중 CSB, RASB, CASB, WEB, ACTB CMDB<0:A>를 제외한 모든 신호는 '하이'로 활성화되고 '로우'로 비활성화되는 신호이다. 그러나 신호의 활성화 레벨은 설계에 따라 변경할 수 있다.
상술한 예에서는 메모리가 셀프 리프레시 모드에서 동작하는 경우 버퍼가 클럭 인에이블 신호(CKE)에 의해서 제어되는 경우의 예를 들었지만 클럭 인에이블 신호(CKE)가 아니더라도 메모리가 셀프 리프레시 모드인 구간에서 빠져나올 때 논리값이 천이하거나 펄스를 생성하는 다른 제어 신호를 이용하여 버퍼를 제어할 수도 있다. 이러한 경우에도 마찬가지로 메모리가 셀프 리프레시 모드에서 빠져나올 때 즉시 버퍼를 활성화할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (22)

  1. 다수의 워드라인을 포함하는 셀 어레이;
    클럭 인에이블 신호를 입력받는 제1버퍼;
    커맨드를 입력받는 다수의 제2버퍼;
    셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 다수의 워드라인을 순차로 활성화되도록 하는 리프레시 제어부;
    상기 제1버퍼가 입력받은 클럭 인에이블 신호 및 상기 다수의 제2버퍼가 입력받은 커맨드를 디코딩하여 상기 리프레시 제어부가 상기 셀프 리프레시 모드로 진입하거나 상기 셀프 리프레시 모드로부터 빠져나오도록 하는 커맨드 디코더; 및
    상기 제1버퍼로 입력받은 클럭 인에이블 신호가 비활성화되면 상기 다수의 제2버퍼를 비활성화하고, 상기 리프레시 제어부가 상기 셀프 리프레시 모드에서 빠져나올 때 상기 다수의 제2버퍼를 활성화하는 버퍼 제어부를 포함하고,
    상기 버퍼 제어부는
    상기 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 워드라인이 활성화된 구간과 관계없이 상기 셀프 리프레시 모드에서 빠져나올 때 상기 다수의 제2버퍼를 활성화하는 메모리.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 버퍼 제어부는
    상기 리프레시 제어부가 상기 셀프 리프레시 모드가 아닌 상태에서 리프레시 동작을 수행하는 경우 상기 워드라인이 활성화된 구간에서 상기 다수의 제2버퍼를 비활성화하는 메모리.
  3. 삭제
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 커맨드 디코더는
    상기 제1버퍼가 입력받은 클럭 인에이블 신호가 비활성화된 상태에서 상기 다수의 제2버퍼로 입력받은 신호의 조합이 리프레시 커맨드에 대응하면 상기 리프레시 제어부가 상기 셀프 리프레시 모드로 진입하도록 하고, 상기 리프레시 제어부가 상기 셀프 리프레시 모드인 상태에서 상기 제1버퍼로 입력받은 클럭 인에이블 신호가 비활성화된 상태를 유지하면 상기 리프레시 제어부가 상기 셀프 리프레시 모드를 유지하도록 하고, 상기 리프레시 제어부가 상기 셀프 리프레시 모드인 상태에서 상기 제1버퍼로 입력받은 클럭 인에이블 신호가 활성화되면 상기 리프레시 제어부가 상기 셀프 리프레시 모드에서 빠져나오도록 하는 메모리.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 리프레시 제어부는
    셀프 리프레시 신호가 활성화되면 상기 셀프 리프레시 모드로 진입하고, 상기 셀프 리프레시 신호가 비활성화되면 상기 셀프 리프레시 모드에서 빠져나오는 메모리.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서,
    상기 커맨드 디코더는
    상기 셀프 리프레시 신호를 생성하되, 상기 제1버퍼가 입력받은 클럭 인에이블 신호가 비활성화된 상태에서 상기 다수의 제2버퍼로 입력받은 신호의 조합이 리프레시 커맨드에 대응하면 상기 셀프 리프레시 신호를 활성화하고, 상기 리프레시 제어부가 상기 셀프 리프레시 모드인 상태에서 상기 제1버퍼로 입력받은 클럭 인에이블 신호가 비활성화된 상태를 유지하면 상기 셀프 리프레시 신호가 활성화 상태를 유지하도록 하고, 상기 리프레시 제어부가 상기 셀프 리프레시 모드인 상태에서 상기 제1버퍼로 입력받은 클럭 인에이블 신호가 활성화되면 상기 셀프 리프레시 신호가 비활성화되도록 하는 메모리.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 6항에 있어서,
    상기 워드라인은 리프레시 신호에 응답하여 활성화되는 메모리.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7항에 있어서,
    상기 리프레시 제어부는
    상기 셀프 리프레시 신호가 활성화된 상태에서 상기 리프레시 신호를 연속적으로 활성화하고, 상기 리프레시 커맨드가 비활성화된 상태에서 상기 다수의 제2버퍼로 입력받은 신호의 조합이 상기 리프레시 커맨드에 대응하면 상기 리프레시 신호를 소정의 횟수만큼 활성화하는 메모리.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 다수의 제2버퍼는
    버퍼 인에이블 신호에 응답하여 활성화되는 메모리.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9항에 있어서,
    상기 버퍼 제어부는
    상기 셀프 리프레시 신호가 활성화된 경우 상기 클럭 인에이블 신호가 활성화되면 상기 버퍼 인에이블 신호를 활성화하고, 상기 셀프 리프레시 신호가 비활성화된 경우 상기 리프레시 신호가 비활성화되면 상기 버퍼 인에이블 신호를 활성화하는 메모리.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 다수의 제2버퍼는
    로우 어드레스 스트로브 신호, 컬럼 어드레스 스트로브 신호, 칩 셀렉트 신호, 라이트 인에이블 신호 및 액티브 신호를 입력받는 메모리.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서,
    상기 커맨드 디코더는
    상기 제1버퍼로 입력받은 클럭 인에이블 신호, 다수의 제2버퍼로 입력받은 신호 및 다수의 제3버퍼로 입력받은 어드레스에 응답하여 내부 액티브 커맨드, 내부 프리차지 커맨드, 내부 리드 커맨드, 내부 라이트 커맨드, 상기 리프레시 커맨드 및 상기 셀프 리프레시 신호 중 하나 이상의 신호를 생성하는 메모리.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 버퍼 제어부는
    상기 클럭 인에이블 신호가 비활성화되면 소정의 시간이 지난 뒤에 상기 다수의 제2버퍼를 비활성화하는 메모리.
  14. 다수의 워드라인을 포함하는 셀 어레이;
    클럭 인에이블 신호를 입력받는 제1버퍼;
    커맨드를 입력받는 다수의 제2버퍼;
    셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 다수의 워드라인을 순차로 활성화되도록 하는 리프레시 제어부;
    상기 제1버퍼가 입력받은 클럭 인에이블 신호 및 상기 다수의 제2버퍼가 입력받은 커맨드를 디코딩하여 상기 리프레시 제어부가 상기 셀프 리프레시 모드로 진입하거나 상기 셀프 리프레시 모드로부터 빠져나오도록 하는 커맨드 디코더; 및
    상기 리프레시 제어부가 상기 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 제1버퍼로 입력받은 클럭 인에이블 신호가 활성화되면 상기 다수의 제2버퍼를 활성화하는 버퍼 제어부를 포함하고,
    상기 버퍼 제어부는
    상기 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 워드라인이 활성화된 구간과 관계없이 상기 셀프 리프레시 모드에서 빠져나올 때 상기 다수의 제2버퍼를 활성화하는 메모리.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서,
    상기 버퍼 제어부는
    상기 제1버퍼로 입력받은 클럭 인에이블 신호가 비활성화되거나 상기 워드라인의 활성화되면 상기 다수의 제2버퍼를 비활성화하고, 상기 리프레시 제어부가 상기 셀프 리프레시 모드가 아닌 상태에서 리프레시 동작을 수행하는 경우 상기 활성화된 워드라인이 비활성화되면 상기 다수의 제2버퍼를 활성화하는 메모리.
  16. 다수의 워드라인을 포함하는 셀 어레이;
    클럭 인에이블 신호를 입력받는 제1버퍼;
    커맨드를 입력받는 다수의 제2버퍼;
    어드레스를 입력받는 다수의 제3버퍼;
    셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 다수의 워드라인을 순차로 활성화되도록 하는 리프레시 제어부;
    상기 제1버퍼가 입력받은 클럭 인에이블 신호 및 상기 다수의 제2버퍼가 입력받은 커맨드를 디코딩하여 상기 리프레시 제어부가 상기 셀프 리프레시 모드로 진입하거나 상기 셀프 리프레시 모드로부터 빠져나오도록 하는 커맨드 디코더; 및
    상기 제1버퍼로 입력받은 클럭 인에이블 신호가 비활성화되면 상기 다수의 제2버퍼 및 상기 다수의 제3버퍼를 비활성화하고, 상기 리프레시 제어부가 상기 셀프 리프레시 모드에서 빠져나올 때 상기 다수의 제2버퍼 및 상기 다수의 제3버퍼를 활성화하는 버퍼 제어부를 포함하고,
    상기 버퍼 제어부는
    상기 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 워드라인이 활성화된 구간과 관계없이 상기 셀프 리프레시 모드에서 빠져나올 때 상기 다수의 제2버퍼 및 상기 다수의 제3버퍼를 활성화하는 메모리.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서,
    상기 버퍼 제어부는
    상기 리프레시 제어부가 상기 셀프 리프레시 모드가 아닌 상태에서 리프레시 동작을 수행하는 경우 상기 워드라인이 활성화된 구간에서 상기 다수의 제2버퍼 및 상기 다수의 제3버퍼를 비활성화하는 메모리.
  18. 삭제
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서,
    상기 버퍼 제어부는
    상기 클럭 인에이블 신호가 비활성화되면 소정의 시간이 지난 뒤에 상기 다수의 제2버퍼 및 상기 다수의 제3버퍼를 비활성화하는 메모리.
  20. 다수의 워드라인을 포함하는 셀 어레이;
    클럭 인에이블 신호를 입력받는 제1버퍼;
    커맨드를 입력받는 다수의 제2버퍼;
    어드레스를 입력받는 다수의 제3버퍼;
    셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 다수의 워드라인을 순차로 활성화되도록 하는 리프레시 제어부;
    상기 제1버퍼가 입력받은 클럭 인에이블 신호 및 상기 다수의 제2버퍼가 입력받은 커맨드를 디코딩하여 상기 리프레시 제어부가 상기 셀프 리프레시 모드로 진입하거나 상기 셀프 리프레시 모드로부터 빠져나오도록 하는 커맨드 디코더; 및
    상기 리프레시 제어부가 상기 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 제1버퍼로 입력받은 클럭 인에이블 신호가 활성화되면 상기 다수의 제2버퍼 및 상기 다수의 제3버퍼를 활성화하는 버퍼 제어부를 포함하고,
    상기 버퍼 제어부는
    상기 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 워드라인이 활성화된 구간과 관계없이 상기 셀프 리프레시 모드에서 빠져나올 때 상기 다수의 제2버퍼 및 상기 다수의 제3버퍼를 활성화하는 메모리.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 20항에 있어서,
    상기 버퍼 제어부는
    상기 제1버퍼로 입력받은 클럭 인에이블 신호가 비활성화되거나 상기 워드라인의 활성화되면 상기 다수의 제2버퍼 및 상기 다수의 제3버퍼를 비활성화하고, 상기 리프레시 제어부가 상기 셀프 리프레시 모드가 아닌 상태에서 리프레시 동작을 수행하는 경우 상기 활성화된 워드라인이 비활성화되면 상기 다수의 제2버퍼 및 상기 다수의 제3버퍼를 활성화하는 메모리.
  22. 다수의 워드라인을 포함하는 셀 어레이;
    제어 신호를 입력받는 제1버퍼;
    커맨드를 입력받는 다수의 제2버퍼;
    셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 다수의 워드라인을 순차로 활성화되도록 하는 리프레시 제어부;
    상기 제1버퍼가 입력받은 제어 신호 및 상기 다수의 제2버퍼가 입력받은 커맨드를 디코딩하여 상기 리프레시 제어부가 상기 셀프 리프레시 모드로 진입하거나 상기 셀프 리프레시 모드로부터 빠져나오도록 하는 커맨드 디코더; 및
    상기 리프레시 제어부가 상기 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 제1버퍼로 입력받은 제어 신호가 활성화되면 상기 다수의 제2버퍼를 활성화하는 버퍼 제어부 포함하고,
    상기 버퍼 제어부는
    상기 셀프 리프레시 모드에서 리프레시 동작을 수행하는 경우 상기 워드라인이 활성화된 구간과 관계없이 상기 셀프 리프레시 모드에서 빠져나올 때 상기 다수의 제2버퍼를 활성화하는 메모리.
KR1020120069691A 2012-06-28 2012-06-28 메모리 KR101980162B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120069691A KR101980162B1 (ko) 2012-06-28 2012-06-28 메모리
US13/716,418 US9036440B2 (en) 2012-06-28 2012-12-17 Semiconductor memory device
US14/689,994 US9361967B2 (en) 2012-06-28 2015-04-17 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120069691A KR101980162B1 (ko) 2012-06-28 2012-06-28 메모리

Publications (2)

Publication Number Publication Date
KR20140002896A KR20140002896A (ko) 2014-01-09
KR101980162B1 true KR101980162B1 (ko) 2019-08-28

Family

ID=49778019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120069691A KR101980162B1 (ko) 2012-06-28 2012-06-28 메모리

Country Status (2)

Country Link
US (2) US9036440B2 (ko)
KR (1) KR101980162B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101980162B1 (ko) * 2012-06-28 2019-08-28 에스케이하이닉스 주식회사 메모리
KR20150000228A (ko) * 2013-06-24 2015-01-02 에스케이하이닉스 주식회사 반도체 집적 회로
JP2015008029A (ja) 2013-06-26 2015-01-15 マイクロン テクノロジー， インク． 半導体装置
TWI588827B (zh) * 2015-02-06 2017-06-21 円星科技股份有限公司 隨機存取記憶體與記憶體存取方法
KR20160138616A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 셀프 리프레쉬 장치
US10192607B2 (en) 2016-05-31 2019-01-29 Qualcomm Incorporated Periodic ZQ calibration with traffic-based self-refresh in a multi-rank DDR system
KR102535182B1 (ko) * 2016-07-27 2023-05-23 에스케이하이닉스 주식회사 반도체 장치
KR102312446B1 (ko) * 2017-09-19 2021-10-15 에스케이하이닉스 주식회사 반도체장치
US10607681B2 (en) * 2018-06-28 2020-03-31 Micron Technology, Inc. Apparatuses and methods for switching refresh state in a memory circuit
KR102546652B1 (ko) * 2018-09-07 2023-06-22 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
CN113228177A (zh) * 2018-12-31 2021-08-06 美光科技公司 用于存储器模块的可配置数据路径
CN110333770B (zh) * 2019-07-10 2023-05-09 合肥兆芯电子有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元
US11664062B2 (en) * 2020-07-24 2023-05-30 Advanced Micro Devices, Inc. Memory calibration system and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120155190A1 (en) * 2010-12-21 2012-06-21 Hynix Semiconductor Inc. Page buffer circuit

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130166A (ja) * 1993-09-13 1995-05-19 Mitsubishi Electric Corp 半導体記憶装置および同期型半導体記憶装置
JP4000206B2 (ja) * 1996-08-29 2007-10-31 富士通株式会社 半導体記憶装置
JPH10247384A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 同期型半導体記憶装置
US5995424A (en) * 1997-07-16 1999-11-30 Tanisys Technology, Inc. Synchronous memory test system
JP2000163961A (ja) * 1998-11-26 2000-06-16 Mitsubishi Electric Corp 同期型半導体集積回路装置
JP4056173B2 (ja) * 1999-04-14 2008-03-05 富士通株式会社 半導体記憶装置および該半導体記憶装置のリフレッシュ方法
JP4034923B2 (ja) * 1999-05-07 2008-01-16 富士通株式会社 半導体記憶装置の動作制御方法および半導体記憶装置
JP2001118383A (ja) * 1999-10-20 2001-04-27 Fujitsu Ltd リフレッシュを自動で行うダイナミックメモリ回路
JP2001338489A (ja) * 2000-05-24 2001-12-07 Mitsubishi Electric Corp 半導体装置
US6744604B2 (en) * 2001-03-21 2004-06-01 Seagate Technology Llc Low particulating latch for a disc drive
US6771553B2 (en) * 2001-10-18 2004-08-03 Micron Technology, Inc. Low power auto-refresh circuit and method for dynamic random access memories
JP4041358B2 (ja) * 2002-07-04 2008-01-30 富士通株式会社 半導体メモリ
JP2005025903A (ja) * 2003-07-01 2005-01-27 Nec Micro Systems Ltd 半導体記憶装置
US6975556B2 (en) * 2003-10-09 2005-12-13 Micron Technology, Inc. Circuit and method for controlling a clock synchronizing circuit for low power refresh operation
JP2006004559A (ja) * 2004-06-18 2006-01-05 Elpida Memory Inc 半導体記憶装置
JP4309368B2 (ja) * 2005-03-30 2009-08-05 エルピーダメモリ株式会社 半導体記憶装置
KR20060135227A (ko) 2005-06-24 2006-12-29 주식회사 하이닉스반도체 메모리 장치의 커맨드 버퍼 제어 방법
KR100810060B1 (ko) * 2006-04-14 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자 및 그의 구동방법
KR100856069B1 (ko) * 2007-03-29 2008-09-02 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동방법
US7729191B2 (en) * 2007-09-06 2010-06-01 Micron Technology, Inc. Memory device command decoding system and memory device and processor-based system using same
JP2010135032A (ja) * 2008-12-08 2010-06-17 Renesas Electronics Corp 半導体記憶装置及びセルフリフレッシュテスト方法
KR20110109804A (ko) 2010-03-31 2011-10-06 주식회사 하이닉스반도체 클럭제어회로를 포함하는 반도체 메모리 장치 및 구동 방법
JP5642524B2 (ja) * 2010-12-13 2014-12-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR20120070436A (ko) * 2010-12-21 2012-06-29 에스케이하이닉스 주식회사 반도체 메모리 장치
KR101890820B1 (ko) * 2012-04-30 2018-08-22 에스케이하이닉스 주식회사 어레이 일렉트릭 퓨즈를 구비하는 반도체 집적회로 및 그의 구동방법
KR101980162B1 (ko) * 2012-06-28 2019-08-28 에스케이하이닉스 주식회사 메모리

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120155190A1 (en) * 2010-12-21 2012-06-21 Hynix Semiconductor Inc. Page buffer circuit

Also Published As

Publication number Publication date
KR20140002896A (ko) 2014-01-09
US20150221360A1 (en) 2015-08-06
US9361967B2 (en) 2016-06-07
US20140003178A1 (en) 2014-01-02
US9036440B2 (en) 2015-05-19

Similar Documents

Publication Publication Date Title
KR101980162B1 (ko) 메모리
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
KR100810040B1 (ko) 향상된 리프레시 메커니즘을 갖는 동기식 동적 메모리 회로 및 그 메모리 회로의 동작 방법
US7362643B2 (en) Semiconductor-memory device and bank refresh method
US10504582B2 (en) Timing control circuit shared by a plurality of banks
KR101257366B1 (ko) 반도체 메모리 장치 및 리프레쉬 제어 방법
US7599238B2 (en) Semiconductor memory device and driving method thereof
KR100899517B1 (ko) 반도체 기억 장치
JP4837357B2 (ja) 半導体記憶装置
KR100881650B1 (ko) 반도체 메모리
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
US8638626B2 (en) Row address control circuit semiconductor memory device including the same and method of controlling row address
JP2002184174A (ja) 半導体記憶装置
JP2003178598A (ja) 半導体記憶装置およびそのテスト方法並びにテスト回路
KR100847315B1 (ko) 셀프 리프레쉬 제어 회로, 이를 포함하는 반도체 메모리장치 및 셀프 리프레쉬 제어 방법
US9076504B2 (en) Semiconductor memory device and refresh method thereof
US7894290B2 (en) Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation
KR100894252B1 (ko) 반도체 메모리 장치 및 그의 동작 제어방법
US7145820B2 (en) Semiconductor memory device for reducing chip area
US9015389B2 (en) Volatile memory device and memory controller
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
JP4440118B2 (ja) 半導体メモリ
KR20150020477A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그 동작 방법
KR100903387B1 (ko) 전력 소모를 줄이는 반도체 메모리 장치
KR100655077B1 (ko) 반도체 메모리 장치에서의 리프레쉬 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant