KR20160138616A - 셀프 리프레쉬 장치 - Google Patents

셀프 리프레쉬 장치 Download PDF

Info

Publication number
KR20160138616A
KR20160138616A KR1020150072662A KR20150072662A KR20160138616A KR 20160138616 A KR20160138616 A KR 20160138616A KR 1020150072662 A KR1020150072662 A KR 1020150072662A KR 20150072662 A KR20150072662 A KR 20150072662A KR 20160138616 A KR20160138616 A KR 20160138616A
Authority
KR
South Korea
Prior art keywords
voltage
node
refresh
period
cell
Prior art date
Application number
KR1020150072662A
Other languages
English (en)
Inventor
이형욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150072662A priority Critical patent/KR20160138616A/ko
Priority to US14/841,811 priority patent/US9460774B1/en
Publication of KR20160138616A publication Critical patent/KR20160138616A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 셀프 리프레쉬 장치에 관한 것으로, 반도체 장치에서 실제 셀의 리프레쉬 특성을 반영하여 셀프 리프레쉬 주기를 생성할 수 있도록 하는 기술이다. 이러한 본 발명은 더미 셀의 출력전압과 기준전압을 비교하여 주기 제어신호를 출력하는 주기 생성부, 고정주기를 갖는 발진신호에 대응하여 주기 제어신호의 위상을 검출하는 위상 검출부 및 발진신호와 위상 검출부의 출력에 대응하여 셀프리프레쉬 주기신호를 출력하는 리프레쉬신호 출력부를 포함한다.

Description

셀프 리프레쉬 장치{Self refresh device}
본 발명은 셀프 리프레쉬 장치에 관한 것으로, 반도체 장치에서 실제 셀의 리프레쉬 특성을 반영하여 셀프 리프레쉬 주기를 생성할 수 있도록 하는 기술이다.
DRAM과 같은 동적 반도체 메모리의 메모리 셀은 용량성 소자(capacitive element) 상에 데이터를 저장한다. 용량성 소자로부터의 전하 누설 때문에, 메모리 셀은 주기적으로 리프레쉬 되어야 한다. 리프레쉬 프로세스는 통상적으로, 메모리 셀에 저장된 전하 레벨을 그 원래 상태로 가져오기 위하여 읽기 동작을 수행하는 단계를 포함한다.
시간이 지남에 따라 상이한 유형의 리프레쉬 방법이 발전하였다. 보통 오토 리프레쉬(auto refresh) 방법은 메모리 칩 외부에, 리프레쉬 타이머가 존재하고, 컨트롤러에 의해 공급되는 주기적 리프레쉬 명령에 응답하여, 메모리 칩이 리프레쉬 동작을 수행한다.
그리고, 셀프 리프레쉬(self refresh) 방법은 메모리 칩 내부에, 리프레쉬 타이머가 존재하고, 모든 메모리 칩이 컨트롤러로부터의 리프레쉬 시작 명령을 요구한다.
통상적으로, 리프레쉬되고 있는 메모리 셀은 정상적인 읽기 및 쓰기 동작을 위한 액세스가 불가능하다. 하나의 리프레쉬 동작이 완료되고 나서, 액티브 사이클이 시작될 수 있는데 걸리는 시간은 통상적으로 tRFC(리프레쉬 로오 사이클 타임)로 나타낸다.
셀의 누설전류(leakage current)는 온도와 밀접한 관계에 있으므로 리프레쉬(refresh)의 주기는 온도가 중요한 요소로서 작용한다. 즉, 상대적으로 높은 온도에서는 셀프 리프레쉬 주기가 짧아야 한다.
따라서, 주변 온도의 검출을 통해 셀프 리프레쉬 주기를 조절하는 온도 보상 셀프 리프레쉬(TCSR : Temperature Compensated Self Refresh, 이하 TCSR)가 필요하게 된다.
한편, 디램은 셀프 리프레쉬 모드에서 셀의 커패시터가 셀 데이터를 유지할 수 있는 시간을 고려하여 자동적으로 주기를 만들어 리프레쉬 동작을 수행한다. 따라서, 디램의 셀을 설계할 때 센스 앰프가 감지할 수 있는 최소 전압(△VMIN)을 염두에 두고 리프레쉬 주기를 설계한다.
그런데, 리프레쉬 주기 동안 셀의 충전 능력이 평균적으로 센스 앰프가 감지할 수 있는 최소 전압(△VMIN)을 유지하는 것보다 높다면 셀의 능력을 낭비하는 결과가 된다. 반대로, 셀의 실질적인 충전(charging) 능력에 비해 짧은 리프레쉬 주기를 갖는다면 셀의 능력에 비해 많은 전류(current)를 소비할 수 있다.
즉, 리프레쉬 주기는 셀 데이터의 유지 시간에 부합한 기울기 특성을 나타내야 한다. 하지만, 프로세스 스큐(Process skew)로 인하여 TCSR 회로의 다이오드 특성이 셀 데이터 유지 시간과 차이가 나게 된다. 이에 따라, 리프레쉬 주기가 셀 리프레쉬 특성과 부합되지 않는 영역이 존재하게 된다.
본 발명의 실시예는 TCSR(Temperature Compensated Self Refresh) 회로에서 실제 셀 데이터 유지 시간을 반영하여 셀프 리프레쉬 주기를 생성할 수 있도록 하는데 그 특징이 있다.
본 발명의 일실시예에 따른 셀프 리프레쉬 장치는, 더미 셀의 출력전압과 기준전압을 비교하여 주기 제어신호를 출력하는 주기 생성부; 고정주기를 갖는 발진신호에 대응하여 주기 제어신호의 위상을 검출하는 위상 검출부; 및 발진신호와 위상 검출부의 출력에 대응하여 셀프리프레쉬 주기신호를 출력하는 리프레쉬신호 출력부를 포함하는 것을 특징으로 한다.
본 발명의 실시예는 디바이스 프로세스 스큐가 반영된 셀프 리프레쉬 동작을 수행하여 소모 전류를 줄이고 안정적인 셀프 리프레쉬 동작을 수행할 수 있도록 하는 효과를 제공한다.
도 1은 본 발명의 실시예에 따른 셀프 리프레쉬 장치의 구성도.
도 2는 도 1의 셀프 리프레쉬 장치에 관한 동작 타이밍도.
도 3은 본 발명의 다른 실시예에 따른 셀프 리프레쉬 장치의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 실시예에 따른 셀프 리프레쉬 장치의 구성도이다.
본 발명의 실시예는 주기 생성부(100), 발진부(200), 위상 검출부(300) 및 리프레쉬신호 출력부(400)를 포함한다.
여기서, 주기 생성부(100)는 더미 셀(130)의 전위와 기준전압 VREF을 비교하여 주기 제어신호 TOSC를 출력한다. 이러한 주기 생성부(100)는 비교부(110), 구동부(120) 및 더미 셀(130)을 포함한다.
비교부(110)는 기준전압 VREF과 더미 셀(130)의 전압을 비교하여 주기 제어신호 TOSC를 출력한다. 여기서, 기준전압 VREF는 PVT(Process, Voltage, Temperature) 상태에 따라 그 기준 값이 변화될 수 있다.
이러한 비교부(110)는 비교기 A1와, 인버터 IV1를 포함한다. 비교기 A1는 기준전압 VREF과 노드 A의 출력전압을 비교한다. 그리고, 인버터 IV1는 비교기 A1의 출력을 반전 구동하여 주기 제어신호 TOSC를 출력한다.
그리고, 구동부(120)는 주기 제어신호 TOSC에 대응하여 노드 A를 선택적으로 풀업시킨다. 여기서, 구동부(120)는 노드 A를 코아전압 VCORE 레벨로 풀업 구동시킬 수 있다. 이러한 구동부(120)는 코아전압 VCORE 인가단과 노드 A 사이에 연결되어 게이트 단자를 통해 주기 제어신호 TOSC가 인가되는 NMOS 트랜지스터 N1를 포함한다.
또한, 더미 셀(130)은 노드 A에 공급되는 전압에 대응하여 커패시터 C1에 전위를 충방전시킨다. 이러한 더미 셀(130)은 실제 셀과 동일한 구조로 구현될 수 있다.
더미 셀(130)은 NMOS 트랜지스터 N2와 커패시터 C1를 포함한다. NMOS 트랜지스터 N2는 노드 A와 커패시터 C1 사이에 연결되어 게이트 단자를 통해 펌핑전압 VPP이 인가된다.
여기서, NMOS 트랜지스터 N2는 게이트 단자를 통해 펌핑전압 VPP이 인가되어 항상 턴 온 상태를 유지한다. 그리고, 커패시터 C1는 NMOS 트랜지스터 N2와 셀 플레이트전압 VCP 인가단 사이에 연결된다.
또한, 발진부(200)는 온도 변화에 무관하게 일정한 주기를 갖는 발진신호 IOSC를 위상 검출부(300)와 리프레쉬신호 출력부(400)에 출력한다. 위상 검출부(300)는 발진신호 IOSC에 대응하여 주기 제어신호 TOSC가 로우 레벨인 구간을 카운팅하여 검출신호 CNT<N:0>를 리프레쉬신호 출력부(400)에 출력한다.
그리고, 리프레쉬신호 출력부(400)는 발진신호 IOSC를 분주한다. 그리고, 리프레쉬신호 출력부(400)는 검출신호 CNT<N:0>에 대응하여 분주신호 중 어느 하나를 선택하여 셀프리프레쉬 주기신호 PSRF(Pulse for Self Refresh)를 뱅크에 출력한다.
도 2는 도 1의 셀프 리프레쉬 장치에 관한 동작 타이밍도이다.
먼저, 비교기 A1는 기준전압 VREF과 노드 A의 출력전압을 비교한다.
예를 들어, 비교기 A1는 노드 A의 전압이 기준전압 VREF 보다 낮아지는 경우 로우 레벨의 신호를 출력한다. 그러면, 인버터 IV1에 의해 주기 제어신호 TOSC가 하이 레벨로 출력된다.
이후에, 주기 제어신호 TOSC에 의해 구동부(120)가 턴 온 되어 노드 A를 코아전압 VCORE 레벨로 풀업시킨다. 이에 따라, 더미 셀(130)의 커패시터 C1가 노드 A에 공급되는 전압에 의해 충전된다.
반면에, 비교기 A1는 노드 A의 전압이 기준전압 VREF 보다 높아지는 경우 하이 레벨의 신호를 출력한다. 그러면, 인버터 IV1에 의해 주기 제어신호 TOSC가 로우 레벨로 출력된다.
이후에, 주기 제어신호 TOSC에 의해 구동부(120)가 턴 오프 된다. 이에 따라, 노드 A의 전위가 낮아져 더미 셀(130)의 커패시터 C1가 방전된다.
이와 같이, 주기 생성부(100)는 더미 셀(130)의 충방전 전압에 따라 노드 A의 전위가 달라져 TCSR(Temperature Compensated Self Refresh, 온도 보상 셀프 리프레쉬) 주기를 센싱하고 주기 제어신호 TOSC의 로직 레벨을 제어하게 된다.
다음에, 위상 검출부(300)는 발진신호 IOSC에 의해 주기 제어신호 TOSC가 로우 레벨인 구간을 카운팅하여 검출신호 CNT<N:0>를 리프레쉬신호 출력부(400)에 출력한다. 여기서, 검출신호 CNT<N:0>는 발진신호 IOSC의 카운팅 값에 따라 "01111", "10011" 등의 값을 가질 수 있다.
이어서, 리프레쉬신호 출력부(400)는 발진신호 IOSC를 분주하여 출력한다. 그리고, 리프레쉬신호 출력부(400)는 분주된 다수의 출력 신호 중 검출신호 CNT<N:0>에 의해 선택된 어느 하나의 신호를 셀프리프레쉬 주기신호 PSRF로 뱅크에 출력한다.
핸드폰이나 노트북 등의 모바일 제품에서 가장 중요한 사항 중 하나는 주어진 배터리로 얼마나 오랫동안 연속해서 제품을 동작시킬 수 있느냐 하는 것이다. 따라서, 이러한 제품들에 탑재되는 모바일 디램에서는 디램의 대기 상태에서 발생하는 셀프 리프레쉬 전류를 줄이는 것이 매우 중요하다.
디램 셀에 저장된 데이터는 누설 전류(Leakage Current)에 의해 소멸되므로 셀의 데이터를 감지 및 증폭한 후 셀에 다시 데이터를 기록(Rewrite)하게 되는데, 이러한 동작을 리프레쉬(Refresh) 라고 한다.
셀프 리프레쉬 전류를 줄이는 방법으로, PASR(Partial Array Self Refresh), TCSR(Temperature Compensated Self Refresh), DPD(Deep Power Down mode) 등의 기능을 탑재하여 전력 소모를 줄이는 방법들이 사용되고 있다. 이 중에서, PASR과 TCSR은 사용자가 프로그램화(EMRS : Extended Mode Register Set)하여 사용하고 있다.
본 발명의 실시예는 TCSR(Temperature Compensated Self Refresh, 온도 보상 셀프 리프레쉬) 주기 생성 회로에서 디바이스 내부의 실제 더미 셀(130)의 데이터 유지 시간을 반영하여 핫(Hot) 또는 콜드(Cold) 온도 상태에서 주기가 서로 다른 셀프리프레쉬 주기신호 PSRF를 생성할 수 있게 된다.
뱅크는 셀프 리프레쉬 명령신호가 활성화되면 셀프리프레쉬 주기신호 PSRF에 대응하여 셀 어레이의 셀 데이터 유지 시간(Cell data retention time)에 맞게 일정 주기로 리프레쉬 동작을 수행한다.
도 3은 본 발명의 다른 실시예에 따른 셀프 리프레쉬 장치의 구성도이다.
도 3의 실시예는 주기 생성부(100_1), 발진부(200_1), 위상 검출부(300_1) 및 리프레쉬신호 출력부(400_1)를 포함한다.
여기서, 주기 생성부(100_1)는 더미 셀(130_1)의 전위와 기준전압 VREF을 비교하여 주기 제어신호 TOSC를 출력한다. 이러한 주기 생성부(100_1)는 비교부(110_1), 구동부(120_1) 및 더미 셀(130_1)을 포함한다.
비교부(110_1)는 기준전압 VREF과 더미 셀(130_1)의 전압을 비교하여 주기 제어신호 TOSC를 출력한다. 여기서, 기준전압 VREF는 PVT(Process, Voltage, Temperature) 상태에 따라 그 기준 값이 변화될 수 있다.
이러한 비교부(110_1)는 비교기 A2와, 인버터 IV2를 포함한다. 비교기 A2는 기준전압 VREF과 노드 A의 출력전압을 비교한다. 그리고, 인버터 IV2는 비교기 A2의 출력을 반전 구동하여 주기 제어신호 TOSC를 출력한다.
그리고, 구동부(120_1)는 주기 제어신호 TOSC에 대응하여 노드 A를 선택적으로 풀업시킨다. 여기서, 구동부(120_1)는 노드 A를 코아전압 VCORE 레벨로 풀업 구동시킬 수 있다. 이러한 구동부(120_1)는 코아전압 VCORE 인가단과 노드 A 사이에 연결되어 게이트 단자를 통해 주기 제어신호 TOSC가 인가되는 NMOS 트랜지스터 N3를 포함한다.
또한, 더미 셀(130_1)은 노드 A에 공급되는 전압에 대응하여 커패시터 C2~C4에 전위를 충방전시킨다. 이러한 더미 셀(130_1)은 실제 셀 어레이와 동일한 구조로 구현될 수 있다. 더미 셀(130_1)은 복수의 단위 셀 DC1~DC3를 포함한다.
여기서, 단위 셀 DC1는 NMOS 트랜지스터 N4와 커패시터 C2를 포함한다. NMOS 트랜지스터 N4는 노드 A와 커패시터 C2 사이에 연결되어 게이트 단자를 통해 셀 데이터 CELL<0>가 인가된다. NMOS 트랜지스터 N4는 게이트 단자에 인가되는 셀 데이터 CELL<0>에 따라 턴 온 또는 턴 오프 동작이 제어된다. 그리고, 커패시터 C2는 NMOS 트랜지스터 N4와 셀 플레이트전압 VCP 인가단 사이에 연결된다.
그리고, 단위 셀 DC2는 NMOS 트랜지스터 N5와 커패시터 C3를 포함한다. NMOS 트랜지스터 N5는 노드 A와 커패시터 C3 사이에 연결되어 게이트 단자를 통해 셀 데이터 CELL<1>가 인가된다. NMOS 트랜지스터 N5는 게이트 단자에 인가되는 셀 데이터 CELL<0>에 따라 턴 온 또는 턴 오프 동작이 제어된다. 그리고, 커패시터 C3는 NMOS 트랜지스터 N5와 셀 플레이트전압 VCP 인가단 사이에 연결된다.
그리고, 단위 셀 DC3는 NMOS 트랜지스터 N6와 커패시터 C4를 포함한다. NMOS 트랜지스터 N6는 노드 A와 커패시터 C4 사이에 연결되어 게이트 단자를 통해 셀 데이터 CELL<N>가 인가된다. NMOS 트랜지스터 N6는 게이트 단자에 인가되는 셀 데이터 CELL<N>에 따라 턴 온 또는 턴 오프 동작이 제어된다. 그리고, 커패시터 C4는 NMOS 트랜지스터 N6와 셀 플레이트전압 VCP 인가단 사이에 연결된다.
더미 셀(130_1)에 인가되는 복수의 셀 데이터 CELL<0:N>는 더미 매트의 비트라인을 통해 인가되는 실제 셀의 데이터일 수 있다. 그리고, 더미 셀(130_1)은 복수의 셀 데이터 CELL<0:N> 중 선택된 어느 하나의 데이터만 인에이블 될 수 있다.
이에 따라, 복수의 단위 셀 DC1~DC3 중 어느 하나의 선택된 단위 셀만 활성화 상태가 된다. 예를 들어, 셀 데이터 CELL<0>가 인에이블 되는 경우 나머지 셀 데이터 CELL<1:N>는 모두 디스에이블 상태가 된다.
또한, 발진부(200_1)는 온도 변화에 무관하게 일정한 주기를 갖는 발진신호 IOSC를 위상 검출부(300_1)와 리프레쉬신호 출력부(400_1)에 출력한다.
위상 검출부(300_1)는 발진신호 IOSC에 대응하여 주기 제어신호 TOSC가 로우 레벨인 구간을 카운팅하여 검출신호 CNT<N:0>를 리프레쉬신호 출력부(400_1)에 출력한다.
그리고, 리프레쉬신호 출력부(400_1)는 발진신호 IOSC를 분주한다. 그리고, 리프레쉬신호 출력부(400_1)는 검출신호 CNT<N:0>에 대응하여 분주신호 중 어느 하나를 선택하여 셀프리프레쉬 주기신호 PSRF(Pulse for Self Refresh)를 뱅크에 출력한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (20)

  1. 더미 셀의 출력전압과 기준전압을 비교하여 주기 제어신호를 출력하는 주기 생성부;
    고정주기를 갖는 발진신호에 대응하여 상기 주기 제어신호의 위상을 검출하는 위상 검출부; 및
    상기 발진신호와 상기 위상 검출부의 출력에 대응하여 셀프리프레쉬 주기신호를 출력하는 리프레쉬신호 출력부를 포함하는 것을 특징으로 하는 셀프 리프레쉬 장치.
  2. 제 1항에 있어서,
    상기 발진신호를 생성하는 발진부를 더 포함하는 것을 특징으로 하는 셀프 리프레쉬 장치.
  3. 제 1항에 있어서, 상기 주기 생성부는
    제 1노드의 출력전압과 상기 기준전압을 비교하여 상기 주기 제어신호를 출력하는 비교부;
    상기 주기 제어신호에 대응하여 상기 제 1노드를 선택적으로 풀업 구동하는 구동부; 및
    상기 구동부의 출력 전압을 충방전하는 상기 더미 셀을 포함하는 것을 특징으로 하는 셀프 리프레쉬 장치.
  4. 제 3항에 있어서, 상기 비교부는
    상기 기준전압과 상기 제 1노드의 전압을 비교하는 비교기;
    상기 비교기의 출력을 반전 구동하여 상기 주기 제어신호를 출력하는 인버터를 포함하는 것을 특징으로 하는 셀프 리프레쉬 장치.
  5. 제 4항에 있어서, 상기 비교부는
    상기 제 1노드의 전압이 상기 기준전압보다 낮아지는 경우 상기 주기 제어신호를 하이 레벨로 출력하고,
    상기 제 1노드의 전압이 상기 기준전압보다 높아지는 경우 상기 주기 제어신호를 로우 레벨로 출력하는 것을 특징으로 하는 셀프 리프레쉬 장치.
  6. 제 4항에 있어서, 상기 생성부는
    상기 제 1노드의 전압이 상기 기준전압보다 낮아지는 경우 상기 주기 제어신호가 제 1로직 레벨이 되고 상기 구동부가 턴 온 되어 상기 더미 셀이 충전되고,
    상기 제 1노드의 전압이 상기 기준전압보다 높아지는 경우 상기 주기 제어신호가 제 2로직 레벨이 되고 상기 구동부가 턴 오프되어 상기 더미 셀이 방전되는 것을 특징으로 하는 셀프 리프레쉬 장치.
  7. 제 6항에 있어서, 상기 제 1로직 레벨은 하이 레벨인 것을 특징으로 하는 셀프 리프레쉬 장치.
  8. 제 6항에 있어서, 상기 제 2로직 레벨은 로우 레벨인 것을 특징으로 하는 셀프 리프레쉬 장치.
  9. 제 3항에 있어서, 상기 구동부는
    상기 제 1노드를 코아전압 레벨로 풀업시키는 것을 특징으로 하는 셀프 리프레쉬 장치.
  10. 제 3항에 있어서, 상기 구동부는
    코아전압 인가단과 상기 제 1노드 사이에 연결되어 게이트 단자를 통해 상기 주기 제어신호가 인가되는 제 1NMOS 트랜지스터를 포함하는 것을 특징으로 하는 셀프 리프레쉬 장치.
  11. 제 1항에 있어서, 상기 기준전압은 가변되는 것을 특징으로 하는 셀프 리프레쉬 장치.
  12. 제 3항에 있어서, 상기 더미 셀은
    상기 제 1노드에 일단이 연결되고 게이트 단자를 통해 펌핑전압이 인가되는 2NMOS 트랜지스터; 및
    상기 제 2NMOS 트랜지스터의 타 단과 셀플레이트전압 인가단 사이에 연결된 제 1커패시터를 포함하는 것을 특징으로 하는 셀프 리프레쉬 장치.
  13. 제 3항에 있어서, 상기 더미 셀은
    복수의 셀 데이터에 대응하여 상기 제 1노드의 전압을 선택적으로 충방전하는 복수의 단위 셀을 포함하는 것을 특징으로 하는 셀프 리프레쉬 장치.
  14. 제 13항에 있어서, 상기 복수의 단위 셀은
    일단이 상기 제 1노드와 공통 연결되고 상기 복수의 셀 데이터에 대응하여 선택적으로 턴 온 되는 복수의 NMOS 트랜지스터; 및
    상기 복수의 NMOS 트랜지스터에 일대일 대응하여 연결된 복수의 커패시터를 포함하는 것을 특징으로 하는 셀프 리프레쉬 장치.
  15. 제 14항에 있어서, 상기 복수의 커패시터는
    상기 복수의 NMOS 트랜지스터와 셀 플레이트 전압 인가단 사이에 연결되는 것을 특징으로 하는 셀프 리프레쉬 장치.
  16. 제 13항에 있어서, 상기 복수의 단위 셀은
    상기 복수의 셀 데이터에 대응하여 선택된 하나의 단위 셀만 턴 온 되는 것을 특징으로 하는 셀프 리프레쉬 장치.
  17. 제 13항에 있어서, 상기 복수의 셀 데이터는
    더미 매트의 비트라인으로부터 인가되는 것을 특징으로 하는 셀프 리프레쉬 장치.
  18. 제 1항에 있어서, 상기 위상 검출부는
    상기 발진신호에 대응하여 상기 주기 제어신호를 카운팅하여 상기 검출신호 를 출력하는 것을 특징으로 하는 셀프 리프레쉬 장치.
  19. 제 18항에 있어서, 상기 위상 검출부는
    상기 주기 제어신호가 로우 레벨인 구간을 카운팅하는 것을 특징으로 하는 셀프 리프레쉬 장치.
  20. 제 1항에 있어서, 상기 리프레쉬신호 출력부는
    상기 발진신호를 분주하고 상기 검출신호에 대응하여 분주신호 중 어느 하나를 선택하여 상기 셀프리프레쉬 주기신호를 출력하는 것을 특징으로 하는 셀프 리프레쉬 장치.
KR1020150072662A 2015-05-26 2015-05-26 셀프 리프레쉬 장치 KR20160138616A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150072662A KR20160138616A (ko) 2015-05-26 2015-05-26 셀프 리프레쉬 장치
US14/841,811 US9460774B1 (en) 2015-05-26 2015-09-01 Self-refresh device and semiconductor device including the self-refresh device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150072662A KR20160138616A (ko) 2015-05-26 2015-05-26 셀프 리프레쉬 장치

Publications (1)

Publication Number Publication Date
KR20160138616A true KR20160138616A (ko) 2016-12-06

Family

ID=56995223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150072662A KR20160138616A (ko) 2015-05-26 2015-05-26 셀프 리프레쉬 장치

Country Status (2)

Country Link
US (1) US9460774B1 (ko)
KR (1) KR20160138616A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102398209B1 (ko) 2017-11-06 2022-05-17 삼성전자주식회사 반도체 메모리 장치, 메모리 시스템 그리고 그것의 리프레쉬 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614200B1 (ko) 2004-11-03 2006-08-21 삼성전자주식회사 리얼 억세스 타임 측정을 위한 의사 스태틱 램의 셀프리프레쉬 회로 및 이를 위한 셀프 리프레쉬 회로의 동작방법
KR100800145B1 (ko) 2006-05-22 2008-02-01 주식회사 하이닉스반도체 셀프 리프레쉬 주기 제어 회로 및 그 방법
KR101163219B1 (ko) * 2010-07-08 2012-07-11 에스케이하이닉스 주식회사 기준전압 레벨 설정 방법을 사용하는 집적회로
JP2012252733A (ja) * 2011-05-31 2012-12-20 Elpida Memory Inc 半導体装置
KR20130015941A (ko) * 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 내부전압생성회로
KR101980162B1 (ko) * 2012-06-28 2019-08-28 에스케이하이닉스 주식회사 메모리
KR102276249B1 (ko) * 2014-06-18 2021-07-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US9460774B1 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
US7369451B2 (en) Dynamic random access memory device and method for self-refreshing memory cells
US7317648B2 (en) Memory logic for controlling refresh operations
US6912169B2 (en) Synchronous semiconductor memory device
US7733162B2 (en) Plumping voltage generating circuit
KR100753048B1 (ko) 반도체 메모리 장치의 주변영역 전압 발생 장치
JP2009535752A (ja) ダイナミックランダムアクセスメモリデバイス、および温度補償セルフリフレッシュを用いてメモリセルをセルフリフレッシュする方法
KR100502659B1 (ko) 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
KR20070101911A (ko) 고전압 펌핑장치
JP2004342258A (ja) セルリークモニタ回路及びモニタ方法
US7042774B2 (en) Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor
US20040236895A1 (en) Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit
US6172932B1 (en) On-chip voltage generating device for semiconductor memory with reduced stand-by current
KR20160138616A (ko) 셀프 리프레쉬 장치
US7573771B2 (en) High voltage generator and semiconductor memory device
TWI582580B (zh) 記憶體儲存裝置及其操作方法
KR102035612B1 (ko) 셀프 리프레쉬 제어 장치
KR100219505B1 (ko) 승압전원발생기
JP2008004249A (ja) 半導体集積回路装置
KR100792364B1 (ko) 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치
KR100701705B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 제어 회로
KR102293246B1 (ko) 셀프 리프레쉬 제어 장치
KR20050072840A (ko) 온도센싱 제한 기능을 갖는 온도보상 셀프 리프레쉬 회로
KR20140081346A (ko) 온도 보상 셀프 리프레쉬 장치