KR20130015941A - 내부전압생성회로 - Google Patents

내부전압생성회로 Download PDF

Info

Publication number
KR20130015941A
KR20130015941A KR1020110078293A KR20110078293A KR20130015941A KR 20130015941 A KR20130015941 A KR 20130015941A KR 1020110078293 A KR1020110078293 A KR 1020110078293A KR 20110078293 A KR20110078293 A KR 20110078293A KR 20130015941 A KR20130015941 A KR 20130015941A
Authority
KR
South Korea
Prior art keywords
voltage
signal
word line
reference voltage
response
Prior art date
Application number
KR1020110078293A
Other languages
English (en)
Inventor
김근국
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110078293A priority Critical patent/KR20130015941A/ko
Priority to US13/336,875 priority patent/US9019781B2/en
Publication of KR20130015941A publication Critical patent/KR20130015941A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

내부전압생성회로는 셀프리프레쉬신호 및 파워다운모드신호에 응답하여 제1 및 제2 기준전압 중 하나를 선택기준전압으로 선택하여 출력하는 선택부; 상기 선택기준전압과 선택되지 않은 워드라인에 인가되는 네거티브워드라인전압을 비교하여 구동신호를 생성하는 구동신호생성부; 및 상기 구동신호에 응답하여 상기 네거티브워드라인전압을 접지전압보다 낮은 백바이어스전압으로 구동하는 구동부를 포함한다.

Description

내부전압생성회로{INTERNAL VOLTAGE GENERATION CIRCUIT}
본 발명은 누설전류를 감소시킬 수 있도록 한 내부전압생성회로에 관한 것이다.
통상적으로 반도체메모리장치는 외부로부터 전원전압(VDD)과 접지전압(VSS)을 공급받아 내부동작에 필요한 내부전압을 생성하여 사용하고 있다. 메모리 장치의 내부동작에 필요한 전압으로는 메모리 코어영역에 공급하는 코어전압(VCORE), 워드라인을 구동하거나 오버드라이빙시에 사용되는 고전압(VPP), 코어영역의 앤모스트랜지스터의 벌크(bulk)전압으로 공급되는 백바이어스전압(VBB) 등이 있다.
여기서, 코어전압(VCORE)은 외부에서 입력되는 전원전압(VDD)을 일정한 레벨로 감압하여 공급하면 되나, 고전압(VPP)과 외부로부터 입력되는 전원전압(VDD)보다 높은 레벨의 전압을 가지며, 백바이어스전압(VBB)은 외부로부터 입력되는 접지전압(VSS)보다 낮은 레벨의 전압을 유지하기 때문에, 고전압(VPP)과 백바이어스전압(VBB)을 위해 전하를 공급하는 전하펌프회로가 필요하다.
한편, 반도체메모리장치에서 사용되는 내부전압에는 네거티브워드라인전압(VNWL)이 있다. 네거티브워드라인전압(VNWL)은 워드라인이 선택되지 않는 프리차지 상태에서 워드라인에 공급되는 전압으로, 접지전압(VSS)보다 낮은 레벨을 유지하여 메모리셀 트랜지스터의 문턱전압을 높이지 않고도 누설전류를 감소시킨다.
그런데, 네거티브워드라인전압(VNWL)이 워드라인에 인가되는 상태에서 워드라인과 비트라인 간에 브릿지(bridge)가 발생하는 경우 브릿지(bridge) 양단 간의 전위차가 네거티브워드라인전압(VNWL)의 절대값에 비례하여 증가하게 된다. 따라서, 네거티브워드라인전압(VNWL)의 절대값이 증가할수록 브릿지에서 발생되는 누설전류는 증가하게 된다.
본 발명은 셀프리프레쉬모드 또는 파워다운모드에서 네거티브워드라인전압의 절대값을 감소시켜 브릿지에서 발생되는 누설전류를 감소시킬 수 있도록 한 내부전압생성회로를 개시한다.
이를 위해 본 발명은 셀프리프레쉬신호 및 파워다운모드신호에 응답하여 제1 및 제2 기준전압 중 하나를 선택기준전압으로 선택하여 출력하는 선택부; 상기 선택기준전압과 선택되지 않은 워드라인에 인가되는 네거티브워드라인전압을 비교하여 구동신호를 생성하는 구동신호생성부; 및 상기 구동신호에 응답하여 상기 네거티브워드라인전압을 접지전압보다 낮은 백바이어스전압으로 구동하는 구동부를 포함하는 내부전압생성회로를 제공한다.
또한, 본 발명은 셀프리프레쉬신호 및 파워다운모드신호에 응답하여 제1 및 제2 기준전압 중 하나를 선택기준전압으로 선택하여 출력하는 선택부; 상기 선택기준전압과 선택되지 않은 워드라인에 인가되는 네거티브워드라인전압을 비교하여 감지신호를 생성하는 비교부; 상기 감지신호에 응답하여 주기신호를 생성하는 발진기; 및 상기 주기신호에 응답하여 상기 네거티브워드라인전압을 펌핑하는 차지펌프를 포함하는 내부전압생성회로를 제공한다.
도 1은 본 발명의 일 실시예에 따른 내부전압생성회로의 회로도이다.
도 2는 도 1에 도시된 내부전압생성회로에서 생성되는 네거티브워드라인전압의 파형을 도시한 파형도이다.
도 3은 본 발명의 다른 실시예에 따른 내부전압생성회로의 회로도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 내부전압생성회로의 회로도이다.
도 1에 도시된 바와 같이 본 실시예에 따른 내부전압생성회로는 펌핑회로(11), 선택부(12), 구동신호생성부(13) 및 구동부(14)를 포함한다.
펌핑회로(11)는 피드백된 백바이어스전압(VBB)이 펌핑기준전압(VREFP)보다 높은 레벨인 경우 로직하이레벨로 인에이블되는 감지신호(DET)를 생성하는 비교부(111)와, 감지신호(DET)가 인에이블되는 경우 주기신호(OSC)를 생성하는 발진기(112)와, 주기신호(OSC)가 입력되는 경우 백바이어스전압(VBB)을 펌핑하는 차치펌프(113)로 구성된다. 펌핑회로(11)에서 생성되는 백바이어스전압(VBB)은 접지전압(VSS)보다 낮은 레벨로 생성된다.
선택부(12)는 셀프리프레쉬모드에서 로직하이레벨로 생성되는 셀프리프레쉬신호(SREF)와, 파워다운모드에서 로직하이레벨로 생성되는 파워다운모드신호(PDM)를 입력받아 선택신호(SEL)를 생성하는 선택신호생성부(121)와, 선택신호(SEL)에 응답하여 선택적으로 턴온되는 전달게이트들(T11, T12)을 포함하여 제1 기준전압(VREF1) 또는 제2 기준전압(VREF2)을 선택기준전압(VREFSEL)으로 선택하여 출력하는 선택전달부(122)로 구성된다. 여기서, 제1 기준전압(VREF1)은 제2 기준전압(VREF2)보다 높은 레벨을 갖는 것이 바람직하다.
이와 같이 구성된 선택부(12)는 셀프리프레쉬모드 또는 파워다운모드에 진입하는 경우 제1 기준전압(VREF1)을 선택기준전압(VREFSEL)으로 출력하고, 셀프리프레쉬모드 및 파워다운모드에 진입하지 않는 경우 제2 기준전압(VREF2)을 선택기준전압(VREFSEL)으로 출력한다.
구동신호생성부(13)는 피드백된 네거티브워드라인전압(VNWL)과 선택기준전압(VREFSEL)을 비교하여, 네거티브워드라인전압(VNWL)이 선택기준전압(VREFSEL)보다 높은 레벨인 경우 로직하이레벨로 인에이블되는 구동신호(DRV)를 생성한다.
구동부(14)는 로직하이레벨로 인에이블된 구동신호(DRV)가 입력되는 경우 네거티브워드라인전압(VNWL)을 백바이어스전압(VBB)으로 구동한다.
이와 같이 구성된 내부전압생성회로는 셀프리프레쉬모드 또는 파워다운모드에 진입하는 경우 제1 기준전압(VREF1)과 네거티브워드라인전압(VNWL)을 비교하여 네거티브워드라인전압(VNWL)을 구동하고, 셀프리프레쉬모드 및 파워다운모드에 진입하지 않는 경우 제2 기준전압(VREF2)과 네거티브워드라인전압(VNWL)을 비교하여 네거티브워드라인전압(VNWL)을 구동한다. 제1 기준전압(VREF1)은 제2 기준전압(VREF2)보다 높은 레벨로 설정되므로, 도 2에 도시된 바와 같이, 셀프리프레쉬모드에 진입한 구간(t1~t2)과 파워다운모드에 진입한 구간(t3~t4)에서 네거티브워드라인전압(VNWL)의 레벨은 상승한다. 네거티브워드라인전압(VNWL)은 음의 레벨을 가지므로 레벨이 상승하는 경우 절대값은 감소한다.
따라서, 셀프리프레쉬모드 또는 파워다운모드에 진입한 상태에서는 워드라인과 비트라인 간에 브릿지가 발생하더라도 네거티브워드라인전압(VNWL)의 절대값이 감소하여 브릿지에서 발생되는 누설전류는 감소한다.
도 3은 본 발명의 다른 실시예에 따른 내부전압생성회로의 회로도이다.
도 3에 도시된 바와 같이 본 실시예에 따른 내부전압생성회로는 선택부(21), 비교부(22), 발진기(23) 및 차지펌프(24)를 포함한다.
선택부(21)는 셀프리프레쉬신호(SREF)와 파워다운모드신호(PDM)를 입력받아 선택신호(SEL)를 생성하는 선택신호생성부(211)와, 선택신호(SEL)에 응답하여 선택적으로 턴온되는 전달게이트들(T21, T22)을 포함하여 제1 기준전압(VREF1) 또는 제2 기준전압(VREF2)을 선택기준전압(VREFSEL)으로 선택하여 출력하는 선택전달부(212)로 구성된다. 여기서, 제1 기준전압(VREF1)은 제2 기준전압(VREF2)보다 높은 레벨을 갖는 것이 바람직하다.
비교부(22)는 피드백된 네거티브워드라인전압(VNWL)이 펌핑기준전압(VREFP)보다 높은 레벨인 경우 로직하이레벨로 인에이블되는 감지신호(DET)를 생성한다. 발진기(23)는 감지신호(DET)가 인에이블되는 경우 주기신호(OSC)를 생성한다. 차지펌프(24)는 주기신호(OSC)가 입력되는 경우 네거티브워드라인전압(VNWL)을 펌핑한다.
이와 같이 구성된 내부전압생성회로는 셀프리프레쉬모드 또는 파워다운모드에 진입하는 경우 제1 기준전압(VREF1)과 네거티브워드라인전압(VNWL)을 비교하여 네거티브워드라인전압(VNWL)을 구동하고, 셀프리프레쉬모드 및 파워다운모드에 진입하지 않는 경우 제2 기준전압(VREF2)과 네거티브워드라인전압(VNWL)을 비교하여 네거티브워드라인전압(VNWL)을 구동한다. 제1 기준전압(VREF1)은 제2 기준전압(VREF2)보다 높은 레벨로 설정되므로, 셀프리프레쉬모드 또는 파워다운모드에 진입하는 경우 네거티브워드라인전압(VNWL)의 레벨은 상승한다.
따라서, 셀프리프레쉬모드 또는 파워다운모드에 진입한 상태에서는 워드라인과 비트라인 간에 브릿지가 발생하더라도 네거티브워드라인전압(VNWL)의 절대값이 감소하여 브릿지에서 발생되는 누설전류는 감소한다.
11: 펌핑회로 111: 비교부
112: 발진기 113: 차지펌프
12: 선택부 121: 선택신호생성부
122: 선택전달부 13: 구동신호생성부
14: 구동부 21: 선택부
211: 선택신호생성부 212: 선택전달부
22: 비교부 23: 발진기
24: 차지펌프

Claims (9)

  1. 셀프리프레쉬신호 및 파워다운모드신호에 응답하여 제1 및 제2 기준전압 중 하나를 선택기준전압으로 선택하여 출력하는 선택부;
    상기 선택기준전압과 선택되지 않은 워드라인에 인가되는 네거티브워드라인전압을 비교하여 구동신호를 생성하는 구동신호생성부; 및
    상기 구동신호에 응답하여 상기 네거티브워드라인전압을 접지전압보다 낮은 백바이어스전압으로 구동하는 구동부를 포함하는 내부전압생성회로.
  2. 제 1 항에 있어서, 상기 선택부는 상기 셀프리프레쉬신호에 따라 셀프리프레쉬모드에 진입하거나 상기 파워다운모드신호에 따라 파워다운모드에 진입하는 경우 상기 제2 기준전압보다 높은 레벨을 갖는 상기 제1 기준전압을 상기 선택기준전압으로 출력하는 내부전압생성회로.
  3. 제 1 항에 있어서, 상기 구동신호생성부는 상기 네거티브워드라인전압이 상기 선택기준전압보다 높은 레벨인 경우 인에이블되는 상기 구동신호를 생성하는 내부전압생성회로.
  4. 제 1 항에 있어서, 상기 백바이어스전압과 펌핑기준전압을 비교하여 상기 백바이어스전압을 펌핑하는 펌핑회로를 더 포함하는 내부전압생성회로.
  5. 제 4 항에 있어서, 상기 펌핑회로는
    상기 백바이어스전압과 펌핑기준전압을 비교하여 감지신호를 생성하는 비교부;
    상기 감지신호에 응답하여 주기신호를 생성하는 발진기; 및
    상기 주기신호에 응답하여 상기 백바이어스전압을 펌핑하는 차지펌프를 포함하는 내부전압생성회로.
  6. 제 5 항에 있어서, 상기 비교부는 상기 백바이어스전압이 상기 펌핑기준전압보다 높은 레벨인 경우 기설정된 주기를 갖는 상기 감지신호를 생성하는 내부전압생성회로.
  7. 셀프리프레쉬신호 및 파워다운모드신호에 응답하여 제1 및 제2 기준전압 중 하나를 선택기준전압으로 선택하여 출력하는 선택부;
    상기 선택기준전압과 선택되지 않은 워드라인에 인가되는 네거티브워드라인전압을 비교하여 감지신호를 생성하는 비교부;
    상기 감지신호에 응답하여 주기신호를 생성하는 발진기; 및
    상기 주기신호에 응답하여 상기 네거티브워드라인전압을 펌핑하는 차지펌프를 포함하는 내부전압생성회로.
  8. 제 7 항에 있어서, 상기 선택부는 상기 셀프리프레쉬신호에 따라 셀프리프레쉬모드에 진입하고나 상기 파워다운모드신호에 따라 파워다운모드에 진입하는 경우 상기 제2 기준전압보다 높은 레벨을 갖는 상기 제1 기준전압을 상기 선택기준전압으로 출력하는 내부전압생성회로.
  9. 제 7 항에 있어서, 상기 비교부는 상기 네거티브워드라인전압이 상기 선택기준전압보다 높은 레벨인 경우 인에이블되는 상기 감지신호를 생성하는 내부전압생성회로.
KR1020110078293A 2011-08-05 2011-08-05 내부전압생성회로 KR20130015941A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110078293A KR20130015941A (ko) 2011-08-05 2011-08-05 내부전압생성회로
US13/336,875 US9019781B2 (en) 2011-08-05 2011-12-23 Internal voltage generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110078293A KR20130015941A (ko) 2011-08-05 2011-08-05 내부전압생성회로

Publications (1)

Publication Number Publication Date
KR20130015941A true KR20130015941A (ko) 2013-02-14

Family

ID=47626866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110078293A KR20130015941A (ko) 2011-08-05 2011-08-05 내부전압생성회로

Country Status (2)

Country Link
US (1) US9019781B2 (ko)
KR (1) KR20130015941A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160138616A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 셀프 리프레쉬 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100565941B1 (ko) * 1997-06-16 2006-03-30 가부시키가이샤 히타치세이사쿠쇼 반도체집적회로장치
US20030197546A1 (en) * 2001-07-09 2003-10-23 Samsung Electronics Co., Ltd. Negative voltage generator for a semiconductor memory device
JP4262912B2 (ja) * 2001-10-16 2009-05-13 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2004071000A (ja) * 2002-08-02 2004-03-04 Renesas Technology Corp 半導体記憶装置
JP4703133B2 (ja) * 2004-05-25 2011-06-15 ルネサスエレクトロニクス株式会社 内部電圧発生回路および半導体集積回路装置
KR100648280B1 (ko) * 2005-01-04 2006-11-23 삼성전자주식회사 반도체 메모리 장치 및 그것의 워드라인 전압 공급 방법
US7286417B2 (en) * 2005-06-21 2007-10-23 Micron Technology, Inc. Low power dissipation voltage generator
KR20070019066A (ko) 2005-08-11 2007-02-15 삼성전자주식회사 온도에 따라 제어되는 네거티브 전압으로 디스차아지하는반도체 메모리 장치
KR20080003028A (ko) 2006-06-30 2008-01-07 주식회사 하이닉스반도체 펌핑 전압 발생 회로
KR100900784B1 (ko) * 2007-01-03 2009-06-02 주식회사 하이닉스반도체 반도체메모리소자
KR20110002284A (ko) 2009-07-01 2011-01-07 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR20110076677A (ko) 2009-12-29 2011-07-06 주식회사 하이닉스반도체 반도체 메모리 장치

Also Published As

Publication number Publication date
US20130033944A1 (en) 2013-02-07
US9019781B2 (en) 2015-04-28

Similar Documents

Publication Publication Date Title
KR101092997B1 (ko) 네거티브 내부전압 생성장치
US10096367B2 (en) Power supply circuit and semiconductor storage device
US8896366B2 (en) Internal voltage generation circuit of semiconductor device and method for operating the same
US8559245B2 (en) Internal voltage generating circuit having selectively driven drivers in semiconductor memory apparatus
KR100884340B1 (ko) 내부전압 발생 장치
US20120153986A1 (en) Semiconductor device and method for operating the same
KR101047001B1 (ko) 구동제어회로 및 내부전압 생성회로
KR100977731B1 (ko) 반도체 메모리 장치의 네거티브 워드라인 전압 발생기
US8736352B2 (en) Internal voltage generation circuit
KR100803364B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
US8587366B2 (en) Semiconductor device
KR100889312B1 (ko) 반도체 소자의 문턱전압 검출부 및 검출방법, 이를 이용한내부전압 생성회로
KR20130015941A (ko) 내부전압생성회로
KR20090103623A (ko) 내부전압 발생 장치
US9647613B2 (en) Differential amplifier
KR100941631B1 (ko) 반도체장치의 고전압제어회로
KR100940826B1 (ko) 네거티브 전압 생성 장치
KR100702771B1 (ko) 안정적인 내부 전압을 발생하는 반도체 메모리 장치의 내부전압 발생 회로
US20100052776A1 (en) Internal voltage generating circuit
KR20130135701A (ko) 반도체 장치
KR20100003077A (ko) 반도체 메모리장치의 내부전압 발생회로
KR101003129B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로
KR100720221B1 (ko) 전압 발생기
KR102010091B1 (ko) 내부전압 생성회로
KR100958799B1 (ko) 내부 전압 생성회로와 그의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee