KR100856069B1 - 반도체 메모리 장치 및 그의 구동방법 - Google Patents

반도체 메모리 장치 및 그의 구동방법 Download PDF

Info

Publication number
KR100856069B1
KR100856069B1 KR1020070030731A KR20070030731A KR100856069B1 KR 100856069 B1 KR100856069 B1 KR 100856069B1 KR 1020070030731 A KR1020070030731 A KR 1020070030731A KR 20070030731 A KR20070030731 A KR 20070030731A KR 100856069 B1 KR100856069 B1 KR 100856069B1
Authority
KR
South Korea
Prior art keywords
refresh
signal
address
cell
output
Prior art date
Application number
KR1020070030731A
Other languages
English (en)
Inventor
전준현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070030731A priority Critical patent/KR100856069B1/ko
Priority to US12/003,685 priority patent/US7719916B2/en
Application granted granted Critical
Publication of KR100856069B1 publication Critical patent/KR100856069B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Abstract

본 발명은 리프레쉬를 수행하는 경우에 쉽게 셀프 리프레쉬 주기를 파악할 수 있는 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 명령어신호를 디코딩하여 리프레쉬 신호를 생성하기 위한 명령어 디코딩부; 상기 리프레쉬 신호에 응답하여 리프레쉬용 어드레스를 생성하기 위한 리프레쉬용 어드레스 카운팅부; 상기 리프레쉬용 어드레스 또는 외부에서 입력된 어드레스를 메모리 코어영역으로 제공하기 위한 어드레스 전달부; 및 상기 리프레쉬용 어드레스를 외부로 출력하기 위한 어드레스 출력선택부를 구비하는 반도체 메모리 장치를 제공한다.
반도체, 메모리, 셀프리프레쉬, 어드레스, 카운팅 회로.

Description

반도체 메모리 장치 및 그의 구동방법{SEMICONDUCTOR MEMORY DEVICE AND DRIVING METHOD THEREOF}
도1은 반도체 메모리 장치의 셀프리프레쉬를 나타내는 파형도.
도2는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 블럭도.
도3은 도2에 도시된 셀프리프레쉬 제어부를 나타내는 블럭도.
도4는 도2에 도시된 로우어드레스 카운팅부를 나타내는 블럭도.
도5는 도4에 도시된 카운터를 나타내는 회로도.
도6은 본 발명에 따른 반도체 메모리 장치의 데이터 전달경로를 나타내기 위한 블럭도.
도7은 도2에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도.
* 도면의 부요부분에 대한 부호의 설명 *
10: 클럭버퍼부 20: 명령어 버퍼부
30: 어드레스 버퍼부 40: 명령어 디코더부
50: 셀프리프레쉬 제어부 60: 로우 어드레스 카운팅부
70: 어드레스 전달부 80: 어드레스 출력선택부
90: 데이터 출력회로 100:입출력패드
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 리프레쉬 동작에 관한 것이다.
반도체 메모리 장치는 다수의 데이터를 저장하기 위한 반도체 장치이다. 반도체 메모리 장치는 데이터를 저장하기 위한 데이터 저장영역과 데이터 저장영역에 저장된 데이터를 억세스하기 위한 주변영역과 입출력영역으로 구분된다. 데이터 저장영역은 각각이 하나의 데이터를 저장하는 단위셀을 다수 구비한다. 주변영역에는 데이터 저장영역에 배치된 단위셀의 데이터를 효과적으로 억세스하기 위한 각종회로가 배치된다.
반도체 메모리 장치중에서 가장 널리 사용되고 있는 디램(Dynamic Random Access Memory, DRAM)은 하나의 모스트랜지스터와 캐패시터를 하나의 단위셀로 구성하고 있다. 보다 많은 데이터를 저장하기 위해서, 데이터 저장영역의 단위셀을 구성하는 모스트랜지스터와 캐패시터는 최대한 작은 사이즈로 제조한다.
디램과 같은 반도체 메모리 장치는 데이터를 저장하는 기본 구성요소로 캐패시터를 사용하기 때문에 정기적으로 캐패시터에 저장된 데이터를 리프레쉬 시켜주어야만 한다. 캐패시터는 그 특성상 데이터에 대응하는 저장된 전하양을 시간이 지 남에 따라 잃게 되기 때문이다. 반도체 메모리 장치는 단위셀을 이루는 캐패시터에 저장된 전하량이 일정한 양 이하로 손실되기 전에 손실된 양을 보충하는 동작을 하며, 이를 리프레쉬 동작이라고 한다.
리프레쉬 동작에는 오토리프레쉬 동작과 셀프리프레쉬 동작이 있다. 오토리프레쉬 동작은 반도체 메모리 장치가 데이터를 억세스하는 도중에 외부로 부터 리프레쉬 명령을 입력받고, 리프레쉬를 수행할 어드레스를 내부적으로 생성하여 리프레쉬 동작을 수행하는 것을 말한다. 셀프리프레쉬 동작은 반도체 메모리 장치가 파워다운 모드등과 같이 데이터 억세스 동작을 수행하지 않을 때, 외부에서 셀프리프레쉬 관련 시작명령을 입력받아 내부적으로 리프레쉬 명령과 리프레쉬를 수행할 어드레스를 생성하여 리프레쉬 동작을 수행하는 것을 말한다.
셀프리프레쉬 또는 오토리프레쉬 동작이 예정된 시기마다 잘 수행되는지 알려면, 리프레쉬 동작이 종료된 이후에 데이터를 억세스해서 변화가 없는지 살펴보아야 한다. 그러나 이 방법은 리프레쉬 동작이 끝날 때마다, 저장된 데이터를 억세스해보아야 하기 때문에, 테스트시간이 많이 걸리며 문제가 생겼을 때 어떤 동작에서 문제가 생겼는지 알 수가 없다.
도1은 반도체 메모리 장치의 셀프리프레쉬의 동작을 나타내는 파형도이다. 먼저 테스트 모드신호(TM1)가 인에이블된 상태에서, 외부에서 입력된 명령어(EXTERNAL COMMAND)에 의해 셀프리프레쉬 모드로 진입되면, 내부에 구비된 리프레쉬 타이머에서는 정해진 주기마다 리프레쉬 인에이블 신호(OSC)를 생성한다. 리프레쉬 인에이블 신호(OSC)가 활성화될 때마다 리프레쉬 동작이 수행된다. 이 때 클럭인에이블 신호(CKE)는 로우레벨로 비활성화 상태이다. 외부에서 입력되는 시스템클럭(CLK)를 버퍼링한 내부클럭(OSC)이 내부적으로 생성된다. 내부클럭(OSC)은 반도체 메모리 장치에 구비되는 카운터에 입력이 되고, 카운터는 내부클럭(OSC)을 카운팅한다. 한편, 리프레쉬 인에이블 신호(OSC)가 활성화상태가 되면, 리프레쉬 인에이블 신호(OSC)의 라이징에지를 기준으로 펄스형태의 제어신호(O1,O2)가 생성된다. 제어신호(O1)는 카운터에서 카운팅한 값을 레지스터에 래치시키는데 사용되고, 제어신호(O2)는 카운터를 초기화하는데 사용된다.
리프레쉬 인에이블 신호(OSC)가 한번 인에이블 활성화된 이후 다시 활성화될 때까지 카운터가 카운팅한 값은 레지스터(R/G)에 래치되고, 입출력라인(I/O)와 데이터 출력버퍼(DQ)를 통해 외부로 출력된다. 이렇게 리프레쉬 인에이블 신호(OSC)가 활성화되는 주가마다 레지스터에 저장된 카운팅된 값을 외부에서 입력받아 리프레쉬 상태를 파악하게 된다. 도1에 도시된 바와 같이, 리프레쉬 인에이블 신호(OSC)가 활성화되고 난 이후에, 카운터가 카운팅한 값(2710)이 다음 리프레쉬 인에이블 신호(OSC)가 활성화될 때에 외부로 출력된다.
그러나, 시스템클럭을 버퍼링한 내부클럭(ICLK)을 카운팅한 값을 리프레쉬가 이루어질 때 출력하는 이와 같은 경우는 리프레쉬가 수행되는 것은 외부에서 알 수 있지만, 리프레쉬 주기를 정확히 파악하는 것이 쉽지 않을 뿐 더러 어떤 곳의 워드라인에서 리프레쉬가 수행되는지 알 수가 없다. 왜냐하면, 단지 내부클럭을 카운팅한 값을 리프레쉬가 수행될 때 마다 외부로 출력하기 때문이다.
본 발명은 리프레쉬를 수행하는 경우에 쉽게 셀프 리프레쉬 주기를 파악할 수 있는 반도체 메모리 장치를 제공하는 것을 목적으로 한다.
본 발명은 리프레쉬가 수행되는 곳이 어디인지 쉽게 파악할 수 있는 반도체 메모리 장치를 제공함을 목적으로 한다.
본 발명은 명령어신호를 디코딩하여 리프레쉬 신호를 생성하기 위한 명령어 디코딩부; 상기 리프레쉬 신호에 응답하여 리프레쉬용 어드레스를 생성하기 위한 리프레쉬용 어드레스 카운팅부; 상기 리프레쉬용 어드레스 또는 외부에서 입력된 어드레스를 메모리 코어영역으로 제공하기 위한 어드레스 전달부; 및 상기 리프레쉬용 어드레스를 외부로 출력하기 위한 어드레스 출력선택부를 구비하는 반도체 메모리 장치를 제공한다.
또한 본 발명은 메모리 코어영역; 리프레쉬용 어드레스를 생성하기 위한 어드레스 카운팅부; 테스트용 리프레쉬 신호에 응답하여, 상기 메모리 코어영역으로부터 데이터를 전달받아 전달하기 위한 데이터 억세스 제어부; 상기 테스트용 리프레쉬 신호에 응답하여, 상기 리프레쉬용 어드레스를 전달하거나, 상기 데이터 억세스 제어부로부터 제공되는 데이터를 전달하기 위한 어드레스 출력선택부; 및 상기 어드레스 출력선택부로 부터 제공되는 리프레쉬용 어드레스 또는 데이터를 외부로 출력하기 위한 데이터 출력회로를 구비하는 반도체 메모리 장치를 제공한다.
또한 본 발명은 명령어신호를 디코딩하여 리프레쉬 신호를 생성하는 단계; 상기 리프레쉬 신호에 응답하여 리프레쉬용 어드레스를 생성하는 단계; 및 상기 리프레쉬용 어드레스를 데이터 출력경로를 통해 외부로 출력하는 단계 를 포함하는 반도체 메모리 장치의 구동방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상 을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 블럭도이다.
도2를 참조하여 살펴보면, 본 실시예에 따른 반도체 메모리 장치는 클럭버퍼부(10), 명령어버퍼부(20), 어드래서 버퍼부(30), 명령어디코더부(40), 셀프리프레쉬 제어부(50), 로우어드레스 카운팅부(60), 어드레스 전달부(70), 어드레스 출력선택부(80), 데이터 출력회로(90), 입출력패드(100)를 구비한다. 클럭버퍼부(10)는 클럭인에이블 신호(CKE)에 응답하여 활성화되어 클럭신호(CLK)를 입력받아 버퍼링하여 내부클럭을 생성한다. 명령어버퍼부I(20)는 명령어신호(/WE, /CAS, /RAS, /CS)를 입력받아 버퍼링하여 명령어 디코더부(40)로 전달한다. 어드레스 버퍼부(30)는 어드레스 신호(Aj ~ Ao)를 입력받아 버퍼링하여 명령어 디코더부(40)으로 전달한다. 명령어 디코더부(40)는 명령어버퍼부(20)로부터 명령어신호를 전달받아 디코딩하여 데이터 억세스에 관한 제어신호(도시안됨)와 리프레쉬 동작에 관한 제 어신호(TSELF,SREF,REF)를 생성한다. 테스트용 셀프리프레쉬 신호(TSELF)는 테스트모드에서의 셀프리프레쉬 제어를 위한 신호이다. 셀프리프레쉬 신호(SREF)는 셀프리프레쉬 모드에서 활성화되는 신호이다. 리프레쉬 신호(REF)는 셀프리프레쉬 또는 오토리프레쉬 모드에서 리프레쉬 동작을 제어하기 위한 신호이다.
셀프리프레쉬 제어부(50)는 테스트용 셀프리프레쉬 신호(TESL)와 셀프리프레쉬 신호(SREF)를 입력받아 셀프리프레쉬 구동신호(PSELF)를 생성한다. 명령어디코딩부(40)는 셀프리프레쉬 구동신호(PSELF)에 응답하여 리프레쉬 신호(REF)를 생성하게 된다. 로우어드레스 카운팅부(60)는 셀프리프레쉬 신호(SREF)에 응답하여 리셋되며, 리프레쉬 신호(REF)를 카운팅하여 출력한다. 어드레스 전달부(70)는 어드레스 버퍼부(30)으로 제공되는 어드레스(EAX<0:i>)를 메모리 코어영역(110)으로 전달하거나, 로우어드레스 카운팅부(60)에서 제공되는 어드레스(IAX<0:i>)를 메모리 코어영역(110)으로 전달한다. 어드레스 출력선택부(80)는 테스트용 셀프리프레쉬 신호(TSELF)에 응답하여 메모리 코어영역(110)에서 제공되는 데이터(DATA<0:7>)를 전달하거나 로우어드레스 카운팅부(60)에서 제공되는 셀프리프레쉬용 로우어드레스(IAX<0:i>)를 전달한다. 데이터 출력회로(90)는 어드레스 출력선택부(90)에서 제공되는 데이터를 입출력패드(100)를 통해 외부로 출력한다.
본 실시예에 따른 반도체 메모리 장치의 가장 큰 특징은 셀프리프레쉬 모드에서 리프레쉬를 수행하는 로우어드레스를 외부로 출력할 수 있는 것이다. 이를 위해 로우어드레스 카운팅부(60)와, 어드레스 출력선택부(80)가 배치되었다.
데이터를 억세스하는 동안에는 어드레스 전달부는 어드레스 버퍼부(30)을 통 해 전달된 어드레스를 메모리코어영역(110)으로 전달하고, 메모리 코어영역에서 출력되는 데이터는 어드레스 출력선택부ㅘ 데이터 출력회로를 통해 외부로 출력된다. 테스트용 셀프리프레쉬 동안에는 로우어드레스 카운팅부에서 제공되는 셀프 리프레쉬용 로우어드레스가 어드레스 출력선택부(80)와 데이터 출력회로(90)를 통해 외부로 출력된다.
따라서 반도체 메모리 장치가 테스트용 셀프리프레쉬 모드가 진행중인 경우, 외부에서 어떤 워드라인이 리프레쉬중인지 쉽게 알 수 있으며, 또한 출력되는 셀프 리프레쉬용 로우어드레스를 이용하여 셀프리프레쉬 주기를 쉽게 계산할 수 있다. 즉, 테스트용 셀프리프레쉬 모드에서 출력되는 셀프리프레쉬 로우어드레스를 감지하면, 워드라인별로 리프레쉬가 이루어지는 타이밍을 쉽게 알 수 있는 것이다.
도3은 도2에 도시된 셀프리프레쉬 제어부를 나타내는 블럭도이다.
도3을 참조하여 살펴보면, 셀프리프레쉬 제어부(50)는 셀프리프레쉬 타이머(51), 분주회로(52), 신호선택부(53)를 구비한다. 셀프리프레쉬 타이머(51)는 셀프리프레쉬 신호(SREF)를 입력받아 예정된 셀프리프레쉬 주기마다 활성화되는 신호를 생성한다. 분주회로(52)는 셀프리프레쉬 타이머(51)에서 출력되는 신호를 분주하여 출력한다. 신호선택부(53)는 테스트용 셀프리프레쉬 신호(TSEFL)에 응답하여 셀프리프레쉬 타이머(51)에서 출력되는 신호를 출력하거나 분주회로(52)에서 출력되는 신호를 셀프리프레쉬 구동신호(PSELF)로 출력한다. 오토리프레쉬 신호(AREF)는 명령어 디코딩부(40)의 내부에서 생성되는 신호이며, 신호조합부(41)도 명령어 디코딩부(40)의 내부에 배치된 회로이다.
여기서는 셀프리프레쉬 타이머(51)의 출력이 테스트용 셀프리프레쉬 신호(TSEFL)에 응답하여 셀프리프레쉬 구동신호(PSELF)로 생성되도록 하였으나, 분주회로의 출력이 테스트용 셀프리프레쉬 신호(TSEFL)에 응답하여 셀프리프레쉬 구동신호(PSELF)로 생성되도록 회로를 구현할 수도 있다.
도4는 도2에 도시된 로우어드레스 카운팅부를 나타내는 블럭도이다.
로우어드레스 카운팅부(60)는 테스트용 셀프리프레쉬 신호(TSELF)에 응답하여 리셋신호(RESET)를 생성하는 리셋신호 생성부(60A)와, 리프레쉬 신호(REF)를 카운팅하기 위해 직렬연결된 카운터(60_1 ~ 60_n)을 구비한다.
도5는 도4에 도시된 카운터를 나타내는 회로도이다.
도5를 참조하여 살펴보면, 카운터(60_1)는 입력된 신호에 응답하여, 신호를 래치하기 위한 래치(L1,L2)와, 두 래치사이에 배치된 전송게이트(T1)와, 인버터(I3,I4), 리셋신호(RESET)를 입력받아 출력신호(OUT)로 로우레벨의 신호가 출력될 수 있도록 하는 모스트랜지스터(T2)를 구비한다. 카운터(60_1)는 입력신호(IN)가 천이될 때 마다 출력신호(OUT)가 로우레벨 또는 하이레벨로 천이되며, 리셋신호(RESET)가 입력되면, 출력신호(OUT)는 무조건 로우레벨이 출력된다.
도6은 본 발명에 따른 반도체 메모리 장치의 데이터 전달경로를 나타내기 위한 블럭도이다.
도6에 도시된 바와 같이, 데이터를 억세스하는 동안에는 테스트용 셀프리프레쉬 신호(TSELF)가 로우레벨로 디스에이블 상태가 되어 있기 때문에 어드레스 출력선택부(80)를 구성하는 모스트랜지스터(TS1~TS8)는 모두 턴오프 상태이다. 메모 리 코어영역(200)에서 출력된 데이터는 데이터 억세스 제어부(300)를 통해 데이터 출력회로(90)와 데이터 출력드라이버(90A)를 거쳐서 외부로 출력된다. 한편, 테스트용 셀프리프레쉬 모드에서는 테스트용 셀프리프레쉬 신호(TSELF)가 하이레벨로 되며, 그로 인해 로우어드레스 출력선택부(80)를 구성하는 모스트랜지스터(TS1~TS8)는 턴온되고, 데이터 억세스 제어부(300)가 비활성화상태가 된다.
따라서 로우어드레스 카운팅부(60)에서 셀프리프레쉬 동작을 수행하기 위해 카운팅되는 로우어드레스 출력선택부(80)의 모스트랜지스터(TS1~TS8)를 통해 데이터 출력회로(90)로 전달된다. 데이터 출력회로(90)로 전달된 로우어드레스는 데이터출력드라이버(90A)를 거쳐서 외부로 출력된다.
도7은 도2에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도이다.
도7에 도시된 바와 같이, 테스트용 셀프리프레쉬 신호(TSEF)가 활성화된 상태에서 클럭인에이블신호(CKE)가 로우레벨로 된 구간이 셀프 셀프리프레쉬 동작이 수행되는 구간이다. 테스트용 셀프리프레쉬 신호(TSEF)의 하이레벨 천이에 대응하여 리셋신호(RESET)가 생성되고, 그로 인해 로우어드레스 카운팅부(60)에서 출력되는 신호(IAX<0:i>)가 모두 리셋된다. 클럭인에이블 신호(CKE)가 로우레벨로 천이되는 타이밍에 맞추어 명령어 디코딩부(40)는 셀프리프레쉬 신호(SELF)를 하이레벨로 활성화시키고, 오토리프레쉬신호(AREF)를 생성한다. 오토리프레쉬 신호(AREF)는 오토리프레쉬 동작을 수행할 때에 생성이 되는 신호이며, 셀프리프레쉬 동작이 수행될 때에는 셀프리프레쉬 신호(SELF)가 하이레벨로 천이되는 타이밍에 한번 생겨서 명령어 디코딩부(40)가 리프레쉬 신호(REF)를 생성하는데 사용된다. 이후에는 셀프 리프레쉬 제어부(50)에서 예정된 주기마다 생성하는 셀프리프레쉬 구동신호(PSELF)에 응답하여 명령어 디코딩부(40)가 리프레쉬 신호(REF)를 생성한다. 리프레쉬 신호(REF)는 로우어드레스 카운팅부(60)에서 셀프리프레쉬를 위한 로우어드레스를 카운팅하는 데 이용된다.
로우어드레스 카운팅부(60)에서 리프레쉬 신호(REF)의 천이에 응답하여 카운팅한 셀프리프레쉬를 위한 로우어드레스는 셀프리프레쉬 동작에 사용되고, 또 다른 한편으로는 어드레스 출력선택부(80)와 데이터 출력회로(90)를 통해 외부로 출력된다.
이 때 외부로 출력되는 셀프리프레쉬 동작을 위한 로우어드레스를 이용하면, 셀프리프레쉬 주기의 평균치를 쉽게 계산할 수 있다. 또한 현재 어떤 워드라인이 셀프리프레쉬 중인지도 쉽게 파악할 수 있어. 셀프리프레쉬 동작에 관한 다양한 분석을 할 수 있다.
셀프 리프레쉬 주기(tself_period)를 계산하는 수식은 아래의 수학식1과 같다.
tself_period = SELF duration / (k - 1) ...도7 참조
(SELF duration:테스드 모드에서 임의로 설정되는 셀프리프레쉬 동작 유지시간, k:외부로 출력된 셀프리프레쉬 동작을 위한 로우어드레스를 십진수로 변환한 값)
예를 들면,셀프리프레쉬 동작 유지 시간이 10ms이고, k값이 1001 인경우 셀 프리프레쉬 주기는 10us가 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예를 들면, 로우 어드레스 카운팅부(60)가 리프레쉬 신호(REF)를 이용하여 어드레스를 카운팅하는 것이 아니라, 셀프리프레쉬 제어부(50)에서 생성되는 펄스형태의 셀프레프레쉬 동작신호(PSELF)를 이용하여 로우어드레스를 카운팅할 수도 있다.
또한, 셀프리프레쉬가 아닌 오토리프레쉬 동작모드에서도 본 실시예에서와 같이 리프레쉬용 로우어드레스를 외부로 출력시키고, 이를 이용하여 오토리프레쉬 동작에 대한 테스트를 진행할 수 있다.
본 발명에 의해서 셀프리프레쉬 동작의 주기를 쉽게 측정할 수 있다. 이전에는 단지 클럭 카운터의 출력을 이용하여 셀프리프레쉬 동작이 수행됨을 할 수 있었으나, 셀프레프레쉬 주기를 측정하는 것이 쉽지 않았다. 그러나, 본 발명에 의해서 셀프리프레쉬 동작이 수행되는 로우어드레스를 외부에서 직접 체크할 수 있기 때문에, 셀프리프레쉬 주기를 쉽게 측정할 수 있다.
또한 셀프리프레쉬용 로우어드레스를 외부에서 측정할 수 있기 때문에, 셀프 레프레쉬 동작구단에 어떤 워드라인이 셀프리프레쉬 동작이 수행되고 있는 지 쉽게 파악할 수 있다. 따라서 셀프리프레쉬 동작이 종료된 이후에 데이터의 억세스시에 에러가 발행하였을 때에, 에러가 발행된 원인이 셀프리프레쉬 동작에 의한 것인지, 다른 데이터 억세스 동작에 의한 것인지도 쉽게 파악할 수 있다.

Claims (12)

  1. 명령어신호를 디코딩하여 리프레쉬 신호를 생성하기 위한 명령어 디코딩부;
    상기 리프레쉬 신호에 응답하여 리프레쉬용 어드레스를 생성하기 위한 리프레쉬용 어드레스 카운팅부;
    상기 리프레쉬용 어드레스 또는 외부에서 입력된 어드레스를 메모리 코어영역으로 제공하기 위한 어드레스 전달부; 및
    상기 리프레쉬용 어드레스를 외부로 출력하기 위한 어드레스 출력선택부
    를 구비하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 어드레스 출력선택부에서 전달되는 리프레쉬용 어드레스를 데이터 입출력 패드로 전달하기 위한 데이터 출력회로를 더 구비하고,
    상기 어드레스 출력선택부는 테스트를 위한 셀프리프레쉬 모드에서 상기 상기 어드레스 출력선택부에서 전달되는 리프레쉬용 어드레스를 상기 데이터 출력회로로 전달하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    클럭인에이블 신호에 응답하여 클럭신호를 입력받아 상기 명령어 디코딩부로 전달하기 위한 클럭버퍼부와,
    명령어신호를 버퍼링하여 상기 명령어 디코딩부로 전달하기 위한 명령어버퍼부와,
    어드레스를 입력받아 버퍼링하여 상기 어드레스 전달부로 전달하기 위한 어드레스 버퍼부를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 리프레쉬 신호는
    셀프리프레쉬 구간동안 활성화되는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 명령어 디코딩부가 리프레쉬 신호를 주기적으로 생성하도록, 예정된 셀프리프레쉬 주기마다 셀프리프레쉬 동작신호를 생성하여 상기 명령어 디코딩부로 전달하는 셀프리프레쉬 제어부를 더 구비하며,
    상기 명령어 디코딩부는 상기 셀프리프레쉬 동작신호에 응답하여 상기 리프레쉬 신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 셀프리프레쉬 제어부는
    상기 명령어 디코딩부에서 제공되는 셀프리프레쉬 활성화신호에 응답하여 활성화되어 예정된 구간마다 활성화되는 구간펄스를 생성하기 위한 셀프리프레쉬 타이머; 및
    상기 명령어 디코딩부에서 제공되는 테스트용 셀프리프레쉬 활성화신호에 응답하여 상기 구간펄스를 상기 셀프리프레쉬 동작신호로 출력하기 위한 신호선택부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 리프레쉬용 어드레스 카운팅부는
    상기 테스트용 셀프리프레쉬 활성화신호를 입력받아 리셋신호를 생성하는 리셋신호 생성부;및
    상기 리프레쉬 신호를 입력받아 어드레스를 순차적으로 카운팅하여 출력하기 위해, 직렬연결된 다수의 카운터를 구비하고, 상기 다수의 카운터는 상기 리셋신호에 응답하여 출력신호를 리셋시키는 것을 특징으로 하는 반도체 메모리 장치.
  8. 메모리 코어영역;
    리프레쉬용 어드레스를 생성하기 위한 어드레스 카운팅부;
    테스트용 리프레쉬 신호에 응답하여, 상기 메모리 코어영역으로부터 데이터를 전달받아 전달하기 위한 데이터 억세스 제어부;
    상기 테스트용 리프레쉬 신호에 응답하여, 상기 리프레쉬용 어드레스를 전달하거나, 상기 데이터 억세스 제어부로부터 제공되는 데이터를 전달하기 위한 어드레스 출력선택부; 및
    상기 어드레스 출력선택부로 부터 제공되는 리프레쉬용 어드레스 또는 데이터를 외부로 출력하기 위한 데이터 출력회로
    를 구비하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 어드레스 카운팅부는
    상기 테스트용 리프레쉬 신호를 입력받아 리셋신호를 생성하는 리셋신호 생성부;및
    리프레쉬 구간에 예정된 주기마다 활성화되는 리프레쉬 신호를 입력받아 어드레스를 순차적으로 카운팅하여 출력하기 위해, 직렬연결된 다수의 카운터를 구비하고, 상기 다수의 카운터는 상기 리셋신호에 응답하여 출력신호를 리셋시키는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 9 항에 있어서,
    상기 테스트용 리프레쉬 신호는 셀프리프레쉬 구간동안 활성화되는 것을 특징으로 하는 반도체 메모리 장치.
  11. 명령어신호를 디코딩하여 리프레쉬 신호를 생성하는 단계;
    상기 리프레쉬 신호에 응답하여 리프레쉬용 어드레스를 생성하는 단계; 및
    상기 리프레쉬용 어드레스를 데이터 출력경로를 통해 외부로 출력하는 단계
    를 포함하는 반도체 메모리 장치의 구동방법.
  12. 제 11 항에 있어서,
    상기 리프레쉬 신호는
    셀프리프레쉬 구간동안 활성화되는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
KR1020070030731A 2007-03-29 2007-03-29 반도체 메모리 장치 및 그의 구동방법 KR100856069B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070030731A KR100856069B1 (ko) 2007-03-29 2007-03-29 반도체 메모리 장치 및 그의 구동방법
US12/003,685 US7719916B2 (en) 2007-03-29 2007-12-31 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030731A KR100856069B1 (ko) 2007-03-29 2007-03-29 반도체 메모리 장치 및 그의 구동방법

Publications (1)

Publication Number Publication Date
KR100856069B1 true KR100856069B1 (ko) 2008-09-02

Family

ID=39794063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030731A KR100856069B1 (ko) 2007-03-29 2007-03-29 반도체 메모리 장치 및 그의 구동방법

Country Status (2)

Country Link
US (1) US7719916B2 (ko)
KR (1) KR100856069B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110468A (zh) * 2009-12-24 2011-06-29 海力士半导体有限公司 内部命令产生器件
US10943638B2 (en) 2019-04-10 2021-03-09 SK Hynix Inc. Semiconductor memory device and operating method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135032A (ja) * 2008-12-08 2010-06-17 Renesas Electronics Corp 半導体記憶装置及びセルフリフレッシュテスト方法
KR101752154B1 (ko) * 2010-11-02 2017-06-30 삼성전자주식회사 로우 어드레스 제어 회로, 이를 포함하는 반도체 메모리 장치 및 로우 어드레스 제어 방법
KR101798920B1 (ko) * 2010-11-30 2017-11-17 삼성전자주식회사 다중 주기 셀프 리프레쉬를 수행하는 반도체 메모리 장치 및이의 검증 방법
KR101980162B1 (ko) * 2012-06-28 2019-08-28 에스케이하이닉스 주식회사 메모리
JP2015076110A (ja) * 2013-10-08 2015-04-20 マイクロン テクノロジー， インク． 半導体装置及びこれを備えるデータ処理システム
KR102591121B1 (ko) * 2016-09-28 2023-10-19 에스케이하이닉스 주식회사 반도체장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010112760A (ko) * 2000-06-15 2001-12-22 박종섭 반도체 메모리 소자의 워드라인 선택 회로
KR20030009125A (ko) * 2001-06-15 2003-01-29 미쓰비시덴키 가부시키가이샤 반도체 기억 장치
KR20050104807A (ko) * 2004-04-29 2005-11-03 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
KR20050109042A (ko) * 2004-05-14 2005-11-17 후지쯔 가부시끼가이샤 반도체 메모리

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4084428B2 (ja) * 1996-02-02 2008-04-30 富士通株式会社 半導体記憶装置
JPH10247384A (ja) * 1997-03-03 1998-09-14 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2003059264A (ja) * 2001-08-08 2003-02-28 Hitachi Ltd 半導体記憶装置
KR100524807B1 (ko) 2003-10-07 2005-11-01 주식회사 하이닉스반도체 온도 센서 리미터를 갖는 온도 보상된 셀프 리프레시 회로
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
KR100626914B1 (ko) 2004-04-13 2006-09-20 주식회사 하이닉스반도체 셀프 리프레시 제어 회로
JP4191100B2 (ja) 2004-06-18 2008-12-03 エルピーダメモリ株式会社 半導体記憶装置
KR100673102B1 (ko) 2004-09-24 2007-01-22 주식회사 하이닉스반도체 온도 보상 셀프 리프레쉬 회로
KR100626915B1 (ko) 2004-10-21 2006-09-20 주식회사 하이닉스반도체 온도 보상 셀프 리프레쉬 주기 제어 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010112760A (ko) * 2000-06-15 2001-12-22 박종섭 반도체 메모리 소자의 워드라인 선택 회로
KR20030009125A (ko) * 2001-06-15 2003-01-29 미쓰비시덴키 가부시키가이샤 반도체 기억 장치
KR20050104807A (ko) * 2004-04-29 2005-11-03 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
KR20050109042A (ko) * 2004-05-14 2005-11-17 후지쯔 가부시끼가이샤 반도체 메모리
JP2005327382A (ja) * 2004-05-14 2005-11-24 Fujitsu Ltd 半導体メモリ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110468A (zh) * 2009-12-24 2011-06-29 海力士半导体有限公司 内部命令产生器件
US10943638B2 (en) 2019-04-10 2021-03-09 SK Hynix Inc. Semiconductor memory device and operating method thereof

Also Published As

Publication number Publication date
US7719916B2 (en) 2010-05-18
US20080239853A1 (en) 2008-10-02

Similar Documents

Publication Publication Date Title
KR100856069B1 (ko) 반도체 메모리 장치 및 그의 구동방법
US11062754B2 (en) Apparatus and methods for refreshing memory
TWI646532B (zh) 記憶體裝置
US8537633B2 (en) Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
US7778099B2 (en) Semiconductor memory, memory system, and memory access control method
JP2843481B2 (ja) リフレッシュアドレステスト回路を備えた半導体メモリ装置
JP2009176421A (ja) 半導体記憶装置
US6912169B2 (en) Synchronous semiconductor memory device
US7649796B2 (en) Semiconductor memory and operating method of same
US6999368B2 (en) Semiconductor memory device and semiconductor integrated circuit device
US11417385B1 (en) Semiconductor memory apparatus
US20060209610A1 (en) Semiconductor memory and method for analyzing failure of semiconductor memory
US7145814B2 (en) RAS time control circuit and method for use in DRAM using external clock
GB2313937A (en) Refresh counter for SRAM and method of testing the same
JP2006146992A (ja) 半導体メモリ装置
US8542548B2 (en) Semiconductor memory device and thermal code output circuit capable of correctly measuring thermal codes
KR20070041956A (ko) 반도체 메모리 장치
JPH02105389A (ja) ダイナミック型記憶装置
KR100397901B1 (ko) 반도체 기억 장치
KR100286346B1 (ko) 에스디램의 리프레쉬 회로
US20030128613A1 (en) Semiconductor memory device capable of measuring a period of an internally produced periodic signal
KR100858881B1 (ko) 파일드 리프레쉬와 부분 리프레쉬 동작을 수행하는 반도체메모리장치.
KR20220055505A (ko) 반도체 기억장치
KR20220135634A (ko) 반도체 메모리 장치
KR20050094998A (ko) 리프레시 카운터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee