KR100286346B1 - 에스디램의 리프레쉬 회로 - Google Patents
에스디램의 리프레쉬 회로 Download PDFInfo
- Publication number
- KR100286346B1 KR100286346B1 KR1019990009683A KR19990009683A KR100286346B1 KR 100286346 B1 KR100286346 B1 KR 100286346B1 KR 1019990009683 A KR1019990009683 A KR 1019990009683A KR 19990009683 A KR19990009683 A KR 19990009683A KR 100286346 B1 KR100286346 B1 KR 100286346B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- refresh
- row
- word line
- control signal
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 title abstract description 3
- 230000004913 activation Effects 0.000 claims abstract description 41
- 230000003213 activating effect Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 13
- 239000012190 activator Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 101000921780 Solanum tuberosum Cysteine synthase Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 에스디램(Synchronous DRAM)에 관한 것으로, 특히 기존의 표준 에스디램에 핀의 추가없이 리프레쉬가 필요한 워드라인만을 선택적으로 리프레쉬 할 수 있는 기능을 더 포함하는 에스디램의 리프레쉬 회로에 관한 것이다.
이와 같은 본 발명은 에스디램의 리프레쉬 회로에 있어서, 외부로부터 입력되는 입력신호와 칼럼동작 제어신호(DQM)를 소정의 클럭신호에 동기시켜 신호들을 출력하는 제어신호 입력버퍼와; 상기 칼럼동작 제어신호에 따라 상기 제어신호 입력버퍼로부터 인가되는 출력신호의 논리조합신호를 입력받아 제 1 리프레쉬 명령 또는 제 2 리프레쉬 명령을 생성하는 명령 생성부와; 상기 제 1 리프레쉬 명령 또는 제 2 리프레쉬 명령에 따라 로우 동작을 활성화시키기 위한 제어신호를 발생시키는 로우 활성화부와; 상기 로우 활성화부를 제어하기 위한 로우 활성화 제어부와; 상기 제 1 리프레쉬 명령에 따라 임의의 내부 어드레스신호를 생성하는 내부 어드레스 카운터와; 리프레쉬하고자 하는 해당 워드라인의 어드레스를 입력하기 위한 외부 어드레스 경로와; 상기 로우 활성화부로부터 인가되는 제어신호에 따라 상기 내부 어드레스 카운터로부터 인가되는 내부 어드레스를 입력받거나 또는 외부 어드레스 경로를 통해 인가되는 외부 어드레스를 입력받아 이를 소정 비트의 로우 어드레스신호로 디코딩하여 출력하는 로우 프리디코더와; 상기 제 1 또는 제 2 리프레쉬 명령에 따라 실제 워드라인이 선택될 때 워드라인 모델신호를 발생시키는 워드라인 모델신호 발생부와; 상기 워드라인 모델신호가 입력된 시점에서 소정시간 경과 후 센스앰프의 센싱정도를 나타내는 소정신호를 생성하여 상기 로우 활성화 제어부로 출력하는 센스앰프 상태 예측부를 포함하여 구성되는 것을 특징으로 한다.
Description
본 발명은 에스디램(SDRAM : Synchronous Dynamic Random Access Memory)에 관한 것으로, 특히 에스디램의 리프레쉬 회로에 관한 것이다.
일반적으로, 디램 표준에 의한 리프레쉬 동작은 외부로부터 리프레쉬 어드레스를 인가한 뒤 /RAS 신호를 하강시켰다가 상승시키는 1 사이클로 실행되는 라스-온리-리프레쉬(RAS-Only-Refresh) 방식과, 외부로부터 리프레쉬 어드레스를 주는 대신 디램 칩에 내장된 내부 어드레스 카운터가 임의의 내부 어드레스를 발생시켜 리프레쉬를 수행하는 오토매틱 리프레쉬(Automatic(CAS-Before-RAS:CBR) Refresh)방식이 있다.
에스디램은 디램의 한 종류이므로, 디램과 마찬가지로 리프레쉬 과정이 필요한데, 에스디램의 리프레쉬 동작은 내부적으로 리프레쉬를 수행하는 방식인 오토매틱(CBR) 리프레쉬가 JEDEC 표준으로 정해져 있다.
도 1은 종래 에스디램의 오토매틱 리프레쉬 동작을 수행하기 위한 리프레쉬 회로를 도시한 블록도로서, 이에 도시된 바와 같이, 클럭패드(10)로부터 인가되는 입력 인에이블 클럭신호(CLK_INEN)에 따라 외부로부터 입력되는 /RAS(Row Address Strobe Bar), /CAS(Column Address Strobe Bar), /WE(Write Enable Bar), /CS(Column Select Bar)등의 제어신호를 출력하는 제어신호 입력버퍼(11)와, 상기 제어신호 입력버퍼(11)로부터 인가되는 각각의 신호들(/RAS, /CAS, /WE, /CS)을 조합하여 상기 클럭패드(10)로부터 인가되는 소정의 클럭신호(CLK_CMD)에 동기시켜 리프레쉬 제어신호(REFRCL)를 발생시키는 명령 생성부(12)와, 상기 리프레쉬 제어신호(REFRCL)에 따라 로우 동작을 활성화시키는 로우 활성화부(13)와, 상기 로우 활성화부(13)를 제어하기 위한 로우 활성화 제어부(14)와, 상기 리프레쉬 제어신호(REFRCL)에 따라 액티브되는 내부 어드레스 증가신호(INCHX)가 입력되면 소정의 클럭신호(CLK_XA)에 동기시켜 임의의 내부 어드레스신호(HX<0:k>)를 발생시키는 내부 어드레스 카운터(15)와, 상기 로우 활성화부(13)의 제어신호(INTX)에 따라 상기 내부 어드레스신호(HX<0:k>)를 소정 비트의 로우 어드레스신호(PX<0:n>)로 디코딩하여 출력하는 로우 프리디코더(16)와, 상기 레프레쉬 제어신호(REFRCL)와 상기 로우 활성 제어부(14)의 제어신호(REF_RAS)에 따라 실제 워드라인이 뜨는 타이밍에 맞추어 워드라인 모델신호(WLMODEL)를 발생시키는 워드라인 모델신호 발생부(17)와, 상기 워드라인 모델신호(WLMODEL)가 입력되고 소정시간 경과 후 센스앰프가 충분히 증폭되었음을 알리는 신호(SRSUMD)를 생성하여 상기 로우 활성 제어부(14)로 출력하는 센스앰프 상태 예측부(18)로 구성된다.
이와 같이 구성되는 종래 에스디램 리프레쉬 회로의 동작과정을 상세히 설명하면 다음과 같다.
먼저, 외부로부터 /RAS, /CAS, /WE, /CS 신호가 제어신호 입력버퍼(11)에 입력되면, 상기 제어신호 입력버퍼(11)는 클럭패드(10)로부터 인가되는 입력 인에이블 클럭신호(CLK_INEN)에 동기시켜 상기 각 신호들(/RAS, /CAS, /WE, /CS)을 출력시킨다.
그러면, 명령 생성부(12)는 상기 신호들(/RAS, /CAS, /WE, /CS)의 논리값을 조합하여 해당 명령(command)을 생성하는데, 특히 /RAS, /CAS, /CS 가 각각 '로우'레벨이고 /WE가 '하이'레벨일 때 리프레쉬를 수행하도록 하는 제어신호(REFRCL)를 생성하여 이를 로우 활성화부(13) 및 워드라인 모델신호 발생부(17)에 각각 인가한다.
상기 로우 활성화부(13)는 상기 리프레쉬 제어신호(REFECL)가 입력되면 리프레쉬가 진행되는 동안 액티브되는 신호(REF_ACT)를 생성하여 이를 로우 활성화 제어부(14)에 인가하고, 상기 로우 활성화 제어부(14)는 리프레쉬가 수행되는 1 싸이클, 즉 /RAS 신호가 '로우'로 하강하였다가 '하이'로 다시 상승하는 동안 상기 로우 활성화부(13)와 워드라인 모델신호 발생부(17)를 액티브시키기 위한 제어신호(REF_RAS)신호를 각각 인가한다.
그러면, 상기 로우 활성화부(13)는 로우 프리디코더(16)가 내부 어드레스신호(HX<0:k>)를 입력받도록 하는 제어신호(INTX)를 생성하여 이를 상기 로우 프리디코더(16)에 인가한다.
한편, 상기 리프레쉬 제어신호(REFRCL)에 따라 액티브되는 신호, 즉 내부 어드레스를 1비트 카운트-업 하기 위한 신호(INCHX)를 입력받은 내부 어드레스 카운터(15)는 로우 액티브가 진행될 때 한 클럭이 인에이블되는 클럭신호(CLK_XA)에 동기시켜 임의의 내부 어드레스신호(HX<0:k>)를 생성하여 이를 로우 프리디코더(16)에 인가하는 것이다.
그러면, 상기 로우 프리디코더(16)는 상기 로우 활성화부(13)의 제어신호(INTX)에 따라 상기 내부 어드레스신호(HX<0:k>)를 받아들여 이를 소정 비트의 로우 어드레스신호(PX<0:n>)로 디코딩하여 출력한다.
이에 따라, 상기 로우 어드레스신호(PX<0:n>)에 의해 선택된 워드라인이 '온'되어 이에 연결된 메모리 셀들이 리프레쉬 된다.
한편, 상기 리프레쉬 제어신호(REFRCL)와 로우 활성화 제어부(14)로부터의 제어신호(REF_RAS)를 입력받은 워드라인 모델신호 발생부(17)는 실제 워드라인이 뜨는 타이밍에 맞추어 워드라인 모델신호(WLMODEL)를 발생시키면, 센스앰프 상태 예측부(18)는 상기 워드라인 모델신호(WLMODEL)가 입력된 시점에서 소정시간 경과 후, 즉 센스 앰프가 충분히 센싱동작을 수행하였다고 판단되는 시점에서 소정의 신호(SRSUMD)를 펄스로 띠운다.
이에 따라, 상기 로우 활성화 제어부(14)는 해당 워드라인을 리셋시키기도록 하는 제어신호(CLR_ACT)를 상기 로우 활성화부(13)에 인가하고, 상기 로우 활성화부(13)는 해당 워드라인을 리셋시키기 위한 리셋신호(CLRX<0:n>)를 발생시키는 것이다.
이 동작을 전체 워드라인이 모두 선택될 때까지 반복하여 실행하면 전체 에스디램 셀들이 모두 리프레쉬 되는 것이다.
그러나, 이와 같은 종래 에스디램의 리프레쉬 과정은 각 메모리 셀들의 커패시터에 축적된 신호전하가 방출되어 '1' 또는 '0'으로 판정하는 것이 불가능해지기 전에 전체 메모리 셀에 대하여 리프레쉬를 수행하여야 하기 때문에, 리프레쉬 싸이클이 짧아지게 되고, 이것은 결국 시스템 성능을 저하시키는 현상을 초래하게 된다.
또한, 시스템 적용 측면에서 볼 때 에스디램 셀의 모든 영역을 사용하지 않는 경우에 대해서도 전체 메모리 셀에 대해 리프레쉬를 수행하기 때문에 불필요하게 전류를 소모하게 되는 문제점이 있었다.
이와 같은 문제점을 해결하기 위하여, 본 발명은 기존의 표준 에스디램에서 부가적인 핀의 추가없이 리프레쉬가 필요한 워드라인만을 선택적으로 리프레쉬 할 수 있는 기능을 더 포함하는 에스디램의 리프레쉬 회로를 제공하는데 그 목적이 있디.
상기의 목적을 달성하기 위한 수단은, SDRAM의 리프레쉬 회로에 있어서, 외부로부터 입력되는 입력신호와 칼럼동작 제어신호(DQM)를 소정의 클럭신호에 동기시켜 신호들을 출력하는 제어신호 입력버퍼와; 상기 칼럼동작 제어신호에 따라 상기 제어신호 입력버퍼로부터 인가되는 출력신호의 논리조합신호를 입력받아 제 1 리프레쉬 명령 또는 제 2 리프레쉬 명령을 생성하는 명령 생성부와; 상기 제 1 리프레쉬 명령 또는 제 2 리프레쉬 명령에 따라 로우 동작을 활성화시키기 위한 제어신호를 발생시키는 로우 활성화부와; 상기 로우 활성화부를 제어하기 위한 로우 활성화 제어부와; 상기 제 1 리프레쉬 명령에 따라 임의의 내부 어드레스신호를 생성하는 내부 어드레스 카운터와; 리프레쉬하고자 하는 해당 워드라인의 어드레스를 입력하기 위한 외부 어드레스 경로와; 상기 로우 활성화부로부터 인가되는 제어신호에 따라 상기 내부 어드레스 카운터로부터 인가되는 내부 어드레스를 입력받거나 또는 외부 어드레스 경로를 통해 인가되는 외부 어드레스를 입력받아 이를 소정 비트의 로우 어드레스신호로 디코딩하여 출력하는 로우 프리디코더와; 상기 제 1 또는 제 2 리프레쉬 명령에 따라 실제 워드라인이 선택될 때 워드라인 모델신호를 발생시키는 워드라인 모델신호 발생부와; 상기 워드라인 모델신호가 입력된 시점에서 소정시간 경과 후 센스앰프의 센싱정도를 나타내는 소정신호를 생성하여 상기 로우 활성화 제어부로 출력하는 센스앰프 상태 예측부를 포함하여 구성되는 것을 특징으로 한다.
도 1은 종래 에스디램의 리프레쉬 회로를 도시한 블록도.
도 2는 본 발명의 실시예에 따른 에스디램의 리프레쉬 회로를 도시한 블록도.
도 3은 종래 기술과 본 발명을 비교하기 위한 타이밍도.
***** 도면의주요부분에대한부호설명*****
20 : 클럭 패드 21 : 제어신호 입력버퍼
22 : 명령 생성부 23 : 로우 활성화부
24 : 로우 활성화 제어부 25 : 내부 어드레스 카운터
26 : 로우 프리디코더 27 : 워드라인 모델신호 발생부
28 : 센스앰프 상태 예측부
이하, 첨부한 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 에스디램의 리프레쉬 회로를 도시한 블록도로서, 이에 도시된 바와 같이, 클럭패드(20)로부터 인가되는 입력 인에이블신호(CLK_INEN)에 따라 외부로부터 입력되는 /RAS, /CAS, /WE, /CS, 및 DQM(Data Mask Input) 신호를 출력하는 제어신호 입력버퍼(21)와, 상기 제어신호 입력버퍼(21)로부터 인가되는 각각의 신호들(/RAS, /CAS, /WE, /CS, DQM)을 조합하여 소정의 클럭신호(CLK_CMD)에 동기시켜 제 1 리프레쉬 명령(REF_CBR) 또는 제 2 리프레쉬 명령(REF_ROR)을 생성하는 명령 생성부(22)와, 상기 제 1 리프레쉬 명령(REF_CBR) 또는 제 2 리프레쉬 명령(REF_ROR)에 따라 로우 동작을 활성화시키는 로우 활성화부(23)와, 상기 로우 활성화부(23)를 제어하기 위한 로우 활성화 제어부(24)와, 상기 제 1 리프레쉬 명령(REF_CBR)에 따라 액티브되는 내부 어드레스 증가신호(INCHX)가 입력되면 소정의 클럭신호(CLK_XA)에 동기시켜 임의의 내부 어드레스신호(HX<0:k>)를 발생시키는 내부 어드레스 카운터(25)와, 상기 로우 활성화부(23)의 제어에 따라 상기 내부 어드레스(HX<0:k>) 또는 외부로부터 인가되는 리프레쉬 어드레스(XADD<0:n>)를 입력받아 이를 소정 비트의 로우 어드레스(PX<0:n>)로 디코딩하여 출력하는 로우 프리디코더(26)와, 상기 제 1 리프레쉬 명령(REF_CBR) 또는 제 2 리프레쉬 명령(REF_ROR)과 상기 로우 활성화 제어부(24)의 제어신호(REF_RAS)에 따라 실제 워드라인이 뜨는 타이밍에 맞추어 워드라인 모델신호(WLMODEL)를 발생시키는 워드라인 모델신호 발생부(27)와, 상기 워드라인 모델신호(WLMODEL)가 입력된 시점에서 소정시간 경과 후 센스앰프가 충분히 증폭되었음을 나타내는 신호(SRSUMD)를 생성하여 상기 로우 활성 제어부(24)로 출력하는 센스앰프 상태 예측부(28)로 구성된다.
이와 같이 구성되는 본 발명의 실시예에 따른 에스디램 리프레쉬 회로의 동작과정을 상세히 설명하면 다음과 같다.
먼저, 본 발명의 실시예에서는 리프레쉬를 수행하는 동안에는 칼럼 동작이 일어나지 않는다는 것을 이용하여 칼럼 동작을 제어하기 위해서 필요한 신호인 DQM(Data Mask Input)신호를 사용하는데, 상기 DQM신호의 논리 상태에 따라 기존 방식의 오토매틱(CBR) 리프레쉬를 수행하거나 혹은 외부 어드레스를 입력받아 특정 워드라인을 리프레쉬하는 방식의 ROR 리프레쉬를 수행하도록 하는 것이다.
예를 들어, 상기 DQM신호가 '로우'일 경우에는 기존의 CBR 리프레쉬가 수행되고, 상기 DQM 신호가 '하이'일 경우에는 ROR 리프레쉬가 수행되도록 제어할 수 있다.
이 과정을 보다 상세히 설명하면, 외부로부터 /RAS, /CAS, /WE, /CS, DQM신호가 제어신호 입력버퍼(21)에 입력되면, 상기 제어신호 입력버퍼(21)는 클럭패드(20)로부터 인가되는 입력 인에이블신호(CLK_INEN)에 동기시켜 상기 각 신호들(/RAS, /CAS, /WE, /CS, DQM)을 출력시킨다.
그러면, 명령 생성부(22)는 상기 신호들(/RAS, /CAS, /WE, /CS, DQM)의 논리값을 조합하여 해당 명령(command)을 생성하게 된다.
즉, /RAS, /CAS, /CS 가 각각 '로우'레벨이고 /WE가 '하이'레벨일 때 리프레쉬를 수행하게 되는데, 이때 상기 DQM신호가 '로우'인 경우에는 기존과 동일한 방식의 CBR 리프레쉬를 수행하도록 하기 위한 제 1 리프레쉬 신호(REF_CBR)를 생성하고, 상기 DQM신호가 '하이'인 경우에는 ROR 리프레쉬를 수행하도록 하기 위한 제 2 리프레쉬신호(REF_ROR)를 생성하여, 이를 로우 활성화부(23) 및 워드라인 모델신호 발생부(27)에 각각 인가한다.
그러면, 상기 로우 활성화부(23)는 상기 제 1 리프레쉬신호(REF_CBR) 또는 제 2 리프레쉬신호(REF_ROR)가 입력되면, 리프레쉬가 진행되는 동안 액티브되는 신호(REF_ACT)를 생성하여 이를 로우 활성화 제어부(24)에 인가하고, 상기 로우 활성화 제어부(24)는 리프레쉬가 수행되는 한 싸이클, 즉 /RAS 신호가 '로우'로 하강하였다가 '하이'로 다시 상승하는 동안 상기 로우 활성화부(23)와 워드라인 모델신호 발생부(27)를 액티브시키기 위한 제어신호(REF_RAS)신호를 각각 인가한다.
그리고, 상기 로우 활성화부(23)는 상기 명령 생성부(22)로부터 입력된 코맨드가 제 1 리프레쉬명령(REF_CBR)인 경우에는, 로우 프리디코더(26)가 내부 어드레스신호(HX<0:k>)를 입력받도록 하기 위한 내부 어드레스 입력신호(INTX)를 생성하고, 제 2 리프레쉬명령(REF_ROR)이 입력된 경우에는 상기 로우 프리디코더(26)가 외부 어드레스(XADD<0:n>)를 입력받도록 하기 위한 외부 어드레스 입력신호(EXTX)를 생성하여, 이를 상기 로우 프리디코더(26)에 인가한다.
한편, 상기 제 1 리프레쉬명령(REF_CBR)에 따라 액티브되는 신호(INCHX), 즉 내부 어드레스를 1비트 카운트-업 하기 위한 신호를 입력받은 내부 어드레스 카운터(25)는 로우 액티브가 진행될 때 한 클럭이 인에이블되는 클럭신호(CLK_XA)에 동기시켜 임의의 내부 어드레스신호(HX<0:k>)를 생성하여 이를 로우 프리디코더(26)에 인가하고, 특정 워드라인에 대해 선택적으로 리프레쉬를 하고자 할 경우에는 기존의 로우 어드레스 경로를 통해 리프레쉬하고자 하는 워드라인의 어드레스(XADD<0:n>)를 입력하여 이를 상기 로우 프리디코더(26)에 인가한다.
그러면, 상기 로우 프리디코더(26)는 상기 로우 활성화부(23)로부터 인가된 내부 어드레스 입력신호(INTX) 또는 외부 어드레스 입력신호(EXEX)에 따라 상기 내부 어드레스 카운터(25)로부터 인가되는 내부 어드레스(HX<0:k>)를 받아들이거나 또는 외부로부터 인가된 리프레쉬 어드레스(XADD〈O:n〉)를 받아들여 이를 소정 비트의 로우 어드레스신호(PX<0:n>)로 디코딩하여 출력한다.
이에 따라, 상기 로우 어드레스신호(PX<0:n>)에 의해 선택된 소정의 워드라인이 '온'되어 해당 워드라인에 연결된 메모리 셀들이 리프레쉬 된다.
한편, 상기 제 1 또는 제 2 리프레쉬신호(REF_CBR)(REF_ROR)와 로우 활성화 제어부(24)로부터의 제어신호(REF_RAS)를 입력받은 워드라인 모델신호 발생부(27)는 실제 워드라인이 뜨는 타이밍에 맞추어 워드라인 모델신호(WLMODEL)를 발생시키면, 센스앰프 상태 예측부(28)는 상기 워드라인 모델신호(WLMODEL)가 입력된 시점에서 소정시간 경과 후, 즉 센스 앰프가 충분히 센싱동작을 수행하였다고 판단되는 시점에서 소정의 제어신호(SRSUMD)를 펄스로 띄운다.
그러면, 상기 로우 활성 제어부(24)는 해당 워드라인을 리셋시키기도록 하는 제어신호(CLR_ACT)를 상기 로우 활성화부(23)에 인가하고, 상기 로우 활성화부(23)는 해당 워드라인을 리셋시키기 위한 리셋신호(CLRX<0:n>)를 발생시킴으로써, 해당 워드라인에 대한 리프레쉬가 완료되는 것이다.
도 3은 종래 기술과 본 발명을 비교하기 위해 간략하게 타이밍도를 도시한 것으로서, 도 3(A)에 도시된 종래 기술에서는 리프레쉬 명령이 인가되어 리프레쉬가 수행되는 동안에 DQM신호는 관여 하지 않는다(don't care).
이에 반해, 도 3(B)에 도시된 본 발명에서는 DQM 신호가 로우(low)일 경우에는 외부로부터의 어드레스는 입력되지 않고, 상기 DQM 신호가 하이(high)인 경우에만 외부의 로우(row) 어드레스(XADD)가 입력된다.
이상에서 살펴본 바와 같이, 본 발명에 따른 에스디램의 리프레쉬 회로는 기존의 표준 에스디램에서 핀의 추가없이 기존의 오토매틱 리프레쉬 기능외에 외부 어드레스를 이용하는 라스-온리-리프레쉬를 수행할 수 있으므로, 리프레쉬가 필요한 워드라인만을 선택하여 리프레쉬를 수행시킴으로써 리프레쉬 싸이클을 줄일 수 있고, 이에 따라 전체 시스템의 성능 향상을 기할 수 있다.
Claims (5)
- 에스디램의 리프레쉬 회로에 있어서,외부로부터 입력되는 입력신호와 칼럼동작 제어신호(DQM)를 소정의 클럭신호에 동기시켜 신호들을 출력하는 제어신호 입력버퍼와;상기 칼럼동작 제어신호에 따라 상기 제어신호 입력버퍼로부터 인가되는 출력신호의 논리조합신호를 입력받아 제 1 리프레쉬 명령 또는 제 2 리프레쉬 명령을 생성하는 명령 생성부와;상기 제 1 리프레쉬 명령 또는 제 2 리프레쉬 명령에 따라 로우 동작을 활성화시키기 위한 제어신호를 발생시키는 로우 활성화부와;상기 로우 활성화부를 제어하기 위한 로우 활성화 제어부와;상기 제 1 리프레쉬 명령에 따라 임의의 내부 어드레스신호를 생성하는 내부 어드레스 카운터와;리프레쉬하고자 하는 해당 워드라인의 어드레스를 입력하기 위한 외부 어드레스 경로와;상기 로우 활성화부로부터 인가되는 제어신호에 따라 상기 내부 어드레스 카운터로부터 인가되는 내부 어드레스를 입력받거나 또는 외부 어드레스 경로를 통해 인가되는 외부 어드레스를 입력받아 이를 소정 비트의 로우 어드레스신호로 디코딩하여 출력하는 로우 프리디코더와;상기 제 1 또는 제 2 리프레쉬 명령에 따라 실제 워드라인이 선택될 때 워드라인 모델신호를 발생시키는 워드라인 모델신호 발생부와;상기 워드라인 모델신호가 입력된 시점에서 소정시간 경과 후 센스앰프의 센싱정도를 나타내는 소정신호를 생성하여 상기 로우 활성화 제어부로 출력하는 센스앰프 상태 예측부를 포함하여 구성되는 것을 특징으로 하는 에스디램의 리프레쉬 회로.
- 제 1항에 있어서, 상기 제 1 리프레쉬 명령은 임의로 생성되는 내부 어드레스를 이용하여 전체 메모리 셀을 자동으로 리프레쉬하도록 하기 위한 명령이고, 상기 제 2 리프레쉬 명령은 외부에서 리프레쉬 하고자 하는 특정 어드레스를 인가하여 해당 워드라인에 대한 리프레쉬를 수행하도록 하는 명령인 것을 특징으로 하는 에스디램의 리프레쉬 회로.
- 제 1항에 있어서, 상기 명령 생성부는 상기 입력신호 중 /RAS, /CAS, /CS 신호가 로우레벨이고 /WE 신호가 하이레벨일 때, 상기 칼럼동작 제어신호(DQM)의 논리값에 따라 제 1 리프레쉬 명령 또는 제 2 리프레쉬 명령을 생성하는 것을 특징으로 하는 에스디램의 리프레쉬 회로.
- 제 1항에 있어서, 상기 로우 활성화부는 상기 명령 생성부로부터 제 1 리프레쉬 명령이 인가되면 내부 어드레스를, 제 2 리프레쉬 명령이 인가되면 외부 어드레스를 입력받도록 상기 로우 프리디코더를 제어하는 것을 특징으로 하는 에스디램의 리프레쉬 회로.
- 제 1항에 있어서, 상기 로우 활성화 제어부는 상기 센스앰프 상태 예측부로부터 센스앰프가 충분히 증폭되었음을 알리는 소정 신호가 입력되면 해당 워드라인을 리셋시키도록 상기 로우 활성화부를 제어하는 것을 특징으로 하는 에스디램의 리프레쉬 회로.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990009683A KR100286346B1 (ko) | 1999-03-22 | 1999-03-22 | 에스디램의 리프레쉬 회로 |
| US09/382,786 US6144605A (en) | 1999-03-22 | 1999-08-25 | Refresh circuit for SDRAM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990009683A KR100286346B1 (ko) | 1999-03-22 | 1999-03-22 | 에스디램의 리프레쉬 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000060978A KR20000060978A (ko) | 2000-10-16 |
| KR100286346B1 true KR100286346B1 (ko) | 2001-03-15 |
Family
ID=19577301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990009683A KR100286346B1 (ko) | 1999-03-22 | 1999-03-22 | 에스디램의 리프레쉬 회로 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6144605A (ko) |
| KR (1) | KR100286346B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100826641B1 (ko) * | 2006-03-21 | 2008-05-02 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408719B1 (ko) * | 2001-06-25 | 2003-12-11 | 주식회사 하이닉스반도체 | 클럭을 이용한 ｔＲＡＳ 딜레이 제어 장치 |
| JP2006092640A (ja) * | 2004-09-24 | 2006-04-06 | Sanyo Electric Co Ltd | メモリ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09147554A (ja) * | 1995-11-24 | 1997-06-06 | Nec Corp | ダイナミックメモリ装置及びその駆動方法 |
-
1999
- 1999-03-22 KR KR1019990009683A patent/KR100286346B1/ko not_active IP Right Cessation
- 1999-08-25 US US09/382,786 patent/US6144605A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100826641B1 (ko) * | 2006-03-21 | 2008-05-02 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000060978A (ko) | 2000-10-16 |
| US6144605A (en) | 2000-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10553271B2 (en) | Method and apparatus for precharge and refresh control | |
| US6233192B1 (en) | Semiconductor memory device | |
| KR100810040B1 (ko) | 향상된 리프레시 메커니즘을 갖는 동기식 동적 메모리 회로 및 그 메모리 회로의 동작 방법 | |
| KR100233973B1 (ko) | 동기형 반도체 기억 장치 | |
| KR19980019138A (ko) | 반도체 기억 장치(semiconductor memory device) | |
| US6219292B1 (en) | Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method | |
| GB2304434A (en) | Automatic bit line precharge circuit and method | |
| KR100431303B1 (ko) | 페이지 기록 모드를 수행할 수 있는 슈도 스태틱램 | |
| US5790468A (en) | Refresh counter for synchronous dynamic random access memory and method of testing the same | |
| GB2371663A (en) | Semiconductor memory device | |
| US20060209610A1 (en) | Semiconductor memory and method for analyzing failure of semiconductor memory | |
| US6026041A (en) | Semiconductor memory device | |
| US20060221744A1 (en) | Refresh circuit for use in semiconductor memory device and operation method thereof | |
| US7145820B2 (en) | Semiconductor memory device for reducing chip area | |
| JP2022144926A (ja) | 半導体メモリ装置 | |
| KR100663771B1 (ko) | 반도체 기억 장치 | |
| US5150329A (en) | Dynamic memory with a refresh control circuit | |
| US7145814B2 (en) | RAS time control circuit and method for use in DRAM using external clock | |
| KR100305021B1 (ko) | 라스 액세스 시간 제어 회로 | |
| KR100286346B1 (ko) | 에스디램의 리프레쉬 회로 | |
| KR20060135227A (ko) | 메모리 장치의 커맨드 버퍼 제어 방법 | |
| KR100752639B1 (ko) | 외부 리프레쉬 핀과 외부 리프레쉬 뱅크 어드레스 핀을갖는 메모리 장치 및 그 리프레쉬 방법 | |
| KR20040014274A (ko) | 반도체 기억 장치, 반도체 기억 장치의 제어 방법 및반도체 기억 장치의 시험 방법 | |
| GB2311883A (en) | A column address strobe signal generator for a synchronous DRAM | |
| JPH0325871B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111221 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |