KR20050094998A - 리프레시 카운터 - Google Patents

리프레시 카운터 Download PDF

Info

Publication number
KR20050094998A
KR20050094998A KR1020040019974A KR20040019974A KR20050094998A KR 20050094998 A KR20050094998 A KR 20050094998A KR 1020040019974 A KR1020040019974 A KR 1020040019974A KR 20040019974 A KR20040019974 A KR 20040019974A KR 20050094998 A KR20050094998 A KR 20050094998A
Authority
KR
South Korea
Prior art keywords
refresh
address
bank
test mode
counter
Prior art date
Application number
KR1020040019974A
Other languages
English (en)
Inventor
이상호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040019974A priority Critical patent/KR20050094998A/ko
Publication of KR20050094998A publication Critical patent/KR20050094998A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 테스트 모드(test mode)를 이용하여 뱅크(bank)별로 구분하여 동시에 구동되는 워드라인 수를 줄일 수 있기 때문에 피크 전류(peak current)를 줄일 수 있는 리프레시 카운터에 관한 것으로, 오토 리프레시 명령에 의해 활성화되어 리프레시 어드레스를 발생하는 직렬 연결된 다수의 어드레스 카운터와, 테스트 모드를 이용하여 리프레시 뱅크 선택 어드레스를 발생하는 뱅크 선택 어드레스 카운터와, 오토 리프레시 명령 및 테스트 모드에 따라 리프레시 뱅크 선택 어드레스를 이용하여 뱅크 선택 어드레스를 발생하는 명령 디코더를 포함하는 것을 특징으로 한다.

Description

리프레시 카운터{Refresh counter}
본 발명은 대용량 메모리 장치에 사용되는 리프레시 카운터에 관한 것으로, 보다 상세하게는 테스트 모드(test mode)를 이용하여 뱅크(bank)별로 구분하여 동시에 구동되는 워드라인 수를 줄일 수 있기 때문에 피크 전류(peak current)를 줄일 수 있는 리프레시 카운터에 관한 것이다.
일반적으로 메모리 장치는 다수의 메모리 셀(cell)에 데이터를 저장하거나 저장된 데이터를 리드하기 위한 경로로써 다수의 비트 라인 및 다수의 워드라인을 포함하고, 비트 라인 및 워드라인을 선택하는 회로 및 다수의 감지 증폭기 등의 주변 회로를 포함한다.
메모리 장치 중에 DRAM은 하나의 선택 트랜지스터와 하나의 저장 캐패시터로 구성되기 때문에 집적도(integration density)를 높일 수 있다. 그러나, DRAM은 저장 캐패시터에 저장된 전하가 선택 트랜지스터를 통해 누설되기 때문에 저장된 전하를 재충전(recharge)하는 리프레시를 주기적으로 수행해야 한다.
리프레시를 수행하는 방법은 오토 리프레시 모드(auto refresh mode)와 셀프 리프레시 모드(self refresh mode) 등이 있다.
오토 리프레시 모드는 전체 뱅크가 휴지(idle) 상태에 있을 때 /CS, /RAS, /CAS가 로우 레벨이 되고, CKE 및 /WE가 하이 레벨인 경우 진입하고(entry), 리프레시 동안에도 클럭이 정상적으로 입력되며 소정시간(Active to Active Command Delay Time; tRC)이 지난 후에 종료된다(end).
셀프 리프레시 모드는 제어신호들의 어떤 특정 타이밍 조건을 만족하면 외부로부터 제어신호 없이도 내부에서 생성된 리프레시 카운터에 의해 자동적으로 리프레시 요구 신호가 발생되어 칩 내부에서 자동적으로 로우 경로의 동작에 필요한 제어신호들이 발생되고 내부에서 생성된 로우 어드레스에 의해 리프레시 동작이 수행되며, CKE 핀을 제외한 클럭을 포함하는 전체 입력 핀이 비활성화되고, 리프레시 어드레스가 내부에서 발생된다.
도 1은 종래 기술에 따른 리프레시 카운터를 나타낸 블록도이다.
리프레시 카운터는 오토 리프레시 신호 AREF에 의해 활성화되어 리프레시 어드레스 RA0∼RAn를 발생하는 직렬 연결된 다수의 카운터(2)를 포함한다.
도 2는 도 1에 도시된 리프레시 카운터를 이용하여 오토 리프레시가 수행될 때 워드라인과 피크 전류를 나타낸 타이밍도이다.
도 2를 참조하면, 오토 리프레시가 수행될 때 모든 뱅크가 활성화되기 때문에 동시에 동작하는 감지 증폭기의 수가 많기 때문에 피크 전류가 매우 큰 것을 알 수 있다.
메모리 장치가 대용량화될수록 즉 어드레스가 증가될수록 리프레시의 사이클 주기도 증가되어야 하지만 사용자 입장에서는 메모리 장치의 리프레시는 시스템의 부하(load)이기 때문에 리프레시 주기를 증가시키지 않기를 원한다. 현재 JEDEC에서도 리프레시 주기를 일정하게 유지하고 있다. 예를 들어, 256M 용량에서 기준 사용 어드레스는 13개로 8k 코딩이고, 이때 리프레시 주기는 64ms/8k로 규정되어 있고, 1G 용량에서 기준 사용 어드레스는 14개로 16k 코딩이고, 이때 리프레시 주기는 동일하게 64ms/8k로 규정되어 있다. 이러한 경우 리프레시 수행 시 실제 동작하는 감지 증폭기(sense amplifier)의 수는 1G의 경우 256M보다 2배이고 피크 전류가 2배가되어 노이즈로 인해 칩이 패일(fail) 될 수 있다.
그러나, 제조자가 메모리 장치를 제작하여 불량 여부를 테스트하는데 있어서, 그 효율을 높이기 위해 실제 사용되는 메모리 장치의 수보다 더 많은 수의 메모리 장치를 동시에 테스트하고 있다. 예를 들어 하나의 모듈(module)당 16개의 칩이 사용되지만, 테스트 시에는 256개의 칩이 동시에 테스트된다.
따라서, 사용자가 실제 사용할 때에는 문제가 발생하지 않지만, 제조자가 테스트할 때 정상 칩이 패일되는 문제점이 있다.
이를 극복하기 위해 ROR(RAS Only Refresh) 방법으로 테스트를 진행하는데, ROR은 활성화 및 프리차지 명령을 수행할 때 로우 어드레스를 직접 입력하여 수행하고 뱅크 정보도 함께 입력되기 때문에 오토 리프레시(auto refresh)를 수행할 때 모든 뱅크가 동작하여 발생하는 피크전류보다 매우 작은 피크 전류가 발생한다.
그러나, ROR 방법은 외부에서 로우 어드레스를 직접 입력해야 하고, 뱅크 정보에 의해 각각의 뱅크를 활성화하기 때문에 테스트 시간이 증가하는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은 오토 리프레시 수행 시 테스트 모드를 이용하여 동시에 활성화되는 뱅크의 개수를 줄여 피크 전류를 줄이는 것이다.
상기 목적을 달성하기 위한 본 발명의 리프레시 카운터는 오토 리프레시 명령에 의해 활성화되어 리프레시 어드레스를 발생하는 직렬 연결된 다수의 어드레스 카운터; 테스트 모드를 이용하여 리프레시 뱅크 선택 어드레스를 발생하는 뱅크 선택 어드레스 카운터; 및 상기 오토 리프레시 명령 및 상기 테스트 모드에 따라 리프레시 뱅크 선택 어드레스를 이용하여 뱅크 선택 어드레스를 발생하는 명령 디코더를 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 리프레시 카운터를 나타낸 블록도이다.
리프레시 카운터는 오토 리프레시 명령 AREF에 의해 활성화되어 리프레시 어드레스 RA0∼RAn를 발생하는 직렬 연결된 다수의 카운터(2)와, 테스트 모드 TM를 이용하여 리프레시 뱅크 선택 어드레스 RBA0, RBA1을 발생하는 뱅크 선택 어드레스 카운터(4)와, 오토 리프레시 명령 AREF 및 테스트 모드 TM에 따라 리프레시 뱅크 선택 어드레스 RBA0, RBA1을 이용하여 뱅크 선택 어드레스 BA0∼BA3을 발생하는 명령 디코더(6)를 포함한다.
명령 디코더(6)는 테스트 모드 TM를 사용하지 않는 경우 오토 리프레시 명령 AREF에 의해 리프레시 뱅크 선택 어드레스 RBA0, RBA1에 상관없이 모든 뱅크를 활성화시키는 뱅크 선택 어드레스 BA0∼BA3을 발생하고, 테스트 모드로 진입한 경우 오토 리프레시 명령 AREF에 상관없이 리프레시 뱅크 선택 어드레스 RBA0, RBA1을 이용하여 선택된 뱅크를 활성화시키는 뱅크 선택 어드레스 BA0∼BA3을 발생한다. 즉, 모든 뱅크를 순차적으로 하나씩 선택하거나, 동시에 2개 이상의 뱅크를 선택한다.
다시 말해서, 리프레시 카운터는 오토 리프레시를 수행할 때 외부의 로우 어드레스를 사용하지 않고 칩 내에서 리프레시 어드레스 RA0∼RAn을 발생하여 모든 워드라인을 순차적으로 활성화하는데, 이때 추가로 설치된 뱅크 선택 어드레스 카운터(4)에 의해 각 뱅크를 순차적으로 활성화시켜 리프레시를 수행하고, 테스트 모드를 사용하지 않는 경우 뱅크 선택 어드레스 카운터(4)는 활성화되지 않고, 모든 뱅크가 활성화되어 리프레시를 수행한다.
도 4는 도 3에 도시된 리프레시 카운터를 이용하여 테스트 모드에서 오토 리프레시가 수행될 때 워드라인과 피크 전류를 나타낸 타이밍도이다. 여기서는 두 개의 뱅크가 동시에 선택되는 경우를 예를 들어 설명한다.
도 4를 참조하면, 테스트 모드로 진입하여(entry) 테스트 모드 TM가 하이 레벨일 때 오토 리프레시가 수행되면 모든 뱅크가 활성화되지 않고 선택된 두 개의 뱅크만 활성화되어 동시에 동작하는 감지 증폭기의 수가 모든 뱅크가 활성화될 때보다 적기 때문에 피크 전류가 감소하는 것을 알 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 리프레시 카운터는 테스트 모드를 이용하여 동시에 활성화되는 뱅크의 개수를 줄여 피크 전류를 줄이는 것이다.
또한, 멀티 칩을 테스트할 때 발생되는 피크 전류에 의한 패일을 방지하여 과잉 패일(overkill)을 해결할 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래 기술에 따른 리프레시 카운터를 나타낸 블록도.
도 2는 도 1에 도시된 리프레시 카운터를 이용하여 오토 리프레시가 수행될 때 피크 전류를 나타낸 타이밍도.
도 3은 본 발명에 따른 리프레시 카운터를 나타낸 블록도.
도 4는 도 3에 도시된 리프레시 카운터를 이용하여 테스트 모드에서 오토 리프레시가 수행될 때 피크 전류를 나타낸 타이밍도.

Claims (3)

  1. 오토 리프레시 명령에 의해 활성화되어 워드라인을 활성화하는 리프레시 어드레스를 발생하는 직렬 연결된 다수의 어드레스 카운터;
    상기 오토 리프레시 명령 또는 테스트 모드를 이용하여 선택된 뱅크를 활성화하는 리프레시 뱅크 선택 어드레스를 발생하는 다수의 뱅크 선택 어드레스 카운터; 및
    상기 오토 리프레시 명령에 따라 모든 뱅크를 선택하고, 상기 테스트 모드에 따라 리프레시 뱅크 선택 어드레스에 해당하는 뱅크를 선택하는 뱅크 선택 어드레스를 발생하는 명령 디코더를 포함하는 것을 특징으로 하는 리프레시 카운터.
  2. 제 1 항에 있어서, 상기 다수의 뱅크 선택 어드레스 카운터 중에서 처음 단의 뱅크 선택 어드레스 카운터는 상기 다수의 어드레스 카운터 중에서 마지막 단의 어드레스 카운터로부터 출력된 신호가 인가되는 것을 특징으로 하는 리프레시 카운터.
  3. 제 1 항에 있어서, 상기 명령 디코더는
    상기 테스트 모드를 사용하지 않는 경우 상기 오토 리프레시 명령에 의해 상기 리프레시 뱅크 선택 어드레스에 상관없이 모든 뱅크를 활성화시키는 상기 뱅크 선택 어드레스를 발생하고,
    테스트 모드로 진입한 경우 상기 오토 리프레시 명령에 상관없이 상기 리프레시 뱅크 선택 어드레스를 이용하여 선택된 뱅크를 활성화시키는 상기 뱅크 선택 어드레스를 발생하는 것을 특징으로 하는 리프레시 카운터.
KR1020040019974A 2004-03-24 2004-03-24 리프레시 카운터 KR20050094998A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040019974A KR20050094998A (ko) 2004-03-24 2004-03-24 리프레시 카운터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040019974A KR20050094998A (ko) 2004-03-24 2004-03-24 리프레시 카운터

Publications (1)

Publication Number Publication Date
KR20050094998A true KR20050094998A (ko) 2005-09-29

Family

ID=37275568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040019974A KR20050094998A (ko) 2004-03-24 2004-03-24 리프레시 카운터

Country Status (1)

Country Link
KR (1) KR20050094998A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833590B1 (ko) * 2006-06-29 2008-05-30 주식회사 하이닉스반도체 저전력 셀프 리프레쉬를 위한 워드라인 선택 회로
KR100914294B1 (ko) * 2007-12-18 2009-08-27 주식회사 하이닉스반도체 오토 리프래쉬 제어 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833590B1 (ko) * 2006-06-29 2008-05-30 주식회사 하이닉스반도체 저전력 셀프 리프레쉬를 위한 워드라인 선택 회로
KR100914294B1 (ko) * 2007-12-18 2009-08-27 주식회사 하이닉스반도체 오토 리프래쉬 제어 장치
US7782699B2 (en) 2007-12-18 2010-08-24 Hynix Semiconductor Inc. Auto-refresh controlling apparatus

Similar Documents

Publication Publication Date Title
US8184493B2 (en) Semiconductor memory device and system
US7710809B2 (en) Self refresh operation of semiconductor memory device
US7397719B2 (en) Volatile semiconductor memory
US5875153A (en) Internal/external clock option for built-in self test
US6483760B2 (en) Semiconductor memory integrated circuit operating at different test modes
JPH0917178A (ja) 半導体記憶装置とメモリシステム
US20110194358A1 (en) Semiconductor memory device using internal high power supply voltage in self-refresh operation mode and related method of operation
US6518595B2 (en) Semiconductor memory device for reducing power consumption during refresh
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
KR20030019209A (ko) 반도체 메모리
US5590080A (en) Dynamic random access memory with variable sense-amplifier drive capacity
KR100474421B1 (ko) 반도체 기억 장치 및 그 테스트 방법과 테스트 회로
KR100474985B1 (ko) 메모리로직복합반도체장치
US20060044912A1 (en) Method and apparatus for refreshing memory device
US20060209610A1 (en) Semiconductor memory and method for analyzing failure of semiconductor memory
JP2022144926A (ja) 半導体メモリ装置
US6445637B2 (en) Semiconductor memory device with a refresh function
US5150329A (en) Dynamic memory with a refresh control circuit
US7263021B2 (en) Refresh circuit for use in semiconductor memory device and operation method thereof
KR100527548B1 (ko) 메모리 장치의 리프레시 테스트 회로
KR100368105B1 (ko) 반도체메모리장치
US7145814B2 (en) RAS time control circuit and method for use in DRAM using external clock
US6528817B1 (en) Semiconductor device and method for testing semiconductor device
JP4136657B2 (ja) 半導体記憶装置及びアドレス変換回路
KR20090126976A (ko) 자동 리프레쉬 제어회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination