KR20090126976A - 자동 리프레쉬 제어회로 - Google Patents

자동 리프레쉬 제어회로 Download PDF

Info

Publication number
KR20090126976A
KR20090126976A KR1020080053367A KR20080053367A KR20090126976A KR 20090126976 A KR20090126976 A KR 20090126976A KR 1020080053367 A KR1020080053367 A KR 1020080053367A KR 20080053367 A KR20080053367 A KR 20080053367A KR 20090126976 A KR20090126976 A KR 20090126976A
Authority
KR
South Korea
Prior art keywords
address
signal
counter
refresh
automatic refresh
Prior art date
Application number
KR1020080053367A
Other languages
English (en)
Inventor
민민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080053367A priority Critical patent/KR20090126976A/ko
Publication of KR20090126976A publication Critical patent/KR20090126976A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 원하는 부분만을 리프레쉬 하도록 제어할 수 있는 자동 리프레쉬 제어회로에 관한 것이다. 본 발명에 따른 자동 리프레쉬 제어회로는, 자동 리프레쉬 커맨드에 외부 어드레스가 포함되어 있는지를 판단하여, 인에이블신호를 발생하는 카운터 제어부; 상기 카운터 제어부에서 인에이블신호 발생시, 입력된 외부 어드레스를 자동 리프레쉬를 위한 시작 어드레스로 설정하고, 상기 카운터 제어부에서 디스에이블신호 발생시, 내부 어드레스를 자동 리프레쉬를 위한 시작 어드레스로 설정하는 X-어드레스 발생기를 포함하는 것을 특징으로 한다. 따라서 본 발명은 특정 뱅크 어드레스를 가진 자동 리프레쉬 커맨드와 함께 입력되는 어드레스를 내부 리프레쉬 카운터의 시작 어드레스로 지정하여, 원하는 만큼의 리프레쉬를 하고, 동시에 원하는 영역에서부터 리프레쉬를 할 수 있도록 한다.
자동 리프레쉬, 반도체, 영역설정

Description

자동 리프레쉬 제어회로{AUTO REFRESH CONTROL CIRCUIT}
본 발명은 반도체장치에서 자동 리프레쉬 제어회로에 관한 것이다.
메모리 장치(예를 들면, Dynamic Random Access Memory;DRAM)의 경우, 하나의 트랜지스터와 하나의 커패시터로 기본 셀이 구성되고, 커패시터에 데이타가 저장된다. 그런데 반도체 기판 위에 형성되는 커패시터는 주변과 완전히 전기적으로 분리되지 않아 저장된 데이타 즉 전하가 보존되지 않고 방전된다. 즉 누설 전류가 발생하여 메모리 셀의 데이타가 손상될 수 있다. 따라서 메모리 장치는 정기적으로 커패시터에 저장된 전하를 유지하기 위해 리프레시 동작을 수행한다.
리프레시 동작 모드를 갖는 메모리 장치는 외부 커맨드에 의하여, 자체적으로 내부 어드레스를 순차적으로 변화시키면서 리프레시 동작을 수행한다. 즉 외부 커맨드에 의해 리프레시 동작 모드로 진입하면, 일정 주기마다 로우 어드레스가 순차적으로 증가되면서 메모리 셀의 워드라인이 선택된다. 워드라인에 대응하는 커패시터에 저장된 전하는 감지 증폭수단에 의하여 증폭되어 다시 커패시터에 저장된 다. 이러한 일련의 리프레시 과정을 통하여 저장된 데이타가 손상없이 보존된다.
상기 리프레쉬 동작은, 사용자가 메모리장치와의 동작을 오랫동안 멈춘 동안에 사용하는 셀프 리프레쉬와, 사용자가 반도체장치와 리드/라이트 동작을 주고받는 중간 중간에 이용하는 자동 리프레쉬가 있다.
상기 자동 리프레쉬는, 4k/64ms의 리프레쉬 사이클을 가진 반도체장치의 경우, 64 밀리 세컨트(ms) 내에 4096번의 오토 리프레쉬 명령을 하면 내부적으로 카운터가 순차적으로 모든 셀을 리프레쉬 한다.
도 1은 종래 자동 리프레쉬 제어를 위한 블록도이다. 즉, 커맨드디코더(10 ; COMDEC)에서 자동 리프레쉬 명령 정보를 갖는 AREFP신호를 발생하면, 로우 컨트롤부(12 ; ROW CTRL)와 리프레쉬 카운터(20 ; REFRESH COUNTER)로 가서 각각 액티브를 위한 제어신호와 리프레쉬를 위한 어드레스신호(X-ADDRESS)를 발생한다. 상기 리프레쉬 카운터(20)는, 자동 리프레쉬 명령 정보(AREFP 신호)가 입력되면, X-ADDRESS를 순차적으로 증가시켜 준다.
그러나 상기와 같은 자동 리프레쉬 제어는, 1기가 바이트의 반도체장치 중 CPU가 사용하는 부분이 256 메가 바이트라고 하더라도 64ms 동안에 1 기가 바이트의 셀을 리프레쉬 해야 한다. 즉, 반도체장치의 일부만 사용하더라도 모든 셀을 리프레쉬를 해야 하기 때문에 사용자(소비자) 입장에서 보면, 매번 반도체장치에 커맨드를 주기 위하여 소모되는 파워, 사용하자 않는 반도체장치의 영역을 리프레쉬 하면서 소모되는 파워, 컨트롤러가 시간을 반도체장치에 배분해야 하는 등등의 리소스(resource) 낭비를 초래하는 문제가 있다.
따라서 본 발명의 목적은 상기 문제점을 해결하기 위한 것으로, 원하는 부분만을 리프레쉬 하도록 제어할 수 있는 자동 리프레쉬 제어회로를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 자동 리프레쉬 제어회로는, 자동 리프레쉬 커맨드에 외부 어드레스가 포함되어 있는지를 판단하여, 인에이블신호를 발생하는 카운터 제어부; 상기 카운터 제어부에서 인에이블신호 발생시, 입력된 외부 어드레스를 자동 리프레쉬를 위한 시작 어드레스로 설정하고, 상기 카운터 제어부에서 디스에이블신호 발생시, 내부 어드레스를 자동 리프레쉬를 위한 시작 어드레스로 설정하는 X-어드레스 발생기를 포함하는 것을 특징으로 한다.
본 발명의 자동 리프레쉬 제어회로는, 외부 어드레스가 포함된 자동 리프레쉬 명령이 입력되면, 뱅크의 리프레쉬 동작에 있어서 상기 외부 어드레스를 시작 시점으로 해서 제어되도록 한다. 즉, 특정 뱅크 어드레스를 가진 자동 리프레쉬 커맨드와 함께 입력되는 어드레스를 내부 리프레쉬 카운터의 시작 어드레스로 지정하여, 원하는 만큼의 리프레쉬를 하고, 동시에 원하는 영역에서부터 리프레쉬를 할 수 있도록 한다.
이하 첨부한 도면을 참조하여 본 발명에 따른 자동 리프레쉬 제어회로에 대해서 자세하게 살펴보기로 한다.
도 2는 본 발명의 일 실시예에 따른 자동 리프레쉬 제어회로의 블록도를 도시하고 있다.
본 발명의 자동 리프레쉬 제어회로는, 외부 명령이 입력되면, 자동 리프레쉬 명령 정보를 가진 AREFP신호를 발생하는 커맨드디코더(110 ; COMDEC)와, 상기 커맨드디코더(110)에서 발생한 자동 리프레쉬 신호를 입력받아, 액티브신호를 발생하는 로우 컨트롤부(12 ; ROW CTRL)를 포함한다.
또한 본 발명은 상기 커맨드디코더(110)에서 발생한 자동 리프레쉬 신호를 입력받아, 이후 원하는 부분의 리프레쉬를 제어할 수 있도록 X_ADDRESS 신호를 발생하는 X-ADDRESS 발생기(114)를 포함한다. 상기 X-ADDRESS 발생기(114)는, 외부 어드레스를 가진 자동 리프레쉬 신호 AREFP 신호가 입력되면, 외부 어드레스를 리프레쉬의 X-ADDRESS로 이용하여 동시에 내부 자동 리프레쉬 카운터에 외부 어드레스를 저장시켜서 다음 자동 리프레쉬 동작에서는 내부 자동 리프레쉬 카운터에서 순차적으로 리프레쉬 X 어드레스를 생성하도록 제어된다.
따라서 본 발명은 외부 어드레스를 가진 자동 리프레쉬 명령임을 확인하기 위한 카운터 제어부(118 ; COUNTER CONTROL)가 포함된다. 그리고 부호 116은 자동 리프레쉬 동작이 행해지는 뱅크(BANK) 이다.
도 3은 도 2에 도시하고 있는 카운터 제어부(118)의 상세 구성을 도시하고 있다.
즉, 도시하고 있는 바와 같이 카운터 제어부(118)는, 자동 리프레쉬 명령신호인 AREFP 신호와 특정 뱅크 선택신호(BA3)를 낸드 연산하고(150), 그 신호를 소정만큼 지연시킨후(152), 다시 낸드 연산한다(154). 즉, 입력받은 자동 리프레쉬 명령신호가 외부 어드레스를 가진 자동 리프레쉬 명령신호인지를 확인하여 신호(INI_FLAG)를 발생한다.
도 4는 도 2에 도시하고 있는 X-ADDRESS 발생기(114)의 상세 구성을 도시하고 있다.
도시하고 있는 바와 같이 X-ADDRESS 발생기(114)는, 카운터의 어드레스를 만들기 위한 먹스(MUX ; 120~130)와, 외부 어드레스와 내부 어드레스 중 하나를 선택하는 선택부(SELECTOR ; 138~142), 그리고 카운터의 유닛 블록인 REFDFFS(132~136)을 포함하여 구성하고 있다.
상기 유닛 블록(132~136)은 도 5에 도시하고 있는 바와 같이, D-플립플롭(160)와 먹스(172), 그리고 다수의 인버터(162,164,168), 노아게이트(170) 등으로 구성되며, 상기 D-플립플롭(160)은 도 6에 도시하고 있는 바와 같은 구성으로 이루어지고, 상기 유닛 블록의 내부 블록으로서, 외부/내부 어드레스를 저장한다. 따라서 상기 유닛 블록(132~136)은, X-ADDRESS를 카운팅하고 외부 어드레스를 세팅할 수 있는 카운터의 단위 블록이다.
상기 먹스(120~130)는, 상기 유닛 블록에 외부 어드레스를 세팅하기 위해 제어신호를 만든다.
상기 선택부(138~142)는, 외부 자동 리프레쉬 명령이 입력되면, 외부 어드레스를 X-ADDRESS로 내부내주기 위한 선택 블록이다.
다음은 상기와 같은 구성으로 이루어진 본 발명에 따른 자동 리프레쉬 제어 동작에 대해서 설명한다.
도 7은 본 발명의 X-ADDRESS 발생기에 포함되고 있는 각 부의 동작 파형도를 나타내고 있다.
뱅크3 선택신호(BA3)와 로우 어드레스 정보(INITIAL ADD0)를 가진 자동 리프레쉬 명령(AREF)이 외부로부터 입력되면, 커맨드디코더(110)는 자동 리프레쉬 신호(AREFP)를 발생한다.
카운터 제어부(118)는, 상기 자동 리프레쉬 신호(AREFP)와 뱅크3 신호(BA3)를 입력하고, 입력받은 자동 리프레쉬 커맨드가 외부 어드레스를 가진 자동 리프레쉬 임을 판단해서 신호(INI_FLAG)를 발생한다.
X-ADDRESS 발생기(114)는, 상기 자동 리프레쉬 신호(AREFP)와, 로우 어드레스 정보(INITIAL ADD0) 그리고 상기 카운터 제어부(118)에서 발생하는 INI_FLAG 신호를 입력으로한다. 상기 X-ADDRESS 발생기(114)는 상기 카운터 제어부(118)로부터 입력되는 INI_FLAG 신호가 인에이블상태(하이신호)이면, 카운터의 유닛 블록(132~136)으로부터 발생신호가 아닌 로우 어드레스 정보(INITIAL ADD0)를 선택 한다. 즉, 선택부(138~142)는, 상기 INI_FLAG 신호가 인에이블상태일 때, 로우 어드레스 정보(INITIAL ADD0) 신호를 선택하여 X-ADDRESS신호(X-ADD0)로 출력한다.
한편, 상기 선택부(138~142)에서 로우 어드레스 정보(INITIAL ADD0)를 선택하여 X-ADDRESS 신호로 출력할 때, 카운터 내부의 유닛블록(132~136)은 각각의 어드레스를 담당하는 D-플립플롭(160)에 INT_ADD<0:11> 값을 저장한다.
그리고 상기 카운터 유닛블록에 저장된 어드레스는, 노말 자동 리프레쉬 명령이 입력되면, 내부 카운터가 동작하여 X-ADDRESS 신호로 출력되어진다.
즉, 입력되는 자동 리프레쉬 명령신호에 외부 어드레스가 포함되지 않은 노말한 자동 리프레쉬 명령신호일 때, 카운터 제어부(118)는 INI_FLAG신호를 디스에이블상태(로우신호)로 출력한다.
따라서 X-ADDRESS 발생기(114) 내부의 선택부(138~142)는 입력되는 INI_FLAG신호가 디스에이블상태이므로, 카운터의 유닛블록에 저장된 내부어드레스를 X-ADDRESS 신호로 출력한다.
이상에서와 같이 본 발명의 자동 리프레쉬 제어회로는, 외부 어드레스가 포함된 자동 리프레쉬 명령이 입력되면, 뱅크(116)의 리프레쉬 동작에 있어서 상기 외부 어드레스를 시작 시점으로 해서 제어되도록 한다. 즉, 특정 뱅크 어드레스를 가진 자동 리프레쉬 커맨드와 함께 입력되는 어드레스를 내부 리프레쉬 카운터의 시작 어드레스로 지정하여, 원하는 만큼의 리프레쉬를 하고, 동시에 원하는 영역에 서부터 리프레쉬를 할 수 있도록 한다.
이상 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 반도체장치에서 원하는 영역의 리프레쉬를 제어하는 경우에 적용될 수 있다. 따라서 본 발명은 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.
도 1은 종래 기술에 따른 자동 리프레쉬 제어회로의 블록도,
도 2는 본 발명의 일 실시예에 따른 자동 리프레쉬 제어회로의 블록도,
도 3은 도 2에 도시되고 있는 카운터 제어부의 상세 구성도,
도 4는 도 2에 도시된 X-ADDRESS 발생기의 상세 구성도,
도 5는 도 4에 도시된 카운터 내부 유닛블록의 상세 구성도,
도 6은 도 5에 도시된 D-플립플롭의 상세 구성도,
도 7은 본 발명에 따른 각 부의 동작 파형도.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : 커맨드디코더 112 : 로우 컨트롤부
114 : X-ADDRESS 발생기 116 : 뱅크
118 : 카운터 제어부

Claims (6)

  1. 자동 리프레쉬 커맨드에 외부 어드레스가 포함되어 있는지를 판단하여, 인에이블신호를 발생하는 카운터 제어부;
    상기 카운터 제어부에서 인에이블신호 발생시, 입력된 외부 어드레스를 자동 리프레쉬를 위한 시작 어드레스로 설정하고, 상기 카운터 제어부에서 디스에이블신호 발생시, 내부 어드레스를 자동 리프레쉬를 위한 시작 어드레스로 설정하는 X-어드레스 발생기를 포함하는 것을 특징으로 하는 자동 리프레쉬 제어회로.
  2. 제 1 항에 있어서,
    상기 카운터 제어부는, 뱅크선택신호와 로우 어드레스를 포함하는 자동 리프레쉬 커맨드에 기초하여 인에이블신호를 발생하는 것을 특징으로 하는 자동 리프레쉬 제어회로.
  3. 제 2 항에 있어서,
    상기 카운터 제어부는, 자동 리프레쉬신호와, 뱅크 선택신호를 연산하는 연산부를 포함하는 것을 특징으로 하는 자동 리프레쉬 제어회로.
  4. 제 1 항에 있어서,
    상기 X-어드레스 발생기는, 자동 리프레쉬를 제어하기 위한 X-어드레스를 카운팅하고, 외부 어드레스를 세팅할 수 있는 카운터;
    상기 카운터에 외부 어드레스를 세팅하기 위한 제어신호를 발생하는 먹스;
    상기 카운터 제어부에서 발생하는 인에이블신호에 기초해서, 상기 외부 어드레스를 X-어드레스로 선택하는 선택부를 포함하는 것을 특징으로 하는 자동 리프레쉬 제어회로.
  5. 제 4 항에 있어서,
    상기 카운터는, 외부/내부 어드레스를 저장하는 D-플립플롭을 포함하는 것을 특징으로 하는 자동 리프레쉬 제어회로.
  6. 제 1 항에 있어서,
    외부 커맨드를 입력하고, 자동 리프레쉬 명령신호를 발생하는 커맨드 디코더와;
    자동 리프레쉬 명령신호를 입력하고, 로우 액티브신호를 발생하는 로우 컨트롤부를 더 포함하는 것을 특징으로 하는 자동 리프레쉬 제어회로.
KR1020080053367A 2008-06-05 2008-06-05 자동 리프레쉬 제어회로 KR20090126976A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080053367A KR20090126976A (ko) 2008-06-05 2008-06-05 자동 리프레쉬 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080053367A KR20090126976A (ko) 2008-06-05 2008-06-05 자동 리프레쉬 제어회로

Publications (1)

Publication Number Publication Date
KR20090126976A true KR20090126976A (ko) 2009-12-09

Family

ID=41688004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080053367A KR20090126976A (ko) 2008-06-05 2008-06-05 자동 리프레쉬 제어회로

Country Status (1)

Country Link
KR (1) KR20090126976A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8638626B2 (en) 2010-11-02 2014-01-28 Samsung Electronics Co., Ltd. Row address control circuit semiconductor memory device including the same and method of controlling row address
US8830778B2 (en) 2012-05-21 2014-09-09 SK Hynix Inc. Refresh method and semiconductor memory device using the same
US9129704B2 (en) 2013-04-02 2015-09-08 SK Hynix Inc. Semiconductor memory devices and semiconductor systems including the same
US10311936B2 (en) 2015-08-12 2019-06-04 Samsung Electronics Co., Ltd. Semiconductor memory device managing flexible refresh skip area

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8638626B2 (en) 2010-11-02 2014-01-28 Samsung Electronics Co., Ltd. Row address control circuit semiconductor memory device including the same and method of controlling row address
US8830778B2 (en) 2012-05-21 2014-09-09 SK Hynix Inc. Refresh method and semiconductor memory device using the same
US9129704B2 (en) 2013-04-02 2015-09-08 SK Hynix Inc. Semiconductor memory devices and semiconductor systems including the same
US10311936B2 (en) 2015-08-12 2019-06-04 Samsung Electronics Co., Ltd. Semiconductor memory device managing flexible refresh skip area
US11631449B2 (en) 2015-08-12 2023-04-18 Samsung Electronics Co., Ltd. Semiconductor memory device managing flexible refresh skip area
US11887650B2 (en) 2015-08-12 2024-01-30 Samsung Electronics Co., Ltd. Semiconductor memory device managing flexible refresh skip area

Similar Documents

Publication Publication Date Title
KR100621619B1 (ko) 리플레쉬 동작을 수행하는 반도체 메모리 장치
US8681578B2 (en) Semiconductor device that performs refresh operation
KR102387589B1 (ko) 메모리 장치
KR100608370B1 (ko) 메모리 장치의 리프레쉬 수행 방법
JP5505802B2 (ja) メモリ装置を動作する方法
US9437275B2 (en) Memory system and method for operating the same
JP5098391B2 (ja) 半導体メモリ、システムおよび半導体メモリの動作方法
US7269085B2 (en) Non volatile semiconductor memory device having a multi-bit cell array
US9030904B2 (en) Memory device and memory system having programmable refresh methods
KR20160132243A (ko) 반도체 메모리 장치
US20070133331A1 (en) Device and method for reducing refresh current consumption
KR100515072B1 (ko) 리프레시 동작에서의 전력소모를 줄이기 위한반도체메모리장치
KR100655288B1 (ko) 셀프-리프레쉬 동작을 제어하는 로직 엠베디드 메모리 및그것을 포함하는 메모리 시스템
US9886992B2 (en) Memory device and system including the same
US20140068171A1 (en) Refresh control circuit and semiconductor memory device including the same
KR20090126976A (ko) 자동 리프레쉬 제어회로
US6775177B2 (en) Semiconductor memory device switchable to twin memory cell configuration
KR20130042079A (ko) 반도체 장치의 리프레쉬 제어회로 및 방법
KR102457630B1 (ko) 반도체 장치 및 이를 포함하는 메모리 모듈
US7969807B2 (en) Memory that retains data when switching partial array self refresh settings
KR20060084071A (ko) 반도체 메모리에서의 리프레쉬 제어회로 및 그에 따른제어방법
KR100529036B1 (ko) 셀프 리프레시 전류를 줄인 반도체 메모리 소자
KR20180010805A (ko) 리프레쉬 제어 장치 및 이를 포함하는 메모리 장치
KR20110131634A (ko) 뱅크 그룹 리프레쉬 제어장치
US7573772B2 (en) Semiconductor memory device and self-refresh method therefor

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination