KR102387589B1 - 메모리 장치 - Google Patents
메모리 장치 Download PDFInfo
- Publication number
- KR102387589B1 KR102387589B1 KR1020160068635A KR20160068635A KR102387589B1 KR 102387589 B1 KR102387589 B1 KR 102387589B1 KR 1020160068635 A KR1020160068635 A KR 1020160068635A KR 20160068635 A KR20160068635 A KR 20160068635A KR 102387589 B1 KR102387589 B1 KR 102387589B1
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- address
- hammering
- redundancy
- information storage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
메모리 장치는 다수의 워드라인; 상기 워드라인을 대체하기 위한 다수의 리던던시 워드라인; 상기 다수의 워드라인 및 상기 다수의 리던던시 워드라인 중 로우 해머링(row hammering) 워드라인의 어드레스를 저장하는 해머링 정보 저장부; 상기 해머링 정보 저장부에 저장된 어드레스에 대응하는 워드라인 또는 리던던던시 워드라인에 인접한 워드라인 또는 리던던시 워드라인의 어드레스를 생성하는 어드레스 생성부; 및 상기 어드레스 생성부에서 생성된 어드레스에 대응하는 워드라인 또는 리던던시 워드라인이 추가 리프레시되도록 제어하는 리프레시 제어부를 포함할 수 있다.
Description
본 특허문서는 메모리 및 메모리 시스템에 관한 것이다.
메모리 장치의 메모리 셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시(refresh) 동작이라 한다.
도 1은 로우 해머(row hammer) 현상을 설명하기 위해 메모리 장치에 포함된 셀 어레이의 일부를 나타낸 도면이다. 'BL'은 비트라인이다.
도 1에서 셀 어레이 내에서 'WLK-1', 'WLK', 'WLK+1'은 나란히 배치된 3개 워드라인이다. 'HIGH_ACT'가 표시된 'WLK'는 액티브 횟수가 많거나 액티브 빈도가 높은 워드라인이고, 'WLK-1' 및 'WLK+1'은 'WLK'와 인접하게 배치된 워드라인이다. 'CELL_K-1', 'CELL_K', 'CELL_K+1'은 각각 'WLK-1', 'WLK', 'WLK+1'에 연결된 메모리 셀이다. 메모리 셀(CELL_K-1, CELL_K, CELL_K+1)은 셀 트랜지스터(TR_K-1, TR_K, TR_K+1) 및 셀 캐패시터(CAP_K-1, CAP_K, CAP_K+1)를 포함한다.
도 1에서 'WLK'가 액티브 및 프리차지(디액티브)되면 'WLK'와 'WLK-1' 및 'WLK+1' 사이에 발생하는 커플링 현상으로 인해 'WLK-1' 및 'WLK+1'의 전압이 상승 및 하강하면서 셀 캐패시터(CAP_K-1,CAP_K+1)에 저장된 전하량에도 영향을 미친다. 따라서 'WLK'가 많이 액티브-프리차지되는 경우되어 'WLK'이 액티브 상태와 프리차지 상태에서 토글하는 경우 'CAP_K-1', 'CAP_K+1'에 저장된 전하량의 변화로 인해 'CELL_K-1', 'CELL_K+1'에 저장된 데이터가 손상될 수 있다.
또한 워드라인(WLK)이 액티브 상태와 프리차지 상태를 토글하면서 발생한 전자기파가 인접 워드라인(WLK-1, WLK+1)에 연결된 메모리 셀(CELL_K-1, CELL_K+1)에 포함된 셀 캐패시터(CAP_K-1, CAP_K+1)의 전자를 유입/유출시킴으로서 메모리 셀의 데이터가 손상될 수 있다.
본 발명의 일 실시예는 로우 해머링 워드라인에 인접한 워드라인을 추가 리프레시하여 메모리 셀의 데이터가 손상되는 것을 방지하는 메모리 장치를 제공할 수 있다.
본 발명의 일 실시예는 로우 해머링 워드라인이 리던던시 워드라인인 경우 인접한 리던던시 워드라인을 추가 리프레시하여 메모리 셀의 데이터가 손상되는 것을 방지하는 메모리 장치를 제공할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 워드라인; 상기 워드라인을 대체하기 위한 다수의 리던던시 워드라인; 상기 다수의 워드라인 및 상기 다수의 리던던시 워드라인 중 로우 해머링(row hammering) 워드라인의 어드레스를 저장하는 해머링 정보 저장부; 상기 해머링 정보 저장부에 저장된 어드레스에 대응하는 워드라인 또는 리던던던시 워드라인에 인접한 워드라인 또는 리던던시 워드라인의 어드레스를 생성하는 어드레스 생성부; 및 상기 어드레스 생성부에서 생성된 어드레스에 대응하는 워드라인 또는 리던던시 워드라인이 추가 리프레시되도록 제어하는 리프레시 제어부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 워드라인; 상기 워드라인을 대체하기 위한 다수의 리던던시 워드라인; 상기 다수의 워드라인 및 상기 다수의 리던던시 워드라인 중 로우 해머링(row hammering) 워드라인의 어드레스 및 상기 로우 해머링 워드라인이 워드라인 및 리던던시 워드라인 중 무엇인지 나타내는 대체 정보를 저장하고, 상기 로우 해머링 워드라인에 인접한 워드라인 또는 리던던시 워드라인의 어드레스를 생성하는 해머링 어드레스 생성부; 상기 대체 정보가 상기 로우 해머링 워드라인이 리던던시 워드라인임을 나타내는 경우 상기 다수의 리던던시 워드라인 중 상기 해머링 어드레스 생성부에서 생성된 어드레스에 대응하는 리던던시 워드라인이 선택되도록 제어하는 리던던시 선택부; 및 상기 해머링 어드레스 생성부에서 생성된 어드레스에 대응하는 워드라인 또는 리던던시 워드라인이 추가 리프레시도록 제어하는 리프레시 제어부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 워드라인; 상기 워드라인을 대체하기 위한 하나 이상의 리던던시 워드라인을 포함하는다수의 리던던시 그룹; 상기 다수의 워드라인 중 로우 해머링 워드라인 또는 로우 해머링 워드라인이 리던던시 워드라인이면 경우 로우 해머링 워드라인에 의해 대체된 워드라인의 어드레스를 저장하는 제1해머링 정보 저장부; 상기 제1해머링 정보 저장부에 저장된 어드레스에 대응하는 워드라인에 인접한 워드라인의 어드레스를 생성하는 제1어드레스 생성부; 상기 로우 해머링 워드라인이 상기 다수의 리던던시 그룹 중 대응하는 리던던시 그룹의 리던던시 워드라인이면 상기 로우 해머링 워드라인의 어드레스를 저장하는 다수의 제2해머링 정보 저장부; 상기 다수의 제2해머링 정보 저장부 중 대응하는 제2해머링 정보 저장부에 저장된 어드레스에 대응하는 리던던시 워드라인에 인접한 리던던시 워드라인의 어드레스를 생성하는 다수의 제2어드레스 생성부; 및 상기 제1어드레스 생성부에서 생성된 어드레스에 대응하는 워드라인 또는 상기 제2어드레스 생성부에서 생성된 어드레스에 대응하는 리던던시 워드라인이 추가 리프레시되도록 제어하는 리프레시 제어부를 포함할 수 있다.
본 기술은 로우 해머링 워드라인에 인접한 워드라인을 추가 리프레시하여 로우 해머링 현상이 발생해도 메모리 장치에 저장된 데이터가 손상되는 것을 막아 메모리 장치가 정상적으로 동작하도록 할 수 있다.
본 기술은 로우 해머링 워드라인이 리던던시 워드라인인 경우에도 로우 해머링 워드라인에 인접한 리던던시 워드라인을 추가 리프레시하여 리프레시하여 리던던시 워드라인에 로우 해머링 현상이 발생해도 메모리 장치에 저장된 데이터가 손생되는 것을 막아 메모리 장치가 정상적으로 동작하도록 할 수 있다.
도 1은 로우 해머(row hammer) 현상을 설명하기 위해 메모리 장치에 포함된 셀 어레이의 일부를 나타낸 도면,
도 2는 본 발명의 일 실시예에 따른 메모리 장치의 구성도,
도 3은 해머링 제어부(220)의 구성도,
도 4는 해머링 정보 저장부(320)의 구성도,
도 5는 리던던시 제어부(250)을 구성도,
도 6은 본 발명의 일 실시예에 따른 메모리 장치의 구성도,
도 7은 해머링 제어부(620)의 구성도.
도 2는 본 발명의 일 실시예에 따른 메모리 장치의 구성도,
도 3은 해머링 제어부(220)의 구성도,
도 4는 해머링 정보 저장부(320)의 구성도,
도 5는 리던던시 제어부(250)을 구성도,
도 6은 본 발명의 일 실시예에 따른 메모리 장치의 구성도,
도 7은 해머링 제어부(620)의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하에서 로우 해머링 워드라인이란 액티브 횟수가 기준횟수 이상이거나 액티브 빈도가 기준빈도 이상인 워드라인 또는 리던던시 워드라인을 나타낼 수 있다. 해머링 어드레스는 로우 해머링 워드라인의 어드레스를 나타낼 수 있다. 따라서 로우 해머링 워드라인이 워드라인이면 해머링 어드레스는 워드라인의 어드레스이고, 로우 해머링 워드라인이 리던던시 워드라인이면 해머링 어드레스는 리던던시 워드라인의 어드레스일 수 있다.
도 2는 본 발명의 일 실시예에 따른 메모리 장치의 구성도이다.
도 2를 참조하면, 메모리 장치는 셀 어레이(210), 해머링 제어부(220), 리프레시 카운터(230), 리프레시 제어부(240), 리던던시 제어부(250), 리던던시 선택부(260)를 포함할 수 있다.
셀 어레이(210)는 다수의 워드라인(WL0 - WLn, 워드라인), 워드라인들 중 불량이 발생한 워드라인을 대체하기 위한 리던던시 워드라인(RWL0 - RWLm, 리던던시 워드라인), 다수의 비트라인(BL) 및 다수의 메모리 셀(MC)을 포함할 수 있다.
해머링 제어부(220)는 로우 해머링 워드라인을 검출하고, 해머링 어드레스를 저장할 수 있다. 해머링 제어부(220)는 액티브된 횟수가 기준횟수 이상이라는 제1조건, 액티브된 빈도가 기준빈도 이상이라는 제2조건 중 하나 이상의 조건을 만족하는 워드라인 또는 리던던시 워드라인을 로우 해머링 워드라인으로 검출할 수 있다. 참고로 기준빈도는 소정의 구간 동안 메모리 장치에서 수행된 액티브 동작의 총 횟수와 특정 워드라인이 액티브된 횟수의 비로 나타낼 수 있다. 예를 들어, 기준빈도가 2/5라는 것은 액티브 동작이 5회 수행되는 동안 특정 워드라인이 2회 액티브되는 것을 나타낼 수 있다.
해머링 제어부(220)는 메모리 장치의 액티브 동작시 활성화되는 액티브 신호(ACT)에 대응하는 입력 어드레스(I_ADD)가 입력된 횟수를 이용해 로우 해머링 워드라인을 검출할 수 있다. 예를 들어, 액티브 신호(ACT)가 활성화되었을 때 특정 워드라인에 대응하는 입력 어드레스(I_ADD)가 입력된 횟수를 카운팅함으로써 특정 워드라인이 액티브된 횟수 또는 액티브된 빈도를 검출할 수 있다. 이때 검출된 특정 워드라인이 리던던시 워드라인으로 대체된 경우에는 이러한 리던던시 워드라인이 로우 해머링 워드라인이 될 수 있다.
해머링 제어부(220)는 로우 해머링 워드라인이 워드라인이면 이러한 워드라인에 대응하는 입력 어드레스(I_ADD)를 해머링 어드레스(H_ADD)로서 저장할 수 있다. 해머링 제어부(220)는 로우 해머링 워드라인이 리던던시 워드라인이면 이러한 리던던시 워드라인에 대응하는 어드레스(R_ADD) 및 로우 해머링 워드라인에 의해 대체된 워드라인의 입력 어드레스(I_ADD)를 저장할 수 있다. 또한 해머링 제어부(220)는 로우 해머링 워드라인이 워드라인 또는 리던던시 워드라인 중 무엇인지 나타내는 대체 정보(RED)를 저장할 수 있다.
이와 같은 동작을 위해, 해머링 제어부(220)는 로우 해머링 워드라인이 검출되면 입력 어드레스(I_ADD)를 저장하되, 이와 함께 리페어 동작 여부를 나타내는 히트신호(HIT)를 대체 정보(RED)로 저장하고, 히트신호(HIT)가 활성화된 경우 액티브된 리던던시 워드라인에 대응하는 어드레스(R_ADD)를 저장할 수 있다.
해머링 제어부(220)는 추가 리프레시가 수행되는 구간에서 저장된 어드레스를 이용하여 로우 해머링 워드라인에 인접한 워드라인 또는 리더던시 워드라인의 어드레스를 생성하여 출력할 수 있다. 해머링 제어부(220)는 대체 정보(RED)를 참조하여 로우 해머링 워드라인이 워드라인이면 워드라인을 선택하기 위한 타겟 어드레스(T_ADD)를 생성하여 출력하고, 로우 해머링 워드라인이 리던던시 워드라인이면 리던던시 워드라인을 선택하기 위한 타겟 어드레스(TR_ADD)를 생성하여 출력할 수 있다. 또한 해머링 제어부(220)는 추가 리프레시 신호(SR)가 활성화되는 추가 리프레시 구간에서 대체 정보(RED)를 출력할 수 있다. 대체 정보(RED)는 로우 해머링 워드라인이 워드라인인 경우 비활성화되고, 로우 해머링 워드라인이 리던던시 워드라인인 경우 활성화될 수 있다.
해머링 제어부(220)는 자신에게 저장된 해머링 어드레스(H_ADD)에 소정의 값을 더하거나 빼서 타겟 어드레스(T_ADD 또는 TR_ADD)를 생성할 수 있다. 해머링 제어부(220)는 로우 해머링 워드라인이 워드라인인 경우 해머링 어드레스(H_ADD)에 1을 더하거나 빼서 타겟 어드레스(T_ADD)를 생성하고, 로우 해머링 워드라인이 리던던시 워드라인인 경우 해머링 어드레스(H_ADD)에 1을 더하거나 빼서 타겟 어드레스(TR_ADD)를 생성할 수 있다. 해머링 어드레스(H_ADD)가 K번째 워드라인에 대응하면 해머링 어드레스(H_ADD)에서 1을 뺀 값은 K-1번째 워드라인에 대응하고, 1을 더한 값은 K+1번째 워드라인에 대응할 수 있다. 해머링 어드레스(H_ADD)가 L번째 리던던시 워드라인에 대응하면 해머링 어드레스(H_ADD)에서 1을 뺀 값은 L-1번째 리던던시 워드라인에 대응하고, 1을 더한 값은 L+1번째 리던던시 워드라인에 대응할 수 있다.
리프레시 카운터(230)는 리프레시 신호(REFA)가 활성화되면 카운팅을 수행하여 카운팅 어드레스(C_ADD)를 생성할 수 있다. 리프레시 카운터(230)는 카운팅을 통해 카운팅 어드레스(C_ADD)의 값을 1씩 증가시킬 수 있다. 카운팅 어드레스(C_ADD)의 값을 1씩 증가시킨다는 것은 금번에 K번째 워드라인이 선택되었다면 다음번에는 K+1번째 워드라인이 선택되도록 카운팅 어드레스(C_ADD)를 변화시킨다는 것을 나타낼 수 있다. 리프레시 카운터(230)는 추가 리프레시 신호(SR)가 활성화되면 카운팅 동작을 수행하지 않을 수 있다.
리프레시 제어부(240)는 리프레시 커맨드(REF)가 인가되면 리프레시 신호(REFA)를 1회 이상 활성화(예, 2회)하되, 리프레시 커맨드(REF)가 인가된 횟수를 카운팅하여 리프레시 커맨드(REF)가 인가된 횟수를 카운팅하여 소정의 조건에서 추가 리프레시 신호(SR)를 활성화할 수 있다.
추가 리프레시 신호(SR)가 비활성화된 상태에서 리프레시 신호(REFA)가 활성화되면 노멀 리프레시 동작이 수행되고, 추가 리프레시 신호(SR)가 활성화된 상태에서 리프레시 신호(REFA)가 활성화되면 추가 리프레시 동작이 수행될 수 있다. 예를 들어, 리프레시 제어부(240)는 리프레시 커맨드가 8의 배수 만큼씩 인가될 때마다 추가 리프레시 신호(SR)를 활성화하고, 추가 리프레시 신호(SR)가 활성화된 후 리프레시 신호(REFA)가 2회 활성화된 후에 추가 리프레시 신호(SR)를 비활성화할 수 있다.
리던던시 제어부(250)는 대체되는 워드라인의 어드레스를 저장하고, 메모리 장치의 리페어 동작을 제어할 수 있다. 참고로 리페어 동작이란 불량이 발생한 워드라인을 리던던시 워드라인으로 대체하고, 불량이 발생한 워드라인 대신에 이를 대체한 리던던시 워드라인을 액세스하는 동작을 나타낼 수 있다.
리던던시 제어부(250)는 리던던시 워드라인(RWL0 - RWLm)에 각각 대응하는 어드레스 저장부들(도 2에 미도시 됨)을 포함하고, 히트신호(HIT) 및 다수의 리던던시 워드라인(RWL0 - RWLm)에 각각 대응하는 신호(HIT<0:m>)를 생성할 수 있다. 리던던시 제어부(250)는 다수의 어드레스 저장부 중 입력 어드레스(I_ADD)와 동일한 어드레스가 저장된 어드레스 저장부가 있으면, 신호(HIT<0:m>) 중 이러한 어드레스 저장부에 대응하는 신호를 활성화할 수 있다. 또한 신호들(HIT<0:m>) 중 하나 이상의 신호가 활성화되면 히트신호(HIT)를 활성화할 수 있다.
리던던시 선택부(260)는 리던던시 제어부(250)에서 생성된 신호들(HIT<0:m>)에 관계없이 어드레스(R_ADD, TR_ADD)를 이용하여 리던던시 워드라인을 선택하기 위해 이용되는 회로일 수 있다. 리던던시 선택부(260)는 테스트 동작시 외부에서 입력되는 어드레스(R_ADD)를 이용해 리던던시 워드라인을 선택하기 위한 회로일 수 있다. 테스트 동작이 수행되는 동안 테스트 신호(TEST)가 활성화될 수 있다. 리던던시 선택부(260)는 추가 리프레시 구간에서 대체 정보(RED)가 로우 해머링 워드라인이 리던던시 워드라인임을 나타내면 타겟 어드레스(TR_ADD)에 대응하는 리던던시 워드라인이 선택되도록할 수 있다.
셀 어레이(210)는 액티브 커맨드(ACT)가 인가되었을 때 입력 어드레스(I_ADD)에 대응하는 워드라인을 액티브하고, 히트신호(HIT)가 활성화된 경우 HIT<0:m> 중 활성화된 신호에 대응하는 리던던시 워드라인을 액티브할 수 있다. 프리차지 커맨드(PRE)가 인가되면 활성화된 워드라인 또는 리던던시 워드라인을 프리차지할 수 있다. 또한 셀 어레이(210)는 테스트 신호(TEST)가 활성화된 경우 어드레스(R_ADD)에 대응하는 리던던시 워드라인을 액세스할 수 있다.
셀 어레이(210)는 리프레시 신호(REFA)가 활성화되면 카운팅 어드레스(C_ADD)에 대응하는 워드라인을 리프레시하되, 히트신호(HIT)가 활성화된 경우 히트신호(HIT)가 활성화된 경우 HIT<0:m> 중 활성화된 신호에 대응하는 리던던시 워드라인을 리프레시할 수 있다. 또한 셀 어레이(210)는 추가 리프레시 신호(SR)가 활성화된 경우 리프레시 신호(REFA)가 활성화되면 타겟 어드레스(T_ADD)에 대응하는 워드라인을 리프레시하되, 대체 정보(RED)가 활성화된 경우 타겟 어드레스(TR_ADD)에 대응하는 워드라인을 리프레시할 수 있다.
로우 해머링 현상에 의한 데이터의 열화는 로우 해머링 워드라인에 인접한 워드라인을 리프레시함으로써 방지될 수 있다. 그런데 로우 해머링이 워드라인이 리던던시 워드라인인 경우 인접한 리던던시 워드라인을 선택하여 리프레시하기 위한 방법이 문제가 된다. 일반적으로 워드라인은 대응하는 어드레스를 이용하여 선택되지만 리던던시 워드라인은 어드레스가 아닌 HIT<0:m>신호를 이용해 선택되기 때문이다. 도 2의 메모리 장치는 추가 리프레시 동작시 타겟 어드레스(TR_ADD)를 이용해 선택할 수 있도록 함으로써 로우 해머링 워드라인이 리던던시 워드라인이라도 인접한 리던던시 워드라인을 선택하여 리프레시할 수 있다.
도 3은 해머링 제어부(220)의 구성도이다.
도 3을 참조하면, 해머링 제어부(220)는 해머링 검출부(310), 해머링 정보 저장부(320) 및 어드레스 생성부(330)를 포함할 수 있다.
해머링 검출부(310)는 로우 해머링 워드라인을 검출하고, 로우 해머링 워드라인의 어드레스를 해머링 어드레스(H_ADD)로 출력할 수 있다. 해머링 검출부(310)는 액티브 커맨드(ACT), 입력 어드레스(I_ADD), 히트신호(HIT), 신호들(HIT<0:m>)에 응답하여 로우 해머링 워드라인을 검출할 수 있다. 해머링 검출부(310)는 어떤 값을 가지는 입력 어드레스(I_ADD)가 액티브 커맨드(ACT)와 함께 입력된 횟수 또는 빈도를 이용하여 로우 해머링 워드라인을 검출할 수 있다. 예를 들어, 워드라인(WLk)에 대응하는 입력 어드레스(I_ADD)가 액티브 커맨드(ACT)와 함께 입력된 횟수가 기준횟수 이상이거나 빈도가 기준빈도 이상이면 워드라인(WLk)에 대응하는 입력 어드레스(I_ADD)를 해머링 어드레스(H_ADD)로 출력할 수 있다. 해머링 검출부(310)는 로우 해머링 워드라인이 검출되면 검출신호(DET)를 활성화할 수 있다.
다만 로우 해머링 워드라인이 리던던시 워드라인인 경우 HIT<0:m> 중 활성화된 신호에 대응하는 어드레스를 해머링 어드레스(H_ADD)로 출력할 수 있다. 예를 들어, HIT<l>가 액티브 커맨드(ACT)의 입력과 함께 활성화된 횟수가 기준횟수 이상이거나 기준빈도 이상이면 HIT<l>에 대응하는 리던던시 워드라인(RWLl)에 대응하는 어드레스를 해머링 어드레스(H_ADD)로 출력할 수 있다.
해머링 정보 저장부(320)는 검출신호(DET)가 활성화되면 해머링 어드레스(H_ADD) 및 히트신호(HIT)를 저장할 수 있다. 히트신호(HIT)는 로우 해머링 워드라인이 워드라인 또는 리던던시 워드라인 중 무엇인지 나타내는 대체 정보(RED)로서 저장될 수 있다. 검출신호(DET)가 활성화되었을 때 히트신호(HIT)가 비활성화된 경우 로우 해머링 워드라인은 워드라인이고, 검출신호(DET)가 활성화되었을 때 히트신호(HIT)가 활성화된 경우 로우 해머링 워드라인은 리던던시 워드라인일 수 있다. 해머링 정보 저장부(320)는 검출신호(DET)가 2회 이상 활성화되는 경우 2개 이상의 어드레스 및 대체 정보를 차례로 저장할 수 있다.
해머링 정보 저장부(320)는 추가 리프레시 구간에서 저장된 어드레스(S_ADD) 및 대체 정보(RED)를 출력할 수 있다. 해머링 정보 저장부(320)는 저장된 어드레스 및 대체 정보들이 2개 이상인 경우 저장된 어드레스들 및 대체 정보들을 차례로 출력할 수 있다. 예를 들어, 제1 및 제2어드레스, 제1 및 제2대체 정보를 저장하는 경우 첫번째 추가 리프레시 구간에서 제1어드레스 및 제1대체 정보를 출력하고, 두번째 추가 리프레시 구간에서 제2어드레스 및 제2대체 정보를 출력할 수 있다.
어드레스 생성부(330)는 해머링 정보 저장부(320)에서 출력된 어드레스(S_ADD)를 이용하여 타겟 어드레스(T_ADD 또는 TR_ADD)를 생성할 수 있다. 어드레스 생성부(330)는 대체 정보(RED)가 비활성화된 경우 추가 리프레시 신호(SR)가 활성화되면 S_ADD에서 1을 빼서 T_ADD를 생성하고, 추가 리프레시 신호(SR)가 활성화된 후 리프레시 신호(REFA)가 활성화되었다가 비활성화되면 S_ADD_에서 1을 더해서 T_ADD를 생성할 수 있다. 어드레스 생성부(330)는 대체 정보(RED)가 활성화된 경우 추가 리프레시 신호(SR)가 활성화되면 S_ADD에서 1을 빼서 TR_ADD를 생성하고, 추가 리프레시 신호(SR)가 활성화된 후 리프레시 신호(REFA)가 활성화되었다가 비활성화되면 S_ADD에서 1을 더해서 TR_ADD를 생성할 수 있다. 이때 S_ADD에서 1을 빼는 순서와 1을 더하는 순서는 바뀔 수 있다.
도 4는 해머링 정보 저장부(320)의 구성도이다.
도 4을 참조하면, 해머링 정보 저장부(320)는 선택신호 생성부(410), 다수의 어드레스 저장부(420_0 - 420_3) 및 다수의 대체 정보 저장부(430_0 - 430_3)를 포함할 수 있다.
선택신호 생성부(410)는 검출신호(DET)가 활성화된 횟수에 따라 제1선택신호들(SEL1<0:3>)을 차례로 활성화하고, 추가 리프레시 신호(SR)가 활성화된 횟수에 따라 제2선택신호들(SEL2<0:3>)을 차례로 활성화할 수 있다. 선택부(410)는 검출신호(DET)가 첫번째 내지 네번째로 활성화되었을 때 SEL1<0> 내지 SEL1<3>를 차례로 활성화할 수 있다. 또한 선택부(410)는 추가 리프레시 신호(SR)가 첫번째 내지 네번째로 활성화되었을 때 SEL2<0> 내지 SEL2<3>를 차례로 활성화할 수 있다.
다수의 어드레스 저장부(420_0 - 420_3)는 검출신호(DET)가 활성화되고, 제1선택신호들(SEL1<0:3>) 중 대응하는 제1선택신호가 활성화된 경우 해머링 어드레스(H_ADD)를 저장할 수 있다. 다수의 어드레스 저장부(420_0 - 420_3)는 추가 리프레시 신호(SR)가 활성화되고, 제2선택신호들(SEL2<0:3>) 중 대응하는 제2선택신호가 활성화되면 저장된 어드레스를 출력(S_ADD)할 수 있다.
다수의 대체 정보 저장부(430_0 - 430_3)는 검출신호(DET)가 활성화되고, 제1선택신호들(SEL1<0:3> 중 대응하는 제1선택신호가 활성화된 경우 히트신호(HIT)를 대체 정보로 저장할 수 있다. 다수의 대체 정보 저장부(430_0 - 430_3)는 추가 리프레시 신호(SR)가 활성화되고, 제2선택신호들(SEL2<0:3>) 중 대응하는 제2선택신호가 활성화되면 저장된 대체 정보를 출력(RED)할 수 있다.
도 5는 리던던시 제어부(250)을 구성도이다.
도 5를 참조하면, 리던던시 제어부(250)는 다수의 어드레스 저장부(510_0 - 510_m), 다수의 비교부(520_0 - 520_m) 및 신호 생성부(530)를 포함할 수 있다. 다수의 어드레스 저장부(510_0 - 510_m)는 각각 RWL0 - RWLm에 대응하고, WL0 - WLn 중 대체되는 워드라인의 어드레스를 저장할 수 있다. 예를 들어, WL13을 RWL3으로 대체하는 경우 WL13의 어드레스가 어드레스 저장부(510_3)에 저장될 수 있다.
다수의 비교부(520_0 - 520_m)는 다수의 어드레스 저장부(510_0 - 510_m)에 각각 대응하되, 입력 어드레스(I_ADD)와 대응하는 어드레스 저장부에 저장된 어드레스(S_ADD0 - S_ADDm)를 비교하여 신호들(HIT<0:m>)를 생성할 수 있다. 비교부들(520_0 - 520_m)은 입력 어드레스(I_ADD)와 대응하는 어드레스 저장부에 저장된 어드레스(S_ADD0 - S_ADDm)가 같으면 신호들(HIT<0:m>) 중 대응하는 신호를 활성화할 수 있다.
신호 생성부(530)는 히트신호(HIT)를 생성하되, 신호들(HIT<0:m>) 중 하나 이상의 신호가 활성화된 경우 히트신호(HIT)를 활성화하고, 신호들(HIT<0:m>) 모두가 비활성화된 경우 히트신호(HIT)를 비활성화할 수 있다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치의 구성도이다.
도 6을 참조하면, 메모리 장치는 셀 어레이(610), 해머링 제어부(620), 리프레시 카운터(630), 리프레시 제어부(640), 리던던시 제어부(650), 리던던시 선택부(660)를 포함할 수 있다.
도 6의 메모리 장치에서 셀 어레이(610)는 다수의 워드라인(WL)과 함께 각각 하나 이상의 리던던시 워드라인(RWL0_0 - RWL0_m 내지 RWL3_0 - RWL3_m)를 포함하는 다수의 리던던시 그룹(RG0 - RG3)을 포함할 수 있다(비트라인 및 메모리 셀의 도시는 생략함). 도 6의 메모리 장치는 다수의 리던던시 그룹(RG0 - RG3)을 포함한다는 점을 제외하면 도 2의 메모리 장치와 동일하게 동작할 수 있다.
도 7은 해머링 제어부(620)의 구성도이다.
도 7을 참조하면, 해머링 제어부(620)는 해머링 검출부(710), 제1해머링 정보 저장부(720), 제1어드레스 생성부(730), 다수의 제2해머링 정보 저장부(740_0 - 740_3) 및 다수의 제2어드레스 생성부(750_0 - 750_3)를 포함할 수 있다.
해머링 검출부(710)는 로우 해머링 워드라인을 검출하고, 로우 해머링 워드라인의 어드레스를 해머링 어드레스(H_ADD, HR_ADD0 - HR_ADD3)로 출력할 수 있다. 해머링 검출부(710)는 액티브 커맨드(ACT), 입력 어드레스(I_ADD), 히트신호들(HIT, HIT0 - HIT3), 신호들(HIT0<0:m> - HIT3<0:m>)에 응답하여 로우 해머링 워드라인을 검출할 수 있다. HIT0 - HIT3는 각각 RG0 - RG3에 대응하는 신호이고, HIT0<0:m> - HIT3<0:m>는 각각 RWL0_0 - RWL0_m 내지 RWL3_0 - RWL3_m에 대응하는 신호들이다. 해머링 검출부(710)가 로우 해머링 워드라인을 검출하는 방법은 도 3의 설명에서 상술한 바와 유사하다. 히트신호(HIT)는 히트신호들(HIT0 - HIT3) 중 하나 이상의 히트신호가 활성화되면 활성화되는 신호일 수 있다.
참고로 HIT0<0:m> 중 하나 이상의 신호가 활성화되면 HIT0가 활성화되고, HIT1<0:m> 중 하나 이상의 신호가 활성화되면 HIT1가 활성화되고, HIT2<0:m> 중 하나 이상의 신호가 활성화되면 HIT2가 활성화되고, HIT3<0:m> 중 하나 이상의 신호가 활성화되면 HIT3가 활성화될 수 있다.
해머링 검출부(710)는 로우 해머링 워드라인이 검출되면 검출 신호(DET)를 활성화하고, 해머링 어드레스(H_ADD, HR_ADD0 - HR_ADD3)를 출력할 수 있다. 해머링 검출부(710)는 로우 해머링 워드라인이 워드라인이면 입력 어드레스(I_ADD)를 해머링 어드레스(H_ADD)로 출력할 수 있다.
해머링 검출부(710)는 로우 해머링 워드라인이 리던던시 워드라인이면 HIT0<0:m> - HIT3<0:m> 중 활성화된 신호에 대응하는 어드레스를 HIT0 - HIT3 중 활성화된 히트신호에 대응하는 해머링 어드레스(HR_ADD0 - HR_ADD3)로 출력할 수 있다. 해머링 검출부(710)는 HIT0<0:m> 중 하나의 신호 및 HIT0가 활성화되면 HIT0<0:m> 중 활성화된 신호에 대응하는 어드레스를 해머링 어드레스(HR_ADD0)로 출력할 수 있다. 해머링 검출부(710)는 HIT1<0:m> 중 하나의 신호 및 HIT1가 활성화되면 HIT1<0:m> 중 활성화된 신호에 대응하는 어드레스를 해머링 어드레스(HR_ADD1)로 출력할 수 있다. 해머링 검출부(710)는 HIT2<0:m> 중 하나의 신호 및 HIT2가 활성화되면 HIT2<0:m> 중 활성화된 신호에 대응하는 어드레스를 해머링 어드레스(HR_ADD2)로 출력할 수 있다. 해머링 검출부(710)는 HIT3<0:m> 중 하나의 신호 및 HIT3가 활성화되면 HIT3<0:m> 중 활성화된 신호에 대응하는 어드레스를 해머링 어드레스(HR_ADD3)로 출력할 수 있다.
제1해머링 정보 저장부(720)는 검출신호(DET)가 활성화되면 해머링 어드레스(H_ADD)를 저장할 수 있다. 제1해머링 정보 저장부(720)는 검출신호(DET)가 2회 이상 활성화되는 경우 2개 이상의 어드레스 및 대체 정보를 차례로 저장할 수 있다. 제1해머링 정보 저장부(720)는 추가 리프레시 구간에서 대체 정보(RED0 - RED3)가 모두 비활성화된 경우 저장된 어드레스를 출력(S_ADD)할 수 있다.
제1어드레스 생성부(730)는 제1해머링 정보 저장부(720)에서 출력된 어드레스(S_ADD)를 이용하여 타겟 어드레스(T_ADD)를 생성할 수 있다. 제1어드레스 생성부(730)는 대체 정보(RED0 - RED3)가 모두 비활성화된 경우 추가 리프레시 신호(SR)가 활성화되면 S_ADD에서 1을 빼서 T_ADD를 생성하고, 추가 리프레시 신호(SR)가 활성화된 후 리프레시 신호(REFA)가 활성화되었다가 비활성화되면 S_ADD_에서 1을 더해서 T_ADD를 생성할 수 있다. 이때 S_ADD에서 1을 빼는 순서와 1을 더하는 순서는 바뀔 수 있다.
다수의 제2해머링 정보 저장부(740_0 - 740_3)는 검출신호(DET) 및 대응하는 히트신호(HIT0 - HIT3)가 활성화되면 대응하는 해머링 어드레스(HR_ADD0 - HR_ADD3)를 저장할 수 있다. 제2해머링 정보 저장부들(740_0 - 740_3)은 검출신호(DET)와 대응하는 히트신호가 함께 2회 이상 활성화되는 경우 2개 이상의 어드레스 및 대체 정보를 차례로 저장할 수 있다.
제2해머링 정보 저장부들(740_0 - 740_3)은 추가 리프레시 구간에서 대응하는 히트신호가 활성화된 경우 저장된 어드레스(SR_ADD0 - SR_ADD3) 및 대체 정보(RED0 - RED3)를 출력할 수 있다. 제2해머링 정보 저장부들(740_0 - 740_3)은 저장된 어드레스 및 대체 정보가 2개 이상인 경우 저장된 어드레스들 및 대체 정보들을 차례로 출력할 수 있다.
다수의 제2어드레스 생성부(750_0 - 750_3)는 대응하는 제2해머링 정보 저장부(740_0 - 740_3)에서 출력된 대체 정보(RED0 - RED3)가 활성화된 경우 대응하는 제2해머링 정보 저장부(740_0 - 740_3)에서 출력된 어드레스(SR_ADD0 - SR_ADD3)를 이용하여 타겟 어드레스(TR_ADD0 - TR_ADD3)를 생성할 수 있다. 제2어드레스 생성부(750)들은 대응하는 대체 정보(RED0)가 활성화된 경우 추가 리프레시 신호(SR)가 활성화되면 SR_ADD0에서 1을 빼서 TR_ADD0를 생성하고, 추가 리프레시 신호(SR)가 활성화된 후 리프레시 신호(REFA)가 활성화되었다가 비활성화되면 SR_ADD0에서 1을 더해서 TR_ADD0를 생성할 수 있다. 이때 SR_ADD0에서 1을 빼는 순서와 1을 더하는 순서는 바뀔 수 있다. 또한 나머지 제2어드레스 생성부들(750_1 - 750_3)도 동일하게 동작할 수 있다.
참고로 도 6 및 도 7에는 나타나지 않았지만 제2해머링 정보 저장부들(740_0 - 740_3) 및 제2어드레스 생성부(750_0 - 750_3)들은 대응하는 리던던시 그룹(RG0 - RG3)에 인접하게 배치될 수 있다. 즉, 제2해머링 정보 저장부(740_0) 및 제2어드레스 생성부(750_0)는 리던던시 그룹(RG0)에 인접하게 배치되고, 제2해머링 정보 저장부(740_1) 및 제2어드레스 생성부(750_1)는 리던던시 그룹(RG1)에 인접하게 배치되고, 제2해머링 정보 저장부(740_2) 및 제2어드레스 생성부(750_2)는 리던던시 그룹(RG2)에 인접하게 배치되고, 제2해머링 정보 저장부(740_3) 및 제2어드레스 생성부(750_3)는 리던던시 그룹(RG3)에 인접하게 배치될 수 있다.
도 2와 도 5에의 셀 어레이(210, 510)는 도시된 워드라인, 리던던시 워드라인, 비트라인 및 메모리 셀들 외에 다수의 제어신호에 응답하여 워드라인 및 비트라인을 액세스하는 회로들을 포함할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
Claims (19)
- 다수의 워드라인;
상기 워드라인을 대체하기 위한 다수의 리던던시 워드라인;
상기 다수의 워드라인 및 상기 다수의 리던던시 워드라인 중 로우 해머링(row hammering) 워드라인의 어드레스를 저장하는 해머링 정보 저장부;
상기 해머링 정보 저장부에 저장된 어드레스에 대응하는 워드라인 또는 리던던시 워드라인에 인접한 워드라인 또는 리던던시 워드라인의 어드레스를 생성하는 어드레스 생성부; 및
상기 어드레스 생성부에서 생성된 어드레스에 대응하는 워드라인 또는 리던던시 워드라인이 추가 리프레시되도록 제어하는 리프레시 제어부
를 포함하는 메모리 장치.
- 제 1항에 있어서,
상기 로우 해머링 워드라인은
상기 다수의 워드라인 또는 상기 다수의 리던던시 워드라인 중 액티브된 횟수가 기준횟수 이상이거나 액티브된 빈도가 기준빈도 이상인 워드라인 또는 리던던시 워드라인인 메모리 장치.
- 제 1항에 있어서,
상기 해머링 정보 저장부는
상기 로우 해머링 워드라인이 워드라인 및 리던던시 워드라인 중 무엇인지 나타내는 대체 정보를 저장하는 메모리 장치.
- 제 1항에 있어서,
상기 어드레스 생성부는
상기 해머링 정보 저장부에 저장된 어드레스에 소정의 값을 더하거나 빼서 상기 해머링 정보 저장부에 저장된 어드레스에 대응하는 워드라인 또는 리던던시 워드라인에 인접한 워드라인 또는 리던던시 워드라인의 어드레스를 생성하는 메모리 장치.
- 제 1항에 있어서,
상기 리프레시 제어부는
주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인이 차례로 리프레시되도록 제어하되, 상기 리프레시 커맨드가 소정의 횟수만큼 입력될 때마다 상기 어드레스 생성부에서 생성된 어드레스에 대응하는 워드라인 또는 리던던시 워드라인이 추가 리프레시되도록 제어하는 메모리 장치.
- 제 3항에 있어서,
상기 어드레스 생성부는
상기 대체 정보가 상기 로우 해머링 워드라인이 워드라인임을 나타내는 경우상기 로우 해머링 워드라인에 대응하는 어드레스를 이용하여 상기 로우 해머링 워드라인에 인접한 워드라인의 어드레스를 생성하고,
상기 대체 정보가 상기 로우 해머링 워드라인이 리던던시 워드라인임을 나타내는 경우 상기 로우 해머링 워드라인의 어드레스를 이용하여 상기 로우 해머링 워드라인에 인접한 리던던시 워드라인의 어드레스를 생성하는 메모리 장치.
- 제 6항에 있어서,
테스트 동작시 상기 다수의 리던던시 워드라인 중 어드레스에 대응하는 리던던시 워드라인이 선택되도록 제어하는 리던던시 선택부
를 더 포함하는 메모리 장치.
- 제 7항에 있어서,
상기 리던던시 선택부는
상기 대체 정보가 상기 로우 해머링 워드라인이 리던던시 워드라인임을 나타내는 경우 상기 어드레스 생성부에서 생성된 어드레스에 대응하는 리던던시 워드라인이 선택되도록 제어하는 메모리 장치.
- 다수의 워드라인;
상기 워드라인을 대체하기 위한 다수의 리던던시 워드라인;
상기 다수의 워드라인 및 상기 다수의 리던던시 워드라인 중 로우 해머링(row hammering) 워드라인의 어드레스 및 상기 로우 해머링 워드라인이 워드라인 및 리던던시 워드라인 중 무엇인지 나타내는 대체 정보를 저장하고, 상기 로우 해머링 워드라인에 인접한 워드라인 또는 리던던시 워드라인의 어드레스를 생성하는 해머링 어드레스 생성부;
상기 대체 정보가 상기 로우 해머링 워드라인이 리던던시 워드라인임을 나타내는 경우 상기 다수의 리던던시 워드라인 중 상기 해머링 어드레스 생성부에서 생성된 어드레스에 대응하는 리던던시 워드라인이 선택되도록 제어하는 리던던시 선택부; 및
상기 해머링 어드레스 생성부에서 생성된 어드레스에 대응하는 워드라인 또는 리던던시 워드라인이 추가 리프레시도록 제어하는 리프레시 제어부
를 포함하는 메모리 장치. - 제 9항에 있어서,
상기 로우 해머링 워드라인은
상기 다수의 워드라인 또는 상기 다수의 리던던시 워드라인 중 액티브된 횟수가 기준횟수 이상이거나 액티브된 빈도가 기준빈도 이상인 워드라인 또는 리던던시 워드라인인 메모리 장치.
- 제 9항에 있어서,
상기 해머링 어드레스 생성부는
상기 해머링 정보 저장부에 저장된 어드레스에 소정의 값을 더하거나 빼서 상기 해머링 정보 저장부에 저장된 어드레스에 대응하는 워드라인 또는 리던던시 워드라인에 인접한 워드라인 또는 리던던시 워드라인의 어드레스를 생성하는 메모리 장치.
- 제 9항에 있어서,
상기 리프레시 제어부는
주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인이 차례로 리프레시되도록 제어하되, 상기 리프레시 커맨드가 소정의 횟수만큼 입력될 때마다 상기 어드레스 생성부에서 생성된 어드레스에 대응하는 워드라인 또는 리던던시 워드라인이 추가 리프레시되도록 제어하는 메모리 장치.
- 제 9항에 있어서,
상기 리던던시 선택부는
테스트 동작시 상기 다수의 리던던시 워드라인 중 어드레스에 대응하는 리던던시 워드라인이 선택되도록 제어하는 메모리 장치.
- 다수의 워드라인;
상기 워드라인을 대체하기 위한 하나 이상의 리던던시 워드라인을 포함하는다수의 리던던시 그룹;
상기 다수의 워드라인 중 로우 해머링 워드라인의 어드레스를 저장하는 제1해머링 정보 저장부;
상기 제1해머링 정보 저장부에 저장된 어드레스에 대응하는 워드라인에 인접한 워드라인의 어드레스를 생성하는 제1어드레스 생성부;
상기 다수의 리던던시 그룹 중 대응하는 리던던시 그룹의 리던던시 워드라인들 중 상기 로우 해머링 워드라인의 어드레스를 저장하는 다수의 제2해머링 정보 저장부;
상기 다수의 제2해머링 정보 저장부 중 대응하는 제2해머링 정보 저장부에 저장된 어드레스에 대응하는 리던던시 워드라인에 인접한 리던던시 워드라인의 어드레스를 생성하는 다수의 제2어드레스 생성부; 및
상기 제1어드레스 생성부에서 생성된 어드레스에 대응하는 워드라인 또는 상기 제2어드레스 생성부에서 생성된 어드레스에 대응하는 리던던시 워드라인이 추가 리프레시되도록 제어하는 리프레시 제어부
를 포함하는 메모리 장치.
- 제 14항에 있어서,
상기 로우 해머링 워드라인은
상기 다수의 워드라인 또는 상기 리던던시 워드라인들 중 액티브된 횟수가 기준횟수 이상이거나 액티브된 빈도가 기준빈도 이상인 워드라인 또는 리던던시 워드라인인 메모리 장치.
- 제 14항에 있어서,
상기 제2해머링 정보 저장부는
상기 로우 해머링 워드라인이 워드라인 및 리던던시 워드라인 중 무엇인지 나타내는 대체 정보를 저장하는 메모리 장치. - 제 14항에 있어서,
상기 제1어드레스 생성부는
상기 제1해머링 정보 저장부에 저장된 어드레스에 소정의 값을 더하거나 빼서 상기 해머링 정보 저장부에 저장된 어드레스에 대응하는 워드라인에 인접한 워드라인의 어드레스를 생성하고,
상기 제2어드레스 생성부는
상기 제2해머링 정보 저장부에 저장된 어드레스에 소정의 값을 더하거나 빼서 상기 해머링 정보 저장부에 저장된 어드레스에 대응하는 리던던시 워드라인에 인접한 리던던시 워드라인의 어드레스를 생성하는 메모리 장치.
- 제 14항에 있어서,
상기 리프레시 제어부는
주기적으로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인이 차례로 리프레시되도록 제어하되, 상기 리프레시 커맨드가 소정의 횟수만큼 입력될 때마다 상기 제1어드레스 생성부에서 생성된 어드레스에 대응하는 워드라인 또는 상기 제2어드레스 생성부에서 생성된 어드레스에 대응하는 리던던시 워드라인이 추가 리프레시되도록 제어하는 메모리 장치.
- 제 16항에 있어서,
상기 제1어드레스 생성부는
상기 대체 정보가 상기 로우 해머링 워드라인이 워드라인임을 나타내는 경우 상기 로우 해머링 워드라인에 대응하는 어드레스를 이용하여 상기 로우 해머링 워드라인에 인접한 워드라인의 어드레스를 생성하고,
상기 제2어드레스 생성부는
상기 대체 정보가 상기 로우 해머링 워드라인이 리던던시 워드라인임을 나타내는 경우 상기 로우 해머링 워드라인의 어드레스를 이용하여 상기 로우 해머링 워드라인에 인접한 리던던시 워드라인의 어드레스를 생성하는 메모리 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/991,501 | 2016-01-08 | ||
| US14/991,501 US9478316B1 (en) | 2016-01-08 | 2016-01-08 | Memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170083466A KR20170083466A (ko) | 2017-07-18 |
| KR102387589B1 true KR102387589B1 (ko) | 2022-04-18 |
Family
ID=57136591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160068635A KR102387589B1 (ko) | 2016-01-08 | 2016-06-02 | 메모리 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9478316B1 (ko) |
| KR (1) | KR102387589B1 (ko) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9911484B2 (en) | 2016-06-29 | 2018-03-06 | Micron Technology, Inc. | Oscillator controlled random sampling method and circuit |
| KR102455027B1 (ko) * | 2016-09-05 | 2022-10-17 | 에스케이하이닉스 주식회사 | 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치 |
| US9799391B1 (en) * | 2016-11-21 | 2017-10-24 | Nanya Technology Corporation | Dram circuit, redundant refresh circuit and refresh method |
| KR20180085184A (ko) * | 2017-01-18 | 2018-07-26 | 에스케이하이닉스 주식회사 | 로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법 |
| US10672449B2 (en) * | 2017-10-20 | 2020-06-02 | Micron Technology, Inc. | Apparatus and methods for refreshing memory |
| KR20190123875A (ko) | 2018-04-25 | 2019-11-04 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 구비하는 메모리 시스템 |
| KR102410924B1 (ko) | 2018-05-14 | 2022-06-20 | 삼성전자주식회사 | 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법 |
| KR102617016B1 (ko) * | 2018-09-17 | 2023-12-27 | 삼성전자주식회사 | 자주 접근되는 어드레스를 검출하는 레지스터 클럭 드라이버를 포함하는 메모리 모듈 |
| US10726903B2 (en) * | 2018-09-21 | 2020-07-28 | Nanya Technology Corporation | Row-determining circuit, DRAM, and method for refreshing a memory array |
| US10497426B1 (en) * | 2018-09-21 | 2019-12-03 | Nanya Technology Corporation | Target row generator, DRAM, and method for determining a target row |
| JP6761512B1 (ja) * | 2019-06-05 | 2020-09-23 | 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． | メモリデバイス及びそのローハンマーリフレッシュ方法 |
| TWI700694B (zh) * | 2019-06-10 | 2020-08-01 | 華邦電子股份有限公司 | 記憶體裝置及其列干擾更新方法 |
| CN112309457B (zh) * | 2019-07-26 | 2024-04-30 | 华邦电子股份有限公司 | 存储器装置及其列干扰更新方法 |
| US10930336B1 (en) | 2019-07-31 | 2021-02-23 | Winbond Electronics Corp. | Memory device and row-hammer refresh method thereof |
| JP6831879B2 (ja) * | 2019-08-01 | 2021-02-17 | 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． | メモリ装置とそのリフレッシュ方法 |
| US11276456B2 (en) * | 2020-05-29 | 2022-03-15 | Micron Technology, Inc. | Systems and methods for capture and replacement of hammered word line address |
| CN114446354A (zh) * | 2020-11-04 | 2022-05-06 | 长鑫存储技术有限公司 | 刷新电路及存储器 |
| EP4181129A1 (en) * | 2021-11-10 | 2023-05-17 | Samsung Electronics Co., Ltd. | Semiconductor memory device and method of operating the same |
| EP4210059A4 (en) | 2021-11-19 | 2023-08-09 | Changxin Memory Technologies, Inc. | ROWHAMMER REFRESH METHOD, ROWHAMMER REFRESH CIRCUIT AND SEMICONDUCTOR MEMORY |
| CN116153357A (zh) * | 2021-11-19 | 2023-05-23 | 长鑫存储技术有限公司 | 一种锤击刷新方法、锤击刷新电路及半导体存储器 |
| CN117672290B (zh) * | 2024-02-01 | 2024-05-17 | 长鑫存储技术(西安)有限公司 | 存储器结构、刷新方法及存储器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940008208B1 (ko) * | 1990-12-22 | 1994-09-08 | 삼성전자주식회사 | 반도체 메모리장치의 리던던트 장치 및 방법 |
| JP5405007B2 (ja) * | 2007-07-20 | 2014-02-05 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
| JP5449670B2 (ja) * | 2007-12-25 | 2014-03-19 | ピーエスフォー ルクスコ エスエイアールエル | 半導体記憶装置、および冗長領域のリフレッシュ方法 |
| KR20140070303A (ko) | 2012-11-29 | 2014-06-10 | 삼성전자주식회사 | 인접 로우 어드레스 생성 기능을 갖는 반도체 메모리 장치 |
| US11024352B2 (en) * | 2012-04-10 | 2021-06-01 | Samsung Electronics Co., Ltd. | Memory system for access concentration decrease management and access concentration decrease method |
| KR102003851B1 (ko) | 2012-08-31 | 2019-10-01 | 에스케이하이닉스 주식회사 | 메모리 및 이를 포함하는 메모리 시스템 |
| US9030897B2 (en) * | 2012-08-31 | 2015-05-12 | SK Hynix Inc. | Memory and memory system for preventing degradation of data |
| US9190131B2 (en) * | 2012-12-20 | 2015-11-17 | SK Hynix Inc. | Memory and memory system including the same |
| KR102124987B1 (ko) * | 2013-08-14 | 2020-06-22 | 에스케이하이닉스 주식회사 | 메모리 및 이를 포함하는 메모리 시스템 |
| KR102189533B1 (ko) * | 2013-12-18 | 2020-12-11 | 에스케이하이닉스 주식회사 | 메모리 및 이를 포함하는 메모리 시스템 |
| KR20160011483A (ko) * | 2014-07-22 | 2016-02-01 | 에스케이하이닉스 주식회사 | 메모리 장치 |
-
2016
- 2016-01-08 US US14/991,501 patent/US9478316B1/en active Active
- 2016-06-02 KR KR1020160068635A patent/KR102387589B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US9478316B1 (en) | 2016-10-25 |
| KR20170083466A (ko) | 2017-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102387589B1 (ko) | 메모리 장치 | |
| CN109727624B (zh) | 具有双单元模式的存储器件及其刷新方法 | |
| US9691466B1 (en) | Memory device including refresh controller | |
| US9190139B2 (en) | Memory and memory system including the same | |
| KR102439671B1 (ko) | 메모리 장치 | |
| US9336852B2 (en) | Memory and memory system including the same | |
| KR102194791B1 (ko) | 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법 | |
| US9653139B1 (en) | Simultaneous plural wordline within a bank refreshing control device and memory device including the same | |
| US10020073B2 (en) | Memory device and operating method thereof | |
| US9311985B2 (en) | Memory and memory system for periodic targeted refresh | |
| KR102157769B1 (ko) | 메모리 시스템 및 이의 동작 방법 | |
| KR102204240B1 (ko) | 메모리 장치 및 이를 포함하는 메모리 시스템 | |
| KR102124973B1 (ko) | 메모리 및 이를 포함하는 메모리 시스템 | |
| KR102124987B1 (ko) | 메모리 및 이를 포함하는 메모리 시스템 | |
| KR20180022069A (ko) | 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법 | |
| KR102182368B1 (ko) | 어드레스 검출회로 및 이를 포함하는 메모리 | |
| KR20160132243A (ko) | 반도체 메모리 장치 | |
| KR20150002112A (ko) | 메모리 및 이를 포함하는 메모리 시스템 | |
| KR20150033949A (ko) | 메모리 및 이를 포함하는 메모리 시스템 | |
| US8406074B2 (en) | Semiconductor device | |
| US20150162066A1 (en) | Address storage circuit and memory and memory system including the same | |
| KR20160011015A (ko) | 어드레스 생성회로 및 이를 포함하는 메모리 장치 | |
| KR20170062624A (ko) | 메모리 장치 및 메모리 장치의 동작 방법 | |
| US9627096B2 (en) | Semiconductor memory device | |
| KR20170030215A (ko) | 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |