KR102194791B1 - 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법 - Google Patents

메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법 Download PDF

Info

Publication number
KR102194791B1
KR102194791B1 KR1020130094759A KR20130094759A KR102194791B1 KR 102194791 B1 KR102194791 B1 KR 102194791B1 KR 1020130094759 A KR1020130094759 A KR 1020130094759A KR 20130094759 A KR20130094759 A KR 20130094759A KR 102194791 B1 KR102194791 B1 KR 102194791B1
Authority
KR
South Korea
Prior art keywords
memory
word line
active
command
precharge
Prior art date
Application number
KR1020130094759A
Other languages
English (en)
Other versions
KR20150018164A (ko
Inventor
이요셉
송청기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130094759A priority Critical patent/KR102194791B1/ko
Priority to US14/109,582 priority patent/US9123447B2/en
Priority to TW103104294A priority patent/TWI611295B/zh
Priority to CN201410189833.7A priority patent/CN104347108B/zh
Publication of KR20150018164A publication Critical patent/KR20150018164A/ko
Application granted granted Critical
Publication of KR102194791B1 publication Critical patent/KR102194791B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

메모리는 하나 이상의 메모리 셀이 연결된 다수의 워드라인; 및 리프레시 동작시 상기 다수의 워드라인을 차례로 액티브-프리차지하고, 타겟 리프레시 동작시 상기 하이 액티브 워드라인 - 상기 하이 액티브 워드라인은 액티브 횟수가 기준횟수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인임 - 의 어드레스를 이용하여 선택된 워드라인을 액티브-프리차지하되, 테스트 모드로 설정된 경우 상기 타겟 리프레시 동작시 상기 하이 액티브 워드라인의 어드레스를 이용하여 선택된 워드라인에 연결된 하나 이상의 메모리 셀에 테스트 데이터를 라이트하는 제어부를 포함할 수 있다.

Description

메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법{MEMORY, MEMORY INCLUDING THE SAME AND METHOD FOR OPERATING MEMORY}
본 특허문서는 메모리, 메모리 시스템 및 메모리의 동작방법에 관한 것이다.
메모리의 메모리셀은 스위치역할을 하는 트랜지스터와 전하(데이터)를 저장하는 캐패시터로 구성되어 있다. 메모리 셀 내의 캐패시터에 전하가 있는가 없는가에 따라, 즉 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 이를 방지하기 위해서 데이터를 잃어버리기 전에 메모리 셀 내의 데이터를 읽어서 그 읽어낸 정보에 맞추어 다시금 정상적인 전하량을 재충전해 주어야 한다. 이러한 동작은 주기적으로 반복되어야만 데이터의 기억이 유지되는데, 이러한 셀 전하의 재충전 과정을 리프레시efresh) 동작이라 한다.
리프레시 동작은 메모리 컨트롤러로부터 메모리로 리프레시 커맨드이 인가될 때마다 수행되는데, 메모리 컨트롤러는 메모리의 데이터 유지 시간(data retention time)을 고려해 일정 시간마다 메모리로 리프레시 커맨드을 인가한다. 예를 들어, 메모리의 데이터 유지 시간(data retention time)이 64ms이고, 리프레시 커맨드이 8000번 인가되어야 메모리 내부의 전체 메모리 셀이 리프레시 될 수 있는 경우에, 메모리 컨트롤러는 64ms 동안에 8000번의 리프레시 커맨드을 메모리로 인가한다.
메모리의 집적도가 증가하면서 메모리에 포함된 다수의 워드라인 사이의 간격이 줄어들고 인접한 워드라인 사이의 커플링 효과가 증가하고 있다. 이로 인해 메모리에서 특정 워드라인이 리프레시 사이에 지나치게 여러번 액티브되거나 자주 액티브되는 경우 특정 워드라인에 인접한 워드라인에 연결된 메모리 셀(MC)의 데이터가 손상될 수 있다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면이다. 'BL'은 비트라인이다.
도 1에서 셀 어레이 내에서 'WLK-1', 'WLK', 'WLK+1'은 나란히 배치된 3개 워드라인이다. 'HIGH_ACT'가 표시된 'WLK'는 액티브 횟수가 많거나 액티브 빈도가 높은 워드라인이고, 'WLK-1' 및 'WLK+1'은 'WLK'와 인접하게 배치된 워드라인이다. 'CELL_K-1', 'CELL_K', 'CELL_K+1'은 각각 'WLK-1', 'WLK', 'WLK+1'에 연결된 메모리 셀이다. 메모리 셀(CELL_K-1, CELL_K, CELL_K+1)은 셀 트랜지스터(TR_K-1, TR_K, TR_K+1) 및 셀 캐패시터(CAP_K-1, CAP_K, CAP_K+1)를 포함한다.
도 1에서 'WLK'가 액티브 및 프리차지(디액티브)되면 'WLK'와 'WLK-1' 및 'WLK+1' 사이에 발생하는 커플링 현상으로 인해 'WLK-1' 및 'WLK+1'의 전압이 상승 및 하강하면서 셀 캐패시터(CAP_K-1,CAP_K+1)에 저장된 전하량에도 영향을 미친다. 따라서 'WLK'가 많이 액티브-프리차지되어 'WLK'이 액티브 상태와 프리차지 상태에서 토글하는 경우 'CAP_K-1', 'CAP_K+1'에 저장된 전하량의 변화로 인해 'CELL_K-1', ' CELL_K+1'에 저장된 데이터가 손상될 수 있다.
또한 워드라인이 액티브 상태와 프리차지 상태를 토글하면서 발생한 전자기파가 인접 워드라인에 연결된 메모리 셀에 포함된 셀 캐패시터의 전자를 유입/유출시킴으로서 메모리 셀의 데이터가 손상될 수 있다.
일 실시예는 워드라인 디스터번스로 인한 오류를 방지하는 동작이 정상적으로 수행되는지 테스트하기 위한 메모리, 메모리 시스템 및 메모리의 동작방법을 제공한다.
또한 일 실시예는 워드라인 디스터번스가 발생할 수 있는 워드라인의 어드레스를 확인할 수 있는 메모리, 메모리 시스템 및 메모리의 동작방법을 제공한다.
일 실시예에 따른 메모리는 하나 이상의 메모리 셀이 연결된 다수의 워드라인; 및 리프레시 동작시 상기 다수의 워드라인을 차례로 액티브-프리차지하고, 타겟 리프레시 동작시 상기 하이 액티브 워드라인 - 상기 하이 액티브 워드라인은 액티브 횟수가 기준횟수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인임 - 의 어드레스를 이용하여 선택된 워드라인을 액티브-프리차지하되, 테스트 모드로 설정된 경우 상기 타겟 리프레시 동작시 상기 하이 액티브 워드라인의 어드레스를 이용하여 선택된 워드라인에 연결된 하나 이상의 메모리 셀에 테스트 데이터를 라이트하는 제어부를 포함할 수 있다.
상기 메모리는 상기 다수의 워드라인의 액티브 히스토리를 참조하여 상기 하이 액티브 워드라인의 어드레스를 검출하는 하이 액티브 검출부를 포함할 수 있다.
상기 메모리는 상기 리프레시 동작마다 1회 이상의 카운팅 동작을 수행하여 상기 리프레시 동작시 상기 다수의 워드라인 중 하나의 워드라인을 선택하기 위한 카운팅 어드레스를 생성하는 어드레스 카운팅부를 포함할 수 있다.
일 실시예에 따른 메모리 시스템은 하나 이상의 메모리 셀이 연결된 다수의 워드라인을 포함하고, 리프레시 동작시 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 액티브-프리차지하고, 타겟 리프레시 동작시 상기 리프레시 커맨드에 응답하여 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 하이 액티브 워드라인에 인접한 하나 이상의 인접 워드라인을 액티브-프리차지하고, 테스트 모드로 설정된 경우 상기 타겟 리프레시 동작시 상기 하나 이상의 인접 워드라인에 연결된 하나 이상의 메모리 셀에 테스트 데이터를 라이트하는 메모리; 및 상기 메모리로 상기 리프레시 커맨드를 상기 소정의 주기로 입력하되, 상기 테스트 모드에서 상기 메모리로 상기 리프레시 커맨드를 입력한 후 라이트 커맨드 및 프리차지 커맨드를 차례로 입력하는 메모리 컨트롤러를 포함할 수 있다.
상기 메모리는 상기 다수의 워드라인의 액티브 히스토리를 참조하여 상기 하이 액티브 워드라인을 검출하는 하이 액티브 검출부; 상기 리프레시 동작마다 1회 이상의 카운팅 동작을 수행하여 상기 리프레시 동작시 상기 다수의 워드라인 중 하나의 워드라인을 선택하기 위한 카운팅 어드레스를 생성하는 어드레스 카운팅부; 상기 리프레시 커맨드에 응답하여 리프레시 액티브 신호 및 리프레시 프리차지 신호를 활성화하되, 테스트 모드로 설정된 경우 상기 타겟 리프레시 동작시 상기 리프레시 프리차지 신호를 활성화하지 않는 리프레시 제어부; 및 액티브 커맨드 또는 상기 리프레시 액티브 신호에 응답하여 상기 다수의 워드라인 중 선택된 워드라인을 액티브하고, 상기 프리차지 커맨드 또는 상기 리프레시 프리차지 신호에 응답하여 상기 액티브된 워드라인을 프리차지하는 로우 제어부를 포함할 수 있다.
일 실시예에 따른 메모리 시스템은 하나 이상의 메모리 셀이 연결된 다수의 워드라인을 포함하고, 타겟 리프레시 동작시 액티브 커맨드 및 프리차지 커맨드에 응답하여 상기 리프레시 커맨드에 응답하여 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 하이 액티브 워드라인에 인접한 하나 이상의 인접 워드라인을 액티브-프리차지하고, 테스트 모드로 설정된 경우 상기 타겟 리프레시 동작시 상기 액티브 커맨드 및 프리차지를 수반하는 라이트 커맨드에 응답하여 상기 하나 이상의 인접 워드라인에 연결된 메모리 셀에 테스트 데이터를 라이트하는 메모리; 및 타겟 리프레시 동작시 상기 메모리로 상기 액티브 커맨드 및 상기 프리차지 커맨드를 차례로 입력하되, 상기 테스트 모드에서 상기 메모리로 상기 액티브 커맨드, 상기 프리차지 커맨드 및 상기 프리차지를 수반하는 라이트 커맨드를 차례로 입력하는 메모리 컨트롤러를 포함할 수 있다.
하나 이상의 메모리 셀이 연결된 다수의 워드라인을 포함하는 메모리의 동작방법에 있어서, 일 실시예에 따른 메모리의 동작방법은 상기 메모리를 테스트 모드로 설정하고, 타겟 리프레시 동작시 상기 다수의 워드라인 중 액티브 횟수가 기준회수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 하이 액티브 워드라인에 인접한 하나 이상의 인접 워드라인에 상기 비교 데이터와 다른 테스트 데이터를 라이트하는 단계; 및 상기 다수의 워드라인에 연결된 하나 이상의 메모리 셀의 데이터를 리드하는 단계를 포함할 수 있다.
본 기술은 워드라인 디스터번스로 인한 오류를 방지하는 동작이 정상적으로 수행되는지 테스트할 수 있다.
또한 본 기술은 워드라인 디스터번스가 발생할 수 있는 워드라인을 확인할 수 있다.
도 1은 워드라인 디스터번스 현상을 설명하기 위해 메모리에 포함된 셀 어레이의 일부를 나타낸 도면,
도 2는 타겟 리프레시 동작을 설명하기 위한 메모리 시스템의 구성도,
도 3은 타겟 리프레시 동작을 설명하기 위한 메모리 시스템의 구성도,
도 4는 일 실시예에 따른 메모리 시스템의 구성도,
도 5는 도 4의 메모리 시스템의 동작을 설명하기 위한 도면,
도 6는 일 실시예에 따른 메모리 시스템의 구성도,
도 7은 도 6의 메모리 시스템의 동작을 설명하기 위한 도면,
도 8은 일 실시예에 따른 메모리의 동작방법을 설명하기 위한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하에서 인접 워드라인이란 특정 워드라인에 인접하게 배치되어 연결된 메모리 셀들의 데이터가 특정 워드라인의 액티브-프리차지 동작에 영향을 받는 워드라인을 나타낸다. 하이 액티브 워드라인이란 액티브 횟수가 기준횟수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하여 인접한 워드라인에 연결된 메모리 셀의 데이터를 열화시킬 수 있는 워드라인을 나타낸다. 리프레시 커맨드에 응답하여 선택된 워드라인을 액티브-프리차지하는 것은 선택된 워드라인에 대한 리프레시 동작을 나타낼 수 있다.
도 2는 타겟 리프레시 동작을 설명하기 위한 메모리 시스템의 구성도이다.
도 2에 도시된 바와 같이, 메모리 시스템은 메모리(210) 및 메모리 컨트롤러(220)를 포함할 수 있다. 도 2는 메모리(210) 내부적으로 타겟 리프레시 동작을 수행하는 메모리 시스템을 나타낸다.
메모리 컨트롤러(220)는 메모리(210)에 커맨드(CMDs)와 어드레스(ADDs)를 인가하는 것에 의해 메모리(210)의 동작을 제어하고, 리드 및 라이트 동작시에 메모리(210)와 데이터(DATA)를 주고 받는다. 메모리 컨트롤러(220)는 커맨드(CMDs)를 전송함으로써 메모리(210)로 액티브 커맨드(active command), 라이트 커맨드(write command), 리드 커맨드(read command), 리프레시 커맨드(refresh command) 및 프리차지 커맨드(prechage command) 등을 입력할 수 있다.
액티브 커맨드를 입력하는 경우 메모리의 셀 어레이 및 액티브할 워드라인을 선택하기 위해 메모리 컨트롤러(220)가 메모리(210)로 어드레스(ADDs, 로우 어드레스)를 전송할 수 있다. 라이트 커맨드 또는 리드 커맨드를 입력하는 경우 리드 또는 라이트할 메모리 셀들을 선택하기 위해 메모리 컨트롤러(220)가 메모리(210)로 어드레스(ADDs, 컬럼 어드레스)를 전송하고, 특히 라이트 커맨드를 입력하는 경우 선택된 메모리 셀들에 라이트할 데이터(DATA)를 함께 전송할 수 있다.
메모리(210)의 하이 액티브 검출부(211)는 다수의 워드라인(WL0 - WLN) 중 하이 액티브 워드라인을 검출하고, 하이 액티브 워드라인의 어드레스를 저장할 수 있다. 액티브 검출부(211)는 설정된 구간에서 다수의 워드라인의 액티브 히스토리를 저장하고, 액티브 횟수가 기준회수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인을 하이 액티브 워드라인으로 검출할 수 있다. 예를 들어 기준횟수가 10^6회이고, 기준빈도가 5회의 액티브 동작시 2회 액티브라고 하면, 설정된 구간에서 각 워드라인의 액티브 횟수를 카운팅하여 카운팅 횟수가 10^6회 이상인 워드라인 또는 액티브 동작 5회당 2회 이상 액티브된 워드라인을 하이 액티브 워드라인으로 검출할 수 있다. 설정된 구간이란 특정 시간, 액티브 동작을 소정의 횟수만큼 수행한 구간 등 다양한 방법으로 설정된 구간일 수 있다. 예를 들어 설정된 구간은 64ms(시간으로 설정)이나 액티브 동작을 10^8회 수행하는 구간(액티브 횟수로 설정)으로 설정될 수 있다.
다수의 워드라인(WL0 - WLN)을 리프레시하기 위해 메모리 컨트롤러(220)는 메모리(210)에 소정의 주기로 리프레시 커맨드를 입력할 수 있다. 메모리는 리프레시 커맨드가 입력될 때마다 1개 이상의 워드라인을 리프레시(액티브-프리차지)하며, 설정된 구간에서 다수의 워드라인(WL0 - WLN) 모두를 순서대로 리프레시 할 수 있다.
메모리(210)는 하이 액티브 워드라인이 검출되면 리프레시 커맨드에 응답하여 하이 액티브 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시할 수 있다. 하이 액티브 워드라인이 셀 어레이에서 K번째 워드라인이라면 하나 이상의 인접 워드라인은 셀 어레이에서 K-1번째 워드라인 및 K+1번째 워드라인을 포함할 수 있다(물리적으로 인접하게 배치된 워드라인임). 메모리(210)는 하나 이상의 인접 워드라인을 리프레시한 후 다시 다수의 워드라인(WL0 - WLN)을 순서대로 리프레시 할 수 있다.
하이 액티브 검출부(211)는 메모리 컨트롤러(220)에 포함될 수 있으며, 이 경우 메모리 컨트롤러(220)는 하이 액티브 워드라인이 검출되면, 하이 액티브 워드라인의 어드레스를 메모리(210)로 전송해 줄 수 있다.
도 3은 타겟 리프레시 동작을 설명하기 위한 메모리 시스템의 구성도이다.
도 3에 도시된 바와 같이, 메모리 시스템은 메모리(310) 및 메모리 컨트롤러(320)를 포함할 수 있다. 도 3은 타겟 리프레시 동작을 수행하기 위해 메모리 컨트롤러(320)가 메모리(310)로 커맨드 및 어드레스를 인가하는 메모리 시스템을 나타낸다.
하이 액티브 검출부(321)에 의해 하이 액티브 워드라인이 검출되면 메모리 컨트롤러(320)는 메모리(310)가 타겟 리프레시 모드로 진입하도록 커맨드(CMDs) 및 어드레스(ADDs)를 입력할 수 있다. 메모리(310)가 타겟 리프레시 모드로 진입하면 메모리 컨트롤러(320)는 메모리(310)로 액티브 커맨드 및 프리차지 커맨드를 교대로 입력하고, 액티브 커맨드와 함께 인접 워드라인을 선택하기 위한 어드레스를 입력할 수 있다.
메모리(310)는 타겟 리프레시 모드로 진입하면 액티브 커맨드 및 프리차지 커맨드에 응답하여 하나 이상의 인접 워드라인들을 리프레시(액티브-프리차지)할 수 있다.
하이 액티브 검출부(321)는 메모리(310)에 포함될 수 있으며, 이 경우 메모리(310)는 하이 액티브 워드라인이 검출되면, 하이 액티브 워드라인의 어드레스를 메모리 컨트롤러(320)로 전송해 줄 수 있다.
도 2 및 도 3의 설명에서 상술한 바와 같이, 메모리 시스템에서 서로 다른 방법으로 타겟 리프레시 동작이 수행될 수 있다. 이때 메모리 시스템 외부에서는 타겟 리프레시 동작이 정확히 수행되는지 그리고 어떤 워드라인에 대해 타겟 리프레시 동작을 수행하였는지 알기가 어렵다.
도 4는 일 실시예에 따른 메모리 시스템의 구성도이다.
도 4에 도시된 바와 같이, 메모리 시스템은 메모리(400) 및 메모리 컨트롤러(420)를 포함할 수 있다. 메모리(400)는 커맨드 입력부(401), 어드레스 입력부(402), 데이터 입출력부(403), 커맨드 디코더(404), 모드 설정부(405), 리프레시 제어부(406), 어드레스 카운팅부(407), 하이 액티브 검출부(408), 어드레스 저장부(409), 로우 제어부(410), 컬럼 제어부(411) 및 셀 어레이(412)를 포함할 수 있다. 도 4는 메모리(400) 내부적으로 타겟 리프레시 동작을 수행하는 메모리 시스템을 나타낸다.
도 4를 참조하여 메모리 시스템에 대해 설명한다.
이하에서 메모리는 타겟 리프레시 신호(TRR_EN)가 비활성화된 경우 리프레시 동작을 수행하고, 타겟 리프레시 신호(TRR_EN)가 활성화된 경우 타겟 리프레시 동작을 수행할 수 있다.
셀 어레이(411)는 다수의 워드라인(WL0 - WLN), 다수의 비트라인(BL0 - BLM) 및 다수의 워드라인(WL0 - WLN)과 다수의 비트라인(BL0 - BLM)에 연결된 다수의 메모리 셀(MC)을 포함할 수 있다.
커맨드 입력부(401)는 메모리 컨트롤러(420)로부터 입력되는 커맨드(CMDs)를 수신하고, 어드레스 입력부(402)는 메모리 컨트롤러(420)로부터 입력되는 어드레스(ADDs)를 수신할 수 있다. 데이터 입출력부(403)는 메모리 컨트롤러(420)로부터 입력되는 데이터(DATA)를 수신하고, 메모리(400)로부터 출력되는 데이터(DATA)를 전송할 수 있다. 커맨드(CMDs), 어드레스(ADDs). 및 데이터(DATA) 각각은 멀티 비트의 신호들을 포함할 수 있다.
커맨드 디코더(404)는 커맨드 입력부(210)를 통해 입력된 커맨드(CMDs)를 디코딩해 액티브 커맨드(iACT), 라이트 커맨드(iWT), 리드 커맨드(iRD), 프리차지 커맨드(iPRE), 리프레시 커맨드(iREF) 및 설정 커맨드(iSET)를 생성할 수 있다. 커맨드 디코더(404)는 다수의 커맨드(iACT, iWT, iRD, iPRE, iREF, iSET) 중 입력된 커맨드 신호들(CMDs)의 조합이 나타내는 커맨드를 활성화할 수 있다. 설정 커맨드(iSET)는 모드 레지스터 셋(MRS; Mode Register Set)을 설정하기 위한 MRS 커맨드일 수 있다.
모드 설정부(405)는 모드 설정 커맨드(iSET)가 활성화되면 어드레스 입력부(402)로 입력받은 어드레스(iADD, 이하 입력 어드레스(iADD)라 함)에 응답하여 테스트 모드를 나타내는 테스트 모드 신호(TM)를 활성화하거나 비활성화할 수 있다. 테스트 모드로 설정되면 테스트 모드 신호(TM)가 활성화되고, 테스트 모드로 설정되지 않으면 테스트 모드 신호(TM)가 비활성화될 수 있다.
하이 액티브 검출부(408)는 다수의 워드라인(WL0 - WLN)의 액티브 히스토리를 참조하여 하이 액티브 워드라인를 검출하고, 하이 액티브 워드라인이 검출되면 타겟 리프레시 신호(TRR_EN)를 활성화할 수 있다. 하이 액티브 검출부(408)는 하이 액티브 워드라인에 인접한 하나 이상의 워드라인의 리프레시가 완료되면 타겟 리프레시 신호(TRR_EN)를 비활성화할 수 있다. 이하에서는 타겟 리프레시 동작시 2개의 인접 워드라인을 리프레시하는 경우에 대해 설명한다. 이 경우 하이 액티브 검출부(408)는 타겟 리프레시 신호(TRR_EN)를 활성화하고, 리프레시 프리차지 신호(REF_PRE)가 2회 활성화된 후 타겟 리프레시 신호(TRR_EN)를 비활성화할 수 있다. 하이 액티브 워드라인이 K번째 워드라인인 경우 인접 워드라인은 K-1번째 워드라인 및 K+1번째 워드라인일 수 있다. 하이 액티브 검출부(408)는 하이 액티브 워드라인이 검출되면 하이 액티브 워드라인의 어드레스(HIGH_ACT_ADD)를 어드레스 저장부(409)로 입력할 수 있다.
여기서, 액티브 히스토리는 설정된 구간에서, 각 워드라인이 액티브된 횟수 또는 액티브 동작을 소정의 횟수만큼 수행하는 동안 각 워드라인이 액티브된 횟수일 수 있다. 설정된 구간이란 도 2의 설명에서 상술한 것과 유사할 수 있다. 하이 액티브 검출부(408)는 각 워드라인의 액티브 횟수와 기준횟수를 비교하거나, 각 워드라인의 액티브 빈도와 기준빈도를 비교하여, 설정된 구간에서 액티브 횟수가 기준횟수 이상이거나 액티브 빈도가 기준빈도 이상인 워드라인을 하이 액티브 워드라인으로 검출할 수 있다.
리프레시 제어부(406)는 리프레시 커맨드(iREF)에 응답하여 리프레시 액티브 신호(REF_ACT)를 활성화하고, 소정의 시간이 지난 후 리프레시 프리차지 신호(REF_PRE)를 활성화하되, 테스트 모드 신호(TM) 및 타겟 리프레시 신호(TRR_EN)가 활성화된 경우 리프레시 커맨드(iREF)에 응답하여 리프레시 액티브 신호(REF_ACT)만 활성화하고, 리프레시 프리차지 신호(REF_PRE)를 활성화하지 않을 수 있다. 리프레시 제어부(406)는 1회의 리프레시 커맨드(iREF)에 응답하여 리프레시하는 워드라인의 갯수만큼 리프레시 액티브 신호(REF_ACT) 및 리프레시 프리차지 커맨드(REF_PRE)를 활성화할 수 있다. 이하에서는 리프레시 제어부(406)가 리프레시 동작 및 타겟 리프레시 동작시 1회의 리프레시 커맨드(iREF)에 응답하여 1개의 워드라인을 리프레시하는 경우에 대해 설명한다.
어드레스 카운팅부(407)는 리프레시 동작마다 1회 이상의 카운팅 동작을 수행하여 리프레시 동작시 다수의 워드라인(WL0 - WLN) 중 하나의 워드라인을 선택하기 위한 카운팅 어드레스(CNT_ADD)를 생성할 수 있다. 어드레스 카운팅부(407)는 1개의 워드라인이 리프레시될 때마다 카운팅 어드레스(CNT_ADD)의 값을 변경할 수 있다. 어드레스 카운팅부(407)는 리프레시 액티브 신호(REF_ACT)가 활성화될 때마다 카운팅 어드레스(CNT_ADD)의 값을 1씩 증가시킬 수 있다. 카운팅 어드레스(CNT_ADD)의 값을 1씩 증가시킨다는 것은 이전에 K번째 워드라인이 선택되었다면 다음 회에는 K+1번째 워드라인이 선택되도록 카운팅 드레스(CNT_ADD)를 변화시킨다는 것을 의미한다. 어드레스 카운팅부(407)는 타겟 리프레시 신호(TRR_EN)가 활성화된 경우 카운팅 동작을 수행하지 않을 수 있다.
어드레스 저장부(409)는 하이 액티브 검출부(408)로부터 입력된 하이 액티브 워드라인의 어드레스(HIGH_ACT_ADD)를 저장하고, 타겟 리프레시 신호(TRR_EN)가 활성화되면 리프레시 액티브 신호(REF_ACT)가 활성화될 때마다 하나 이상의 인접 워라인의 어드레스를 차례대로 타겟 어드레스(TAR_ADD)로 출력할 수 있다. 예를 들어 하이 액티브 워드라인이 K번째 워드라인인 경우 어드레스 저장부(409)는 타겟 리프레시 신호(TRR_EN)가 활성화된 후 첫번째로 리프레시 액티브 신호(REF_ACT)가 활성화되면 K-1번째 워드라인에 대응하는 어드레스를 출력하고, 두번째로 리프레시 액티브 신호(REF_ACT)가 활성화되면 K+1번째 워드라인에 대응하는 어드레스를 출력할 수 있다. 이때 X번째 워드라인에 대응하는 어드레스의 값이 'X'인 경우 어드레스 저장부(409)는 'K'(HIGH_ACT_ADD)를 저장하고, 저장된 값에 1을 빼거나 1을 더하여 타겟 어드레스(TAR_ADD)를 생성하고, 'K-1' 및 'K+1'을 차례로 타겟 어드레스(TAR_ADD)로 출력할 수 있다.
로우 제어부(410)는 액티브 커맨드(iACT)가 활성화되면 입력 어드레스(iADD)에 의해 선택된 워드라인을 액티브하고, 리프레시 액티브 신호(REF_ACT)가 활성화되면 카운팅 어드레스(CNT_ADD)에 의해 선택된 워드라인을 액티브하고, 타겟 리프레시 신호(TRR_EN)가 활성화된 경우 리프레시 액티브 신호(REF_ACT)가 활성화되면 타겟 어드레스(TAR_ADD)에 의해 선택된 워드라인을 액티브할 수 있다. 로우 제어부(410)는 프리차지 커맨드(PRE) 또는 리프레시 프리차지 신호(REF_PRE)가 활성화되면 액티브된 워드라인을 프리차지할 수 있다. 로우 제어부(410)로 입력되는 입력 어드레스(iADD)는 로우 어드레스(R_ADD)일 수 있다.
컬럼 제어부(411)는 라이트 커맨드(iWT)가 활성화되면 활성화된 워드라인에 연결된 메모리 셀(MC)들 중 입력 어드레스(iADD)에 의해 선택된 메모리 셀(MC)들에 데이터 입출력부(403)로 입력받은 데이터(iDATA)를 라이트하고, 리드 커맨드(iRD)가 활성화되면 워드라인에 연결된 메모리 셀(MC)들 중 어드레스(iADD)에 의해 선택된 메모리 셀(MC)들의 데이터(iDATA)를 데이터 입출력부(403)로 전달할 수 있다. 컬럼 제어부(411)로 입력되는 입력 어드레스(iADD)는 컬럼 어드레스(C_ADD)일 수 있다.
메모리 컨트롤러(420)는 메모리(400)로 리프레시 커맨드(REF)를 소정의 주기로 입력하되, 테스트 모드에서 메모리(400)로 리프레시 커맨드(REF)를 입력한 후 라이트 커맨드(WT) 및 프리차지 커맨드(PRE)를 차례로 입력할 수 있다. 메모리 컨트롤러(420)는 테스트 모드에서 메모리(400)로 라이트 커맨드(WT)와 함께 테스트 데이터(T_DATA)를 입력할 수 있다.
메모리 컨트롤러(420)는 테스트 모드에서 메모리(400)가 타겟 리프레시 동작을 수행하기 전에 메모리(400)로 테스트 데이터(T_DATA)와 다른 비교 데이터(C_DATA)를 입력하고, 메모리(400)는 테스트 모드에서 타겟 리프레시 동작을 수행하기 전에 다수의 워드라인(WL0 - WLN)에 연결된 하나 이상의 메모리 셀(MC)에 비교 데이터(C_DATA)를 라이트할 수 있다.
메모리 컨트롤러(420)는 테스트 모드에서 메모리(400)가 타겟 리프레시 동작을 수행한 후에 메모리(400)로부터 다수의 워드라인(WL0 - WLN)에 연결된 하나 이상의 메모리 셀(MC)의 데이터를 리드할 수 있다.
도 5는 도 4의 메모리 시스템의 동작을 설명하기 위한 도면이다. 도 4 및 도 5를 참조하여 메모리 시스템의 전체 동작에 대해 설명한다.
1. 일반적인 동작 모드( NORMAL _ MODE )
메모리 컨트롤러(420)는 메모리(400)에 소정의 주기로 리프레시 커맨드(REF)를 입력할 수 있다. 리프레시 커맨드(REF) 사이에는 액티브 커맨드(ACT), 라이트 커맨드(WT), 리드 커맨드(RD), 프리차지 커맨드(PRE) 등이 여러 번 입력될 수 있다(도 5에 미도시 됨).
메모리(400)는 리프레시 커맨드(REF)에 응답하여 리프레시 액티브 신호(REF_ACT) 및 리프레시 프리차지 신호(REF_PRE)가 활성화하고, 카운팅 어드레스(CNT_ADD)에 의해 선택된 워드라인이 액티브-프리차지할 수 있다(리프레시 동작).
리프레시 커맨드(REF) 사이의 워드라인 액티브-프리차지 동작에 의해 하이 액티브 워드라인이 발생하면, 메모리(400)는 타겟 리프레시 신호(TRR_EN)를 활성화할 수 있다. 메모리(400)는 리프레시 커맨드(REF)가 2회 입력되는 동안 리프레시 액티브 신호(REF_ACT) 및 리프레시 프리차지 신호(REF_PRE)를 활성화하고, 타겟 어드레스(TAR_ADD)에 의해 선택된 워드라인을 리프레시할 수 있다(타겟 리프레시 동작).
2. 테스트 모드( TEST _ MODE )
메모리 컨트롤러(420)는 모드 설정 커맨드(SET) 및 설정 어드레스(SET_ADD)를 메모리(400)로 입력할 수 있다. 메모리(400)는 모드 설정 커맨드(SET) 및 설정 어드레스(SET_ADD)에 응답하여 테스트 모드로 설정되고, 테스트 모드 신호(TM)를 활성화할 수 있다.
테스트 모드에서 메모리 컨트롤러(420)는 메모리(400)로 리프레시 커맨드(REF)를 소정의 주기로 인가하되, 리프레시 커맨드(REF)를 입력할 후 소정의 시간이 지난 후에 라이트 커맨드(WT) 및 프리차지 커맨드(PRE)를 입력할 수 있다. 여기서 소정의 시간은 리프레시 동작시 선택된 워드라인을 액티브-프리차지 완료하는데 걸리는 시간(tRFC)일 수 있다. 이때 메모리 컨트롤러(420)는 라이트 커맨드(WT)와 함께 테스트 데이터(T_DATA)를 입력할 수 있다. 여기서 테스트 데이터(T_DATA)는 미리 설정된 특정한 패턴을 가질 수 있다.
리프레시 동작시 라이트 커맨드(WT)가 입력될 때 이전의 리프레시 동작에서 선택된 워드라인은 액티브 후 프리차지가 완료된 상태이므로 입력된 테스트 데이터(T_DATA)는 라이트되지 않을 수 있다. 프리차지 커맨드(PRE)와 다음번 리프레시 커맨드(REF) 사이에는 액티브 커맨드(ACT), 라이트 커맨드(WT), 리드 커맨드(RD), 프리차지 커맨드(PRE) 등이 여러 번 입력될 수 있다(도 5에 미도시 됨).
프리차지 커맨드(PRE) 및 리프레시 커맨드(REF) 사이의 워드라인 액티브-프리차지 동작에 의해 하이 액티브 워드라인이 발생하면, 메모리(400)는 타겟 리프레시 신호(TRR_EN)를 활성화할 수 있다. 메모리(400)는 테스트 모드 신호(TM) 및 타겟 리프레시 신호(TRR_EN)가 활성화된 경우 리프레시 커맨드(REF)에 응답하여 리프레시 액티브 신호(REF_ACT)를 활성화하되, 리프레시 프리차지 신호(REF_PRE)는 활성화하지 않을 수 있다. 따라서 타겟 리프레시 동작시 액티브된 워드라인은 라이트 커맨드(WT)가 입력될 때까지 프리차지되지 않고, 액티브된 워드라인에 연결된 하나 이상의 메모리 셀(MC)에 테스트 데이터(T_DATA)가 라이트된다. 메모리(400)는 그 후 프리차지 커맨드(PRE)가 입력되면 액티브된 워드라인을 프리차지할 수 있다.
즉, 위와 같이 동작하면 테스트 모드에서 타겟 리프레시 동작으로 리프레시되는 워드라인에 연결된 메모리 셀들(MC)에만 테스트 데이터(T_DATA)를 라이트하고, 일반적인 리프레시 동작으로 리프레시되는 워드라인에 연결된 메모리 셀들(MC)에는 테스트 데이터(T_DATA)가 라이트되지 않을 수 있다.
위와 같은 동작이 모두 완료되면 메모리 컨트롤러(420)는 메모리(400)의 다수의 워드라인(WL0 - WLN)에 연결된 메모리 셀들(MC)의 데이터를 모두 리드(READ_ALL)할 수 있다. 이때 리드된 데이터를 확인하여 테스트 데이터(T_DATA)가 제대로 라이트되었는지 여부로 특정 워드라인에 대한 타겟 리프레시 동작이 정상적으로 수행된 것인지 알 수 있고, 어떤 워드라인이 하이 액티브 워드라인인지 알 수 있다.
메모리 컨트롤러(420)는 테스트 데이터(T_DATA)를 더욱 쉽게 확인하기 위해 테스트 모드에서 타겟 리프레시 신호(TRR_EN)가 활성화된 후 메모리(400)의 다수의 워드라인(WL0 - WLN)에 연결된 메모리 셀들(MC)에 테스트 데이터(T_DATA)와 다른 비교 데이터(C_DATA)를 라이트할 수 있다(WRITE_ALL). 이 경우 테스트가 완료되고, 메모리(400) 전체에 저장된 데이터를 리드하였을 때 타겟 리프레시 동작 여부 및 하이 액티브 워드라인을 더욱 쉽게 파악할 수 있다. 메모리(400)는 타겟 리프레시 신호(TRR_EN)를 메모리 컨트롤러(420)로 입력할 수 있다. 예를 들어 테스트 데이터(T_DATA)는 모든 비트가 '하이'이거나 모든 비트가 '로우'인 데이터이고, 비교 데이터(C_DATA)는 모든 비트가 테스트 데이터(T_DATA)와 반대의 논리값을 가지는 데이터일 수 있다.
도 6는 일 실시예에 따른 메모리 시스템의 구성도이다.
도 6에 도시된 바와 같이, 메모리 시스템은 메모리(600) 및 메모리 컨트롤러(620)를 포함할 수 있다. 메모리(600)는 메모리(610)는 커맨드 입력부(601), 어드레스 입력부(602), 데이터 입출력부(603), 커맨드 디코더(604), 모드 설정부(605), 리프레시 제어부(606), 어드레스 카운팅부(607), 로우 제어부(608), 컬럼 제어부(609), 셀 어레이(610), 프리차지 커맨드 전달부(611) 및 프리차지 신호 생성부(612)를 포함할 수 있다. 도 6은 타겟 리프레시 동작을 수행하기 위해 메모리 컨트롤러(620)가 메모리(610)로 별도의 커맨드 및 어드레스를 인가하는 메모리 시스템을 나타낸다. 메모리 컨트롤러(620)는 하이 액티브 검출부(621)를 포함할 수 있다.
도 6를 참조하여 메모리 시스템에 대해 설명한다.
이하에서 메모리는 타겟 리프레시 신호(TRR_EN)가 비활성화된 경우 일반적인 액티브 및 프리차지 동작을 수행하고, 타겟 리프레시 신호(TRR_ENR)가 활성화된 경우 타겟 리프레시를 위한 액티브-프리차지 동작을 수행할 수 있다.
셀 어레이(610) 및 입력부들(601, 602, 603)에 대한 설명은 도 4의 셀 어레이(412) 및 입력부들(401, 402, 403)에 대한 설명과 같다.
커맨드 디코더(604)는 커맨드 입력부(210)를 통해 입력된 커맨드(CMDs)를 디코딩해 액티브 커맨드(iACT), 프리차지를 수반하는 라이트 커맨드(iWP, 이하 프리차지 수반 라이트 커맨드(iWP)라 함), 프리차지를 수반하는 리드 커맨드(iRP, 이하 프리차지 수반 리드 커맨드(iRP)라 함), 프리차지 커맨드(iPRE), 리프레시 커맨드(iREF) 및 모드 설정 커맨드(iSET)를 생성할 수 있다. 커맨드 디코더(604)는 다수의 커맨드(iACT, iWP, iRP, iPRE, iREF, iSET) 중 입력된 커맨드 신호들(CMDs)의 조합이 나타내는 커맨드를 활성화할 수 있다. 커맨드 디코더(604)는 일반적인 라이트 커맨드(write command) 및 리드 커맨드(read command)를 생성할 수 있으나 생략하였다.
모드 설정부(605) 모드 설정 커맨드(iSET)가 활성화되면 어드레스 입력부(602)로 입력받은 어드레스(iADD, 이하 입력 어드레스(iADD)라 함)에 응답하여 테스트 모드 신호(TM)를 활성화하거나 비활성화하고, 타겟 리프레시 구간임을 나타내는 타겟 리프레시 신호(TRR_EN)를 활성화하거나 비활성화할 수 있다.
리프레시 제어부(606)는 리프레시 커맨드(iREF)에 응답하여 리프레시 액티브 신호(REF_ACT)를 활성화하고, 소정의 시간이 지난 후 리프레시 프리차지 신호(REF_PRE)를 활성화할 수 있다.
어드레스 카운팅부(607)는 리프레시 동작마다 카운팅 동작을 수행하여 리프레시 동작시 다수의 워드라인(WL0 - WLN) 중 하나의 워드라인을 선택하기 위한 카운팅 어드레스(CNT_ADD)를 생성할 수 있다. 어드레스 카운팅부(607)는 리프레시 액티브 신호(REF_ACT)가 활성화될 때마다 카운팅 어드레스(CNT_ADD)의 값을 1씩 증가시킬 수 있다.
프리차지 커맨드 전달부(611)는 테스트 모드로 설정된 경우 타겟 리프레시 동작시 프리차지 커맨드(PRE)를 차단한다. 프리차지 커맨드 전달부(611)는 프리차지 커맨드(iPRE)를 로우 제어부(608)로 전달하되, 테스트 모드 신호(TM) 및 타겟 리프레시 신호(TRR_EN)가 활성화된 경우 프리차지 커맨드(iPRE)를 차단하고 로우 제어부(608)로 전달하지 않는다.
프리차지 신호 생성부(612)는 프리차지 수반 라이트 커맨드(iWP) 또는 프리차지 수반 리드 커맨드(iRP)가 활성화되면, 오토 프리차지 신호(APRE)를 활성화할 수 있다.
로우 제어부(608)는 액티브 커맨드(iACT)가 활성화되면, 입력 어드레스(iADD)에 의해 선택된 워드라인을 액티브하고, 리프레시 액티브 신호(REF_ACT)가 활성화된 경우 카운팅 어드레스(CNT_ADD)에 의해 선택된 워드라인을 액티브할 수 있다. 로우 제어부(608)는 프리차지 커맨드(iPRE), 오토 리프레시 신호(APRE) 및 리프레시 프리차지 신호(REF_PRE) 중 하나의 신호가 활성화되면 액티브된 워드라인을 프리차지할 수 있다. 로우 제어부(608)로 입력되는 입력 어드레스(iADD)는 로우 어드레스(R_ADD)일 수 있다.
컬럼 제어부(609)는 프리차지 수반 라이트 커맨드(iWP)가 활성화되면 활성화된 워드라인에 연결된 메모리 셀(MC)들 중 입력 어드레스(iADD)에 의해 선택된 메모리 셀(MC)들에 데이터 입출력부(603)로 입력받은 데이터(iDATA)를 라이트하고, V프리차지 수반 리드 커맨드(iRP)가 활성화되면 워드라인에 연결된 메모리 셀(MC)들 중 어드레스(iADD)에 의해 선택된 메모리 셀(MC)들의 데이터(iDATA)를 데이터 입출력부(603)로 전달할 수 있다. 컬럼 제어부(609)로 입력되는 입력 어드레스(iADD)는 컬럼 어드레스(C_ADD)일 수 있다.
하이 액티브 검출부(621)는 도 4의 하이 액티브 검출부(408)와 비슷한 방법으로 하이 액티브 워드라인을 검출할 수 있다. 하이 액티브 검출부(621)는 하이 액티브 워드라인의 어드레스(HIGH_ACT_ADD)를 출력할 수 있다.
메모리 컨트롤러(620)는 메모리(600)로 액티브 커맨드(ACT), 프리차지 수반 라이트 커맨드(WP) 또는 프리차지 수반 리드 커맨드(RP)를 순서대로 여러 번 입력하되, 타겟 리프레시 동작시 메모리(600)로 설정 커맨드(SET) 및 설정 어드레스(SET_ADD)를 입력하여 메모리(600)를 타겟 리프레시 모드로 설정하고, 액티브 커맨드(ACT)를 프리차지 커맨드(PRE)를 순서대로 2회 입력할 수 있다. 이때 메모리 컨트롤러(620)는 메모리(600)로 액티브 커맨드(ACT)와 함께 하이 액티브 워드라인에 인접한 워드라인을 선택하기 위한 어드레스를 입력할 수 있다.
메모리 컨트롤러(620)는 테스트 모드에서 메모리(600)로 액티브 커맨드(ACT), 프리차지 커맨드(PRE) 및 프리차지 수반 라이트 커맨드(WP)를 순서대로 여러 번 순서대로 입력할 수 있다. 메모리 컨트롤러(620)는 프리차지 수반 라이트 커맨드(WP)와 함께 테스트 데이터(T_DATA)를 입력할 수 있다.
메모리 컨트롤러(620)는 테스트 모드에서 메모리(600)가 타겟 리프레시 동작을 수행한 후에 메모리(600)로부터 다수의 워드라인(WL0 - WLN)에 연결된 하나 이상의 메모리 셀(MC)의 데이터를 리드할 수 있다.
도 7은 도 6의 메모리 시스템의 동작을 설명하기 위한 도면이다. 도 6 및 도 7를 참조하여 메모리 시스템의 전체 동작에 대해 설명한다.
1. 일반적인 동작 모드( NORMAL _ MODE )
메모리 컨트롤러(620)는 메모리(600)에 액티브 커맨드(ACT), 프리차지 수반 라이트 커맨드(WP) 또는 프리차지 수반 리드 커맨드(RP)를 순서대로 여러 번 입력할 수 있다. 메모리(600)는 액티브 커맨드(ACT)에 응답하여 입력 어드레스(iADD)에 의해 선택된 워드라인을 액티브하고, 프리차지 수반 라이트/리드 커맨드(WP, RP)에 대응하여 액티브된 워드라인에 연결된 메모리 셀들(MC) 중 입력 어드레스(iADD)에 의해 선택된 메모리 셀들(MC)에 데이터를 라이트/리드하고, 소정의 시간이 지난 후 액티브된 워드라인을 프리차지할 수 있다.
위 액티브-프리차지 동작에 의해 하이 액티브 워드라인이 발생하면, 메모리 컨트롤러(620)는 메모리(600)를 타겟 리프레시 모드로 진입시키고, 액티브 커맨드(ACT) 및 프리차지 커맨드(PRE)를 순서대로 2회 입력할 수 있다. 이때 액티브 커맨드(ACT)와 함께 2개의 인접 워드라인에 대응하는 어드레스를 입력할 수 있다. 메모리(600)는 액티브 커맨드(ACT) 및 프리차지 커맨드(PRE)에 응답하여 2개의 인접 워드라인을 리프레시(액티브-프리차지)할 수 있다.
2. 테스트 모드( TEST _ MODE )
메모리 컨트롤러(620)는 모드 설정 커맨드(SET) 및 설정 어드레스(SET_ADD)를 메모리(600)로 입력할 수 있다. 메모리(600)는 모드 설정 커맨드(SET) 및 설정 어드레스(SET_ADD)에 응답하여 테스트 모드로 설정되고, 테스트 모드 신호(TM)를 활성화할 수 있다.
테스트 모드에서 메모리 컨트롤러(620)는 액티브 커맨드(ACT), 프리차지 커맨드(PRE) 및 프리차지 수반 라이트 커맨드(WP)를 순서대로 여러 번 순서대로 입력할 수 있다. 메모리 컨트롤러(620)는 프리차지 수반 라이트 커맨드(WP)와 함께 테스트 데이터(T_DATA)를 입력할 수 있다.
타겟 리프레시 동작이 아닌 경우 액티브 커맨드(ACT), 프리차지 커맨드(PRE)가 입력된 후 프리차지 수반 라이트 커맨드(WP)가 입력되면 이전의 액티브 동작에서 선택된 워드라인은 액티브 후 프리차지가 완료된 상태이므로 입력된 테스트 데이터(T_DATA)는 라이트되지 않을 수 있다. 프리차지 수반 라이트 커맨드(WP)와 다음번 액티브 커맨드(ACT) 사이에는 액티브 커맨드(ACT), 프리차지 수반 라이트 커맨드(WP) 및 프리차지 수반 리드 커맨드(RP) 등이 여러 번 입력될 수 있다(도 7에 미도시 됨).
프리차지 수반 라이트 커맨드(WP) 및 액티브 커맨드(ACT) 사이의 워드라인 액티브-프리차지 동작에 의해 하이 액티브 워드라인이 발생하면, 메모리 컨트롤러(620)는 메모리(600)가 타겟 리프레시 신호(TRR_EN)를 활성화하도록 할 수 있다. 메모리(600)는 테스트 모드 신호(TM) 및 타겟 리프레시 신호(TRR_EN)가 활성화된 경우 액티브 커맨드(ACT) 이후에 입력된 프리차지 커맨드(PRE)를 차단하고, 프리차지 동작을 수행하지 않을 수 있다. 따라서 타겟 리프레시 동작시 액티브된 워드라인은 라이트 수반 커맨드(WP)가 입력될 때까지 프리차지되지 않고, 액티브된 워드라인에 연결된 하나 이상의 메모리 셀(MC)에 테스트 데이터(T_DATA)가 라이트된 후 액티브된 워드라인이 프리차지된다.
즉, 위와 같이 동작하면 도 4의 메모리 시스템과 마찬가지로 테스트 모드에서 타겟 리프레시 동작으로 리프레시되는 워드라인에 연결된 메모리 셀들(MC)에만 테스트 데이터(T_DATA)가 라이트될 수 있다.
위와 같은 동작이 모두 완료되면 메모리 컨트롤러(620)는 메모리(600)의 다수의 워드라인(WL0 - WLN)에 연결된 메모리 셀들(MC)의 데이터를 모두 리드(READ_ALL)할 수 있다. 이때 리드된 데이터를 확인하여 테스트 데이터(T_DATA)가 제대로 라이트되었는지 여부로 특정 워드라인에 대한 타겟 리프레시 동작이 정상적으로 수행된 것인지 알 수 있고, 어떤 워드라인이 하이 액티브 워드라인인지 알 수 있다.
메모리 컨트롤러(620)는 테스트 데이터(T_DATA)를 더욱 쉽게 확인하기 위해 테스트 모드에서 하이 액티브 워드라인이 검출된 후 타겟 리프레시 동작을 수행하기 전에 메모리(600)의 다수의 워드라인(WL0 - WLN)에 연결된 메모리 셀들(MC)에 테스트 데이터(T_DATA)와 다른 비교 데이터(C_DATA)를 라이트할 수 있다(WRITE_ALL). 이 경우 테스트가 완료되고, 메모리(600) 전체에 저장된 데이터를 리드하였을 때 타겟 리프레시 동작 여부 및 하이 액티브 워드라인을 더욱 쉽게 파악할 수 있다. 메모리(600)는 타겟 리프레시 신호(TRR_EN)를 메모리 컨트롤러(620)로 입력할 수 있다. 예를 들어 테스트 데이터(T_DATA)는 모든 비트가 '하이'이거나 모든 비트가 '로우'인 데이터이고, 비교 데이터(C_DATA)는 모든 비트가 테스트 데이터(T_DATA)와 반대의 논리값을 가지는 데이터일 수 있다.
도 4 내지 7을 참조하여 일 실시예에 따른 메모리에 대해 설명한다.
메모리는 하나 이상의 메모리 셀(MC)이 연결된 다수의 워드라인(WL0 - WLN) 및 리프레시 동작시 다수의 워드라인(WL0 - WLN)을 차례로 액티브-프리차지하고, 타겟 리프레시 동작시 하이 액티브 워드라인 - 하이 액티브 워드라인은 액티브 횟수가 기준횟수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인임 - 의 어드레스를 이용하여 선택된 워드라인을 액티브-프리차지하되, 테스트 모드로 설정된 경우 타겟 리프레시 동작시 하이 액티브 워드라인의 어드레스를 이용하여 선택된 워드라인에 연결된 하나 이상의 메모리 셀에 테스트 데이터를 라이트하는 제어부를 포함할 수 있다.
제어부는 도 4의 메모리(400)의 경우 리프레시 제어부(406), 어드레스 카운팅부(407), 하이 액티브 검출부(408), 어드레스 저장부(409), 로우 제어부(410) 및 컬럼 제어부(411) 등의 구성을 포함할 수 있다. 제어부는 도 6의 메모리(600)의 경우 리프레시 제어부(606), 어드레스 카운팅부(607), 로우 제어부(608), 컬럼 제어부(609), 셀 어레이(610), 프리차지 커맨드 전달부(611) 및 프리차지 신호 생성부(612) 등의 구성을 포함할 수 있다.
메모리는 타겟 리프레시 동작시 하이 액티브 워드라인에 인접한 하나 이상의 인접 워드라인을 리프레시하되, 테스트 모드로 설정된 경우 타겟 리프레시 동작을 통해 하나 이상의 인접 워드라인에 연결된 메모리 셀(MC)에 테스트 데이터(T_DATA)를 라이트할 수 있다. 메모리는 테스트 모드에서 타겟 리프레시 동작을 수행하는 경우 하나 이상의 인접 워드라인에 연결된 메모리 셀(MC)에 테스트 데이터(T_DATA)를 라이트가 완료된 후 하나 이상의 인접 워드라인을 프리차지할 수 있다.
테스트 데이터(T_DATA)를 라이트하기 전에 다수의 워드라인(WL0 - WLN)에 연결된 하나 이상의 메모리 셀(MC)에 테스트 데이터(T_DATA)와 다른 비교 데이터(C_DATA)를 라이트할 수 있다. 테스트 데이터(T_DATA)의 라이트가 완료되면 다수의 워드라인(WL0 - WLN)에 연결된 하나 이상의 메모리 셀(MC)의 데이터를 모두 리드할 수 있다.
도 8은 일 실시예에 따른 메모리의 동작방법을 설명하기 위한 도면이다.
도 8에 도시된 바와 같이, 메모리의 동작방법은 비교 데이터 라이트 단계(S810), 테스트 데이터 라이트 단계(S820) 및 리드 단계(S830)를 포함할 수 있다.
비교 데이터 라이트 단계(S810)는 테스트 모드로 설정된 상태에서 하이 액티브 워드라인 검출된 후 수행될 수 있으며, 라이트 단계(S810)에서 메모리의 다수의 워드라인(WL0 - WLN)에 연결된 메모리 셀(MC)들 모두에는 비교 데이터(C_DATA)가 라이트 될 수 있다.
비교 데이터 라이트 단계(S810)가 완료된 후 테스트 데이터 라이트 단계(S820)에서 메모리는 타겟 리프레시 동작을 위해 하이 액티브 워드라인에 인접한 인접 워드라인을 액티브하되, 일반적인 리프레시와 같이 액티브된 워드라인을 바로 프리차지하지 않고, 액티브 상태를 유지시키다가 인접 워드라인에 연결된 메모리 셀(MC)들에 테스트 데이터(T_DATA)를 라이트할 수 있다. 테스트 데이터 라이트 단계(S820)에서 메모리는 테스트 데이터(T_DATA)의 라이트가 완료되면 액티브된 인접 워드라인을 프리차지할 수 있다.
리드 단계(S830)에서 메모리는 다수의 워드라인(WL0 - WLN)에 연결된 하나 이상의 메모리 셀(MC) 모두의 데이터를 리드할 수 있다. 상술한 바와 같이, 다수의 워드라인(WL0 - WLN)에 연결된 하나 이상의 메모리 셀(MC) 모두의 데이터를 리드함으로써 특정 워드라인에 대한 타겟 리프레시 동작이 정상적으로 수행된 것인지 알 수 있고, 어떤 워드라인이 하이 액티브 워드라인인지 알 수 있다.
참고로 각 'ACT', 'PRE'. 'WT', 'RD', 'WP', 'RD', 'SET'등은 메모리 컨트롤러로부터 입력된 커맨드 신호들(CMDs)의 조합이 나타내는 외부 커맨드이고, 'iACT', 'iPRE'. 'iWT', 'iRD', 'iWP', 'iRD', 'iSET'는 위 커맨드 신호들(CMDs)의 조합에 응답하여 커맨드 디코더가 활성화한 내부 커맨드일 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (21)

  1. 하나 이상의 메모리 셀이 연결된 다수의 워드라인; 및
    리프레시 동작시 상기 다수의 워드라인을 차례로 액티브-프리차지하고, 타겟 리프레시 동작시 하이 액티브 워드라인 - 상기 하이 액티브 워드라인은 액티브 횟수가 기준횟수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 워드라인임 - 의 어드레스를 이용하여 선택된 워드라인을 액티브-프리차지하되, 테스트 모드로 설정된 경우 상기 타겟 리프레시 동작시 상기 하이 액티브 워드라인의 어드레스를 이용하여 선택된 워드라인에 연결된 하나 이상의 메모리 셀에 테스트 데이터를 라이트하는 제어부
    를 포함하는 메모리.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 하이 액티브 워드라인의 어드레스를 이용하여 선택된 워드라인은 상기 하이 액티브 워드라인에 인접한 하나 이상의 인접 워드라인인 메모리.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제어부는
    상기 테스트 모드로 설정되면 상기 하이 액티브 워드라인의 어드레스를 이용하여 선택된 워드라인에 연결된 하나 이상의 메모리 셀에 상기 테스트 데이터가 라이트되기 전에 상기 다수의 워드라인에 연결된 하나 이상의 메모리 셀에 상기 테스트 데이터와 다른 비교 데이터를 라이트하는 메모리.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 제어부는
    상기 테스트 모드로 설정되면 상기 하이 액티브 워드라인의 어드레스를 이용하여 선택된 워드라인에 연결된 하나 이상의 메모리 셀에 상기 테스트 데이터가 라이트된 후에 상기 다수의 워드라인에 연결된 하나 이상의 메모리 셀의 데이터를 리드하는 메모리.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 다수의 워드라인의 액티브 히스토리를 참조하여 상기 하이 액티브 워드라인의 어드레스를 검출하는 하이 액티브 검출부
    를 포함하는 메모리.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 리프레시 동작마다 1회 이상의 카운팅 동작을 수행하여 상기 리프레시 동작시 상기 다수의 워드라인 중 하나의 워드라인을 선택하기 위한 카운팅 어드레스를 생성하는 어드레스 카운팅부
    를 포함하는 메모리.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 제어부는
    상기 테스트 모드로 설정된 경우 상기 타겟 리프레시 동작시 상기 하이 액티브 워드라인의 어드레스를 이용하여 선택된 워드라인을 액티브하되, 상기 하이 액티브 워드라인의 어드레스를 이용하여 선택된 워드라인에 연결된 하나 이상의 메모리 셀에 상기 테스트 데이터가 라이트된 후 상기 하이 액티브 워드라인의 어드레스를 이용하여 선택된 워드라인을 프리차지하는 메모리.
  8. 하나 이상의 메모리 셀이 연결된 다수의 워드라인을 포함하고, 리프레시 동작시 소정의 주기로 입력되는 리프레시 커맨드에 응답하여 상기 다수의 워드라인을 차례로 액티브-프리차지하고, 타겟 리프레시 동작시 상기 리프레시 커맨드에 응답하여 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 하이 액티브 워드라인에 인접한 하나 이상의 인접 워드라인을 액티브-프리차지하고, 테스트 모드로 설정된 경우 상기 타겟 리프레시 동작시 상기 하나 이상의 인접 워드라인에 연결된 하나 이상의 메모리 셀에 테스트 데이터를 라이트하는 메모리; 및
    상기 메모리로 상기 리프레시 커맨드를 상기 소정의 주기로 입력하되, 상기 테스트 모드에서 상기 메모리로 상기 리프레시 커맨드를 입력한 후 라이트 커맨드 및 프리차지 커맨드를 차례로 입력하는 메모리 컨트롤러
    를 포함하는 메모리 시스템.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 메모리는
    상기 테스트 모드로 설정된 경우 상기 타겟 리프레시 동작시 상기 인접 워드라인을 액티브하고, 상기 라이트 커맨드에 응답하여 상기 인접 워드라인에 연결된 하나 이상의 메모리 셀에 상기 테스트 데이터를 라이트하고, 상기 프리차지 커맨드에 응답하여 상기 액티브된 인접 워드라인을 프리차지하는 메모리 시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 메모리는
    상기 다수의 워드라인의 액티브 히스토리를 참조하여 상기 하이 액티브 워드라인을 검출하는 하이 액티브 검출부;
    상기 리프레시 동작마다 1회 이상의 카운팅 동작을 수행하여 상기 리프레시 동작시 상기 다수의 워드라인 중 하나의 워드라인을 선택하기 위한 카운팅 어드레스를 생성하는 어드레스 카운팅부;
    상기 리프레시 커맨드에 응답하여 리프레시 액티브 신호 및 리프레시 프리차지 신호를 활성화하되, 테스트 모드로 설정된 경우 상기 타겟 리프레시 동작시 상기 리프레시 프리차지 신호를 활성화하지 않는 리프레시 제어부; 및
    액티브 커맨드 또는 상기 리프레시 액티브 신호에 응답하여 상기 다수의 워드라인 중 선택된 워드라인을 액티브하고, 상기 프리차지 커맨드 또는 상기 리프레시 프리차지 신호에 응답하여 상기 액티브된 워드라인을 프리차지하는 로우 제어부
    를 포함하는 메모리 시스템.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 메모리 컨트롤러는 상기 테스트 모드에서 상기 메모리가 상기 타겟 리프레시 동작을 수행하기 전에 상기 메모리로 상기 테스트 데이터와 다른 비교 데이터를 입력하고,
    상기 메모리는 상기 테스트 모드에서 상기 타겟 리프레시 동작을 수행하기 전에 상기 다수의 워드라인에 연결된 하나 이상의 메모리 셀에 상기 비교 데이터를 라이트하는 메모리 시스템.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 메모리 컨트롤러는 상기 테스트 모드에서 상기 메모리가 상기 타겟 리프레시 동작을 수행하는 경우 상기 메모리로 상기 라이트 커맨드와 함께 상기 테스트 데이터를 입력하는 메모리 시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 8항에 있어서,
    상기 메모리 컨트롤러는 상기 테스트 모드에서 상기 메모리가 상기 타겟 리프레시 동작을 수행한 후에 상기 메모리로부터 상기 다수의 워드라인에 연결된 하나 이상의 메모리 셀의 데이터를 리드하는 메모리 시스템.
  14. 하나 이상의 메모리 셀이 연결된 다수의 워드라인을 포함하고, 타겟 리프레시 동작시 액티브 커맨드 및 프리차지 커맨드에 응답하여 상기 다수의 워드라인 중 액티브 횟수가 기준횟수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 하이 액티브 워드라인에 인접한 하나 이상의 인접 워드라인을 액티브-프리차지하고, 테스트 모드로 설정된 경우 상기 타겟 리프레시 동작시 상기 액티브 커맨드 및 프리차지를 수반하는 라이트 커맨드에 응답하여 상기 하나 이상의 인접 워드라인에 연결된 메모리 셀에 테스트 데이터를 라이트하는 메모리; 및
    상기 타겟 리프레시 동작시 상기 메모리로 상기 액티브 커맨드 및 상기 프리차지 커맨드를 차례로 입력하되, 상기 테스트 모드에서 상기 메모리로 상기 액티브 커맨드, 상기 프리차지 커맨드 및 상기 프리차지를 수반하는 라이트 커맨드를 차례로 입력하는 메모리 컨트롤러
    를 포함하는 메모리 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 메모리는
    상기 테스트 모드로 설정된 경우 상기 타겟 리프레시 동작시 상기 액티브 커맨드에 응답하여 상기 인접 워드라인을 액티브하고, 상기 프리차지 커맨드를 차단하고, 상기 프리차지를 수반하는 라이트 커맨드에 응답하여 상기 인접 워드라인에 연결된 하나 이상의 메모리 셀에 상기 테스트 데이터를 라이트하고, 상기 액티브된 인접 워드라인을 프리차지하는 메모리 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 메모리 컨트롤러는
    상기 다수의 워드라인의 액티브 히스토리를 참조하여 상기 하이 액티브 워드라인을 검출하고, 상기 타겟 리프레시 동작시 상기 메모리로 상기 하나 이상의 인접 워드라인을 선택하기 위한 어드레스를 입력하는 메모리 시스템.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 14항에 있어서,
    상기 메모리는
    상기 테스트 모드로 설정된 경우 상기 타겟 리프레시 동작시 상기 프리차지 커맨드를 차단하는 프리차지 커맨드 전달부;
    상기 프리차지를 수반하는 라이트 커맨드에 응답하여 오토 프리차지 신호를 활성화하는 프리차지 신호 생성부; 및
    상기 액티브 커맨드에 응답하여 상기 다수의 워드라인 중 선택된 워드라인을 액티브하고, 상기 프리차지 커맨드 및 상기 오토 프리차지 신호에 응답하여 액티브된 워드라인을 프리차지하는 로우 제어부
    를 포함하는 메모리 시스템.
  18. 하나 이상의 메모리 셀이 연결된 다수의 워드라인을 포함하는 메모리의 동작방법에 있어서,
    상기 메모리를 테스트 모드로 설정하고, 타겟 리프레시 동작시 상기 다수의 워드라인 중 액티브 횟수가 기준회수 이상인 경우 및 액티브 빈도가 기준빈도 이상인 경우 중 하나 이상의 조건을 만족하는 하이 액티브 워드라인에 인접한 하나 이상의 인접 워드라인에 테스트 데이터를 라이트하는 단계; 및
    상기 다수의 워드라인에 연결된 하나 이상의 메모리 셀의 데이터를 리드하는 단계
    를 포함하는 메모리의 동작방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18항에 있어서,
    상기 테스트 데이터를 라이트하는 단계는
    상기 다수의 워드라인 중 선택된 워드라인을 액티브하는 단계;
    상기 선택된 워드라인이 상기 인접 워드라인인 경우 프리차지 하지 않고, 상기 선택된 워드라인이 상기 인접 워드라인이 아닌 경우 프리차지 하는 단계; 및
    상기 선택된 워드라인에 연결된 하나 이상의 메모리 셀에 상기 테스트 데이터를 인가하는 단계
    를 포함하는 메모리의 동작방법.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19항에 있어서,
    상기 테스트 데이터를 라이트하는 단계는
    상기 선택된 워드라인에 연결된 하나 이상의 메모리 셀에 상기 테스트 데이터를 인가하고 상기 선택된 워드라인을 프리차지 하는 단계
    를 포함하는 메모리의 동작방법.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18항에 있어서,
    상기 메모리가 상기 테스트 모드로 설정되면, 상기 타겟 리프레시 동작을 수행하기 전에 상기 다수의 워드라인에 연결된 하나 이상의 메모리 셀에 상기 테스트 데이터와 다른 비교 데이터를 라이트하는 단계
    를 포함하는 메모리의 동작방법.
KR1020130094759A 2013-08-09 2013-08-09 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법 KR102194791B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130094759A KR102194791B1 (ko) 2013-08-09 2013-08-09 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
US14/109,582 US9123447B2 (en) 2013-08-09 2013-12-17 Memory, memory system including the same and method for operating memory
TW103104294A TWI611295B (zh) 2013-08-09 2014-02-10 記憶體、包含其之記憶體系統及操作記憶體之方法
CN201410189833.7A CN104347108B (zh) 2013-08-09 2014-05-07 存储器、包括其的存储系统以及操作存储器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130094759A KR102194791B1 (ko) 2013-08-09 2013-08-09 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법

Publications (2)

Publication Number Publication Date
KR20150018164A KR20150018164A (ko) 2015-02-23
KR102194791B1 true KR102194791B1 (ko) 2020-12-28

Family

ID=52448550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130094759A KR102194791B1 (ko) 2013-08-09 2013-08-09 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법

Country Status (4)

Country Link
US (1) US9123447B2 (ko)
KR (1) KR102194791B1 (ko)
CN (1) CN104347108B (ko)
TW (1) TWI611295B (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130136343A (ko) * 2012-06-04 2013-12-12 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR101881366B1 (ko) * 2012-06-04 2018-07-24 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
KR102168115B1 (ko) * 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
JP2015219938A (ja) * 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
KR20160119588A (ko) * 2015-04-06 2016-10-14 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102399475B1 (ko) * 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
CN105741882B (zh) * 2016-01-27 2018-11-16 上海华虹宏力半导体制造有限公司 存储器内读操作定时器数值的测试方法及装置
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR20180035981A (ko) * 2016-09-29 2018-04-09 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
KR20180075761A (ko) * 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020098549A1 (en) * 2018-11-14 2020-05-22 Changxin Memory Technologies, Inc. Word line control method, word line control circuit device and semiconductor memory
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
KR20200116814A (ko) * 2019-04-02 2020-10-13 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
CN112035053A (zh) * 2019-06-04 2020-12-04 华邦电子股份有限公司 存储器存储装置及其运作方法
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
CN112837729B (zh) * 2019-11-25 2024-07-16 补丁科技股份有限公司 在存储器模块中累积且存储字线的存取次数的方法及设备
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
KR20220026419A (ko) * 2020-08-25 2022-03-04 에스케이하이닉스 주식회사 집적 회로와 그의 테스트 동작 방법
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11409674B2 (en) * 2020-10-02 2022-08-09 Micron Technology, Inc. Memory with improved command/address bus utilization
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
CN113851182B (zh) * 2021-09-22 2023-12-12 长鑫存储技术有限公司 存储器的测试方法及测试装置
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940774B2 (en) 2001-07-26 2005-09-06 Infineon Technologies Ag Integrated dynamic memory and operating method
US7373564B2 (en) 2004-12-21 2008-05-13 Fujitsu Limited Semiconductor memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW212243B (ko) * 1991-11-15 1993-09-01 Hitachi Seisakusyo Kk
KR950009390B1 (ko) * 1992-04-22 1995-08-21 삼성전자주식회사 반도체 메모리장치의 리프레시 어드레스 테스트회로
JP3059024B2 (ja) * 1993-06-15 2000-07-04 沖電気工業株式会社 半導体記憶回路
DE10057275C1 (de) * 2000-11-18 2002-06-06 Infineon Technologies Ag Schaltung und Verfahren zum Auffrischen von Speicherzellen in einem DRAM
US20050289294A1 (en) * 2004-06-29 2005-12-29 Micron Technology, Inc. DRAM with half and full density operation
CN101064187A (zh) * 2006-04-27 2007-10-31 松下电器产业株式会社 半导体集成电路装置
TW200823912A (en) * 2006-07-26 2008-06-01 Zmos Technology Inc Dynamic memory refresh configurations and leakage control methods
KR101069672B1 (ko) 2009-04-20 2011-10-04 주식회사 하이닉스반도체 반도체 메모리 장치의 어드레스 제어회로
KR102003851B1 (ko) 2012-08-31 2019-10-01 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940774B2 (en) 2001-07-26 2005-09-06 Infineon Technologies Ag Integrated dynamic memory and operating method
US7373564B2 (en) 2004-12-21 2008-05-13 Fujitsu Limited Semiconductor memory

Also Published As

Publication number Publication date
TW201506623A (zh) 2015-02-16
CN104347108B (zh) 2019-02-01
TWI611295B (zh) 2018-01-11
KR20150018164A (ko) 2015-02-23
US20150043292A1 (en) 2015-02-12
CN104347108A (zh) 2015-02-11
US9123447B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102157772B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
CN109727624B (zh) 具有双单元模式的存储器件及其刷新方法
KR102469065B1 (ko) 메모리 장치
KR102168115B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102157769B1 (ko) 메모리 시스템 및 이의 동작 방법
CN105845170B (zh) 存储器件及包括其的存储系统
KR102103873B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
US9431081B2 (en) Memory device
KR102124973B1 (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102182381B1 (ko) 어드레스 저장회로, 메모리 및 이를 포함하는 메모리 시스템
US10020073B2 (en) Memory device and operating method thereof
US9286157B2 (en) Address detection circuit and memory including the same
KR102182368B1 (ko) 어드레스 검출회로 및 이를 포함하는 메모리
KR20170121498A (ko) 메모리 장치
KR20170083466A (ko) 메모리 장치
KR20150064953A (ko) 반도체 메모리 장치
KR20150033949A (ko) 메모리 및 이를 포함하는 메모리 시스템
KR102389259B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20150018176A (ko) 메모리, 메모리 시스템 및 메모리의 동작 방법
KR20170030215A (ko) 메모리 장치
KR20170030675A (ko) 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant