CN101064187A - 半导体集成电路装置 - Google Patents

Abstract

半导体集成电路装置，在同一个芯片上，具备多个存储器(11a～11d)，向存储器(11a～11d)供给共同的电源电压的多个内部电源电路(12a、12b)，将存储器(11a～11d)和所述多个内部电源电路(12a、12b)互相连接的共同电源布线(17)和外部焊盘垫(14)。内部电源电路(12a、12b)，根据电源控制信号TESTVPPIN，控制是否供给电源电压。由外部焊盘垫(14)监视共同电源布线(17)的电压及向共同电源布线(17)外加电压。削减具备多个内部电源发生电路的半导体集成电路装置的焊盘垫数量。

Description

半导体集成电路装置

技术领域

本发明涉及例如数字家电产品搭载的、搭载有动态随机存取存储器等的半导体集成电路装置。

背景技术

系统LSI(Large Scale Integrated Circuit)，大多被价格竞争激烈的数字家电产品搭载，所以迫切需要降低芯片成本，减少焊盘垫(pad)数量。可是，伴随着进几年来的半导体工艺的迅速细微化，系统LSI等半导体集成电路装置需要的焊盘垫数量，却伴随着逻辑电路规模的增大、及模拟电路和存储器电路等的混载而增大。

其中，特别是被系统LSI搭载的存储器的容量及数量，伴随着数字家电产品的高功能、高性能化而增大，所以检查存储器所需的焊盘垫数量正在增大。这样，削减检查存储器使用的焊盘垫——例如旨在监视内部电源电路供给动态随机存取存储器等的内部电源电压的焊盘垫，成为当务之急。

因此，作为削减存储器用的外部焊盘垫的手段，如专利文献1所示，在具备多个旨在将电源电压供给存储器的内部电源发生电路的半导体集成电路装置中，利用开关来切换与监视用焊盘垫连接的内部电源发生电路的技术，已经广为人知。

此外，在专利文献2中，记载了一个内部电源电路输出的内部电源电压被多个存储器共有，从而削减芯片面积的技术。

【专利文献1】日本国特开2004-186435号公报

【专利文献2】日本国特开2005-259267号公报

可是，如上所示，具备多个内部电源发生电路的半导体集成电路装置，每个内部电源发生电路都需要具备为了监视电源电压及外加外部电压而使用的焊盘垫，或者如专利文献1所示的半导体集成电路装置那样需要具备开关。

发明内容

鉴于上述问题，本发明的目的在于削减具备多个内部电源发生电路的半导体集成电路装置的焊盘垫数量。

为了解决上述课题，本发明的实施样态的第1半导体集成电路装置，其特征在于：

是在同一个芯片上具备多个电路块和向所述多个电路块供给共同的电源电压的多个内部电源电路的半导体集成电路装置，

具备共同电源布线(该共同电源布线将所述多个电路块和所述多个内部电源电路互相连接)和

外部焊盘垫(该外部焊盘垫与所述共同电源布线连接)，

所述各内部电源电路，采用按照规定的电源控制信号，控制是否供给所述电源电压的结构。

采用第1半导体集成电路装置后，能够利用与共同电源布线连接的一个外部焊盘垫，监视由多个内部电源电路供给多个电路块的电源电压。

另外，本发明的实施样态的第2半导体集成电路装置，其特征在于：

是第1半导体集成电路装置，

根据所述电源控制信号进行的控制，在所述多个电路块中的至少一个是测试模式时进行。

采用第2半导体集成电路装置后，在测试模式时，内部电源电路能够控制是否供给电源电压。

另外，本发明的实施样态的第3半导体集成电路装置，其特征在于，

是第2半导体集成电路装置，

进而具备：

多个AND电路，这些AND电路分别与所述各电路块对应地设置，分别在使该电路块成为所述测试模式时输出成为H电平的电路块测试控制信号，和在指令停止供给所述电源电压时输出成为H电平的电源供给停止指令信号的逻辑积；

OR电路，该OR电路将所述各AND电路输出的逻辑积的逻辑和，作为所述电源控制信号输出。

另外，本发明的实施样态的第4半导体集成电路装置，其特征在于，

是第2半导体集成电路装置，

进而具备：

OR电路，该OR电路输出分别使所述各电路块成为所述测试模式时成为H电平的多个电路块测试控制信号的逻辑和；

AND电路，该AND电路将所述逻辑和和指令停止供给所述电源电压的指令信号的逻辑积，作为所述电源控制信号输出。

采用第3及第4半导体集成电路装置后，内部电源电路容易根据电路块测试控制信号和停止供给电源的指令信号，控制是否供给电源电压。

另外，本发明的实施样态的第5半导体集成电路装置，其特征在于：

是第1半导体集成电路装置，

所述内部电源电路，采用不供给所述电源电压时，使输出成为高阻抗的结构。

采用第5半导体集成电路装置后，能够很容易地由外部焊盘垫向共同电源布线外加电压。

另外，本发明的实施样态的第6半导体集成电路装置，其特征在于：

所述各电路块，是存储器，而且在同一个芯片上，在所述存储器之外另设有逻辑电路块；

由所述内部电源电路供给所述存储器的共同的电源电压，是供给所述逻辑电路块的电源电压以上的电压。

另外，本发明的实施样态的第7半导体集成电路装置，

是在同一个芯片上具备多个电路块和向所述多个电路块供给共同的电源电压的多个内部电源电路的半导体集成电路装置，

具备共同电源布线(该共同电源布线将所述多个电路块和所述多个内部电源电路相互连接)、

外部焊盘垫(该外部焊盘垫与所述共同电源布线连接)和

多个模式寄存器(这些模式寄存器分别与所述各电路块和所述各内部电源电路对应设置，分别保持模式设定控制信号)；

所述多个模式寄存器分别在输入表示选择对应的电路块或内部电源电路的宏指令选择输入信号时，将保持的模式设定控制信号更新成与共同的测试输入信号对应的值；

所述多个电路块及所述多个内部电源电路，分别以与对应的所述模式寄存器保持的模式设定控制信号对应的模式动作。

采用第7半导体集成电路装置后，被宏指令选择输入信号选择的内部电源电路，就以与被更新成和测试输入信号对应的值的模式设定控制信号对应的模式动作。这样，根据宏指令选择输入信号，选择一部分内部电源电路后，可以使一部分内部电源电路成为供给电源电压的模式，而使其它的内部电源电路成为不供给电源电压的模式。这样，能够很容易地进行旨在测试内部电源电路的电路设计、电路检查及电路评价。

另外，本发明的实施样态的第8半导体集成电路装置，其特征在于：

是第7半导体集成电路装置，

测试模式时，根据所述宏指令选择输入信号，选择所述多个内部电源电路和所述多个电路块中的一个或多个。

采用第8半导体集成电路装置后，可以根据宏指令选择输入信号，选择以与共同的测试输入信号对应的值动作的内部电源电路和电路块中的一个或多个。

另外，本发明的实施样态的第9半导体集成电路装置，其特征在于：

是第8半导体集成电路装置，

所述多个内部电源电路，具有分别修整供给的电源电压的电平的功能。

采用第9半导体集成电路装置后，能够修整内部电源电路供给的电源电压的电平。

另外，本发明的实施样态的第10半导体集成电路装置，其特征在于：

是在同一个芯片上具备多个电路块和向所述多个电路块供给共同的电源电压的多个内部电源电路的半导体集成电路装置，

具备共同电源布线(该共同电源布线将所述多个电路块和所述多个内部电源电路相互连接)、

外部焊盘垫(该外部焊盘垫与所述共同电源布线连接)、

多个电路块用模式寄存器(这些电路块用模式寄存器分别与所述各电路块对应设置，保持模式设定控制信号)和

内部电源电路用模式寄存器(该内部电源电路用模式寄存器被所述多个内部电源电路共有，保持模式设定控制信号)；

所述多个电路块用模式寄存器，分别在输入表示选择对应的电路块的宏指令选择输入信号时，将保持的模式设定控制信号更新成与共同的测试输入信号对应的值；

所述多个电路块，分别以与对应的所述电路块用模式寄存器保持的模式设定控制信号对应的模式动作；

所述多个内部电源电路，分别在输入表示选择该内部电源电路的宏指令选择输入信号时，以与被所述内部电源电路用模式寄存器保持的模式设定控制信号对应的模式动作。

采用第10半导体集成电路装置后，被宏指令选择输入信号选择的内部电源电路，就以与被内部电源电路用模式寄存器保持的模式设定控制信号对应的模式动作。这样，根据宏指令选择输入信号，选择一部分内部电源电路后，可以使一部分内部电源电路成为供给电源电压的模式，而使其它的内部电源电路成为不供给电源电压的模式。这样，能够很容易地进行旨在测试内部电源电路的电路设计、电路检查及电路评价。

另外，本发明的实施样态的第11半导体集成电路装置，其特征在于：

是在同一个芯片上具备多个电路块和向所述多个电路块供给共同的电源电压的多个内部电源电路的半导体集成电路装置，

具备共同电源布线(该共同电源布线将所述多个电路块和所述多个内部电源电路相互连接)、

外部焊盘垫(该外部焊盘垫与所述共同电源布线连接)和

多个模式寄存器(这些模式寄存器分别与所述各内部电源电路对应设置，分别保持表示是否选择模式设定控制信号和该内部电源电路的选择信号)；

所述多个内部电源电路，分别在被对应的所述模式寄存器保持的选择信号表示选择该内部电源电路时，以与被对应的所述模式寄存器保持的模式设定控制信号对应的模式动作。

采用第11半导体集成电路装置后，被选择信号选择的内部电源电路，就以与被模式寄存器保持的模式设定控制信号对应的模式动作。这样，根据选择信号，选择一部分内部电源电路后，可以使一部分内部电源电路成为供给电源电压的模式，而使其它的内部电源电路成为不供给电源电压的模式。这样，能够很容易地进行旨在测试内部电源电路的电路设计、电路检查及电路评价。

另外，本发明的实施样态的第12半导体集成电路装置，其特征在于：

是第11半导体集成电路装置，

所述多个模式寄存器，分别在保持表示是否选择与该模式寄存器对应的所述内部电源电路的选择信号的基础上，还保持表示是否选择所述多个内部电源电路中与该模式寄存器对应的所述内部电源电路的各内部电源电路的选择信号。

采用第12半导体集成电路装置后，因为各模式寄存器保持与多个内部电源电路对应的选择信号，所以能够使多个模式寄存器的电路结构相同。这样，易于削减模式寄存器的设计工时。

采用本发明后，能够削减具备多个内部电源发生电路的半导体集成电路装置的焊盘垫数量。

附图说明

图1是表示本发明的第1实施方式涉及的半导体集成电路装置的主要结构的方框图。

图2是表示本发明的第1实施方式的变形例涉及的半导体集成电路装置的主要结构的方框图。

图3是表示本发明的第2实施方式涉及的半导体集成电路装置的主要结构的方框图。

图4是表示该半导体集成电路装置的模式寄存器25a～25f的结构的方框图。

图5是表示本发明的第3实施方式涉及的半导体集成电路装置的主要结构的方框图。

图6是表示本发明的第4实施方式涉及的半导体集成电路装置的主要结构的方框图。

图7是表示该半导体集成电路装置的模式寄存器开始电路45a、45b的结构的方框图。

具体实施方式

下面，参照附图，讲述本发明的实施方式。此外，在以下的各实施方式中，对于具有和其它的实施方式同样的功能的构成要素，赋予相同的符号，不再赘述。

(第1实施方式)

图1是表示本发明的第1实施方式涉及的半导体集成电路装置的主要结构的方框图。如该图所示，半导体集成电路装置具备存储器11a～11d(多个电路块)、内部电源电路12a、12b、OR电路13(逻辑和电路)及外部焊盘垫14。另外，半导体集成电路装置还具备未图示的逻辑电路块。另外，半导体集成电路装置用一个芯片的系统LSI构成。

分别向存储器11a～11d输入使各存储器成为测试状态(测试模式)的存储器选择输入信号TESTIN(电路块测试控制信号)，和指令内部电源电路12a、12b停止供给电源电压的停止供给电源指令信号TESTVPPCNT。停止供给电源指令信号TESTVPPCNT是H(High)电平时，内部电源电路12a、12b成为停止供给电源电压的状态；停止供给电源指令信号TESTVPPCNT是L(Low)电平时，内部电源电路12a、12b则成为供给电源电压的状态。在这里，存储器选择输入信号TESTIN是与各存储器11a～11d对应的单个的信号，而停止供给电源指令信号TESTVPPCNT是存储器11a～11d共同的信号。而且，存储器11a～11d具备模式寄存器15a～15d。模式寄存器15a～15d，分别包含将存储器选择输入信号TESTIN和停止供给电源指令信号TESTVPPCNT的逻辑积作为信号TESTVPP输出的AND电路16a～16d。另外，由模式寄存器15a～15d输出的信号TESTVPP，向存储器11a～11d的外部输出。存储器选择输入信号TESTIN及停止供给电源指令信号TESTVPPCNT，例如采用由外部焊盘垫14以外的未图示的外部焊盘垫等输入的结构。内部电源电路12a、12b的输出被外部焊盘垫14监视时，停止供给电源指令信号TESTVPPCNT成为L电平；电源电压被外部焊盘垫14外加给存储器11a～11d时，停止供给电源指令信号TESTVPPCNT成为H电平。另外，存储器11a～11d，各自在因存储器选择输入信号TESTIN的作用下处于测试状态时则工作，否则被设为待机状态。此外，存储器11a～11d的种类是动态随机存取存储器。

内部电源电路12a、12b，根据共同的电源控制信号TESTVPPCNT，控制是否向存储器11a～11d供给共同的电源电压VPP。例如：电源控制信号TESTVPPCNT成为L电平时，向存储器11a～11d供给共同的电源电压VPP；电源控制信号TESTVPPCNT成为H电平时，使输出成为高阻抗状态。另外，内部电源电路12a、12b，可以修整输出电压的电压。

采用上述结构的存储器11a～11d及内部电源电路12a、12b，被共同电源布线17互相连接。

OR电路13将各存储器11a～11d输出的旨在控制内部电源电路12a、12b的信号TESTVPP的逻辑和，作为电源控制信号TESTVPPCNT输出。电源控制信号TESTVPPCNT，则被作为共同的控制信号输入内部电源电路12a、12b。

未图示的逻辑电路块，在外部焊盘垫14以外的外部焊盘垫直接输入的电源电压的作用下动作。例如采用使由内部电源电路12a、12b向存储器11a～11d供给的电源电压VPP，成为和被逻辑电路块供给的电源电压相等的电压或者比被逻辑电路块供给的电源电压高的电压(被逻辑电路块供给的电源电压以上的电压)的结构。

下面，讲述这种结构的半导体集成电路装置的动作。

首先，讲述在半导体集成电路装置的检查时(测试模式时)，在存储器选择输入信号TESTIN的作用下，只有存储器11a成为测试状态，内部电源电路12a、12b的输出被外部焊盘垫14监视时的动作。这时，因为停止供给电源指令信号TESTVPPCNT是L电平，所以由存储器11a的AND电路16a输出的停止供给电源指令信号TESTVPPCNT和存储器选择输入信号TESTIN的逻辑积、即信号TESTVPP成为L电平。而且，L电平的信号TESTVPP由模式寄存器15a输出，向存储器11a的外部输出。另外，这时，由存储器11b～11d输出的信号TESTVPP也成为L电平。由存储器11a～11d输出的信号TESTVPP，被输入OR电路13，在OR电路13的作用下，L电平的电源控制信号TESTVPPCNT被输入内部电源电路12a、12b的两者。这样，内部电源电路12a、12b的两者都成为供给电源电压VPP的状态(有效状态)，向存储器11a～11d供给电源电压VPP。而且，通过存储器测试，共同电源布线17的电压被与输出电源电压VPP的共同电源布线17连接的外部焊盘垫14监视。此外，这时，内部电源电路12a和内部电源电路12b，采用分别单独输出电源电压时的电源电压相等的结构，最为理想。但是由于工艺的离差等，使它们不同时，共同电源布线17的电压就成为目标电压高的内部电源电路输出的电源电压，目标电压低的内部电源电路的输出则成为高阻抗状态。

此外，在这里讲述了只有存储器11a成为测试状态时的情况，但是存储器11a～11d中的多个存储器在存储器选择输入信号TESTIN的作用下成为测试状态时，也同样能够共同电源布线17的电压。

在这里，作为将共同电源布线17的电压调整成所需的电压的方法，有对于内部电源电路12a、12b的两者进行相同的电压修整(trimming)，以便使被电压监视器获得的电压成为所需的电压的方法。例如：在共同电源布线17的电压比所需的电压低0.2V时，对于内部电源电路12a、12b的两者进行使目标电压增大0.2V的电压修整，从而能够将共同电源布线17的电压调整成为所需的电压。但是，这样地对于内部电源电路12a、12b的两者进行相同的电压修整时，如果修整前由于工艺(process)的不一致性(离差)等，内部电源电路12a、12b的目标电压不同，目标电压低的内部电源电路的输出为高阻抗状态，那么在修整后，目标电压低的内部电源电路的输出也成为高阻抗状态。

另外，作为调整内部电源电路12a、12b中某一个的输出电压的方法，有在通过电压修整等暂时降低不是调整对象的内部电源电路的目标电压的状态下，监视共同电源布线17的电压，对调整对象的内部电源电路的输出电压进行调整的方法。降低不是调整对象的内部电源电路的目标电压后，其输出就成为高阻抗状态。因此，共同电源布线17的电压成为调整对象的内部电源电路的输出电压。这样，在该状态下，能够监视共同电源布线17的电压即调整对象的内部电源电路的输出电压，从而能够利用电压修整等调整监视对象的内部电源电路的输出电压。进而，切换监视对象的内部电源电路，进行同样的监视及调整，从而能够调整内部电源电路12a、12b两者的输出电压。

另外，若为了使内部电源电路12a、12b两者的输出电压成为互相相等的电压而以上述方法一个一个地调整，电流因存储器的动作而消耗时，因2个(多个)内部电源电路12a、12b具有相同的电流供给特性，所以能够与设计时想定的电压变动无关，可实现理想的电流供给。

接着，讲述在半导体集成电路装置的检查时(测试模式时)，在存储器选择输入信号TESTIN的作用下，只有存储器11a成为测试状态，外部电压被外部焊盘垫14外加给内部电源电路12a、12b时的半导体集成电路装置的动作。这时，因为停止供给电源指令信号TESTVPPCNT是H电平，所以由存储器11a的AND电路16a输出的停止供给电源指令信号TESTVPPCNT和存储器选择输入信号TESTIN的逻辑积、即信号TESTVPP成为H电平。而且，H电平的信号TESTVPP由模式寄存器15a输出，向存储器11a的外部输出。另外，这时，由存储器11b～11d输出的信号TESTVPP成为L电平。由存储器11a～11d输出的信号TESTVPP，被输入OR电路13，在OR电路13的作用下，H电平的电源控制信号TESTVPPCNT被输入内部电源电路12a、12b的两者。这样，内部电源电路12a、12b的两者的输出(电压输出端子)都成为高阻抗状态(内部电源电路12a、12b成为非有效状态)。而且，规定的电压被外部焊盘垫14外加给存储器11a。这时，由于存储器11b～11d成为待机状态，所以不消耗电流，不发生检查上的问题。

如上所述，在半导体集成电路装置的检查时，存储器11a～11d的动作，受存储器选择输入信号TESTIN的控制，进而，内部电源电路12a、12b的动作，受存储器选择输入信号TESTIN和停止供给电源指令信号TESTVPPCNT的控制。所以，能够很容易地由外部焊盘垫14监视电源布线的电压、调整(设定)及外加电压。

此外，在这里讲述了外部焊盘垫14只将电压外加给存储器11a的情况，但是按照存储器选择输入信号TESTIN，使存储器11a～11d中的多个存储器成为测试状态后，还能够将电压外加给多个存储器。

这样，采用本实施方式的半导体集成电路装置后，一个外部焊盘垫14被多个内部电源电路12a、12b共有，从而能够削减监视电源布线的电压等时使用的外部焊盘垫。这样，多个存储器被系统LSI搭载时，也能防止为了维持驱动能力而搭载许多内部电源电路所引起的外部焊盘垫的数量的增大。

另外，在本实施方式的半导体集成电路装置中，采用在TESTVPPCN成为H电平时，内部电源电路12a、12b的输出成为高阻抗的状态的结构，所以不需要考虑测试的情况而在共同电源布线17和各内部电源电路12a、12b之间设置开关等电路。这样，能够使设计期间缩短设计开关等电路的那部分时间。

进而，一个外部焊盘垫14被多个内部电源电路12a、12b共有，这在削减存储器动作时消耗的电流很大的电路中的焊盘垫数量时，是特别有效的手段。就是说，由于在存储器动作时消耗的电流很大的电路中，一般具备很多的内部电源电路，所以象本发明这样，外部焊盘垫被共有时，与在每个内部电源电路中都具备外部焊盘垫的情况相比，外部焊盘垫的数量大大减少。毫无疑问，多个内部电源电路12a、12b，例如即使是发生和被同一个芯片混载的逻辑电路使用的电压电平相同的电压，或比存储器动作使用的所述电压电平升压的电压的内部电源电路时，也能够通过外部焊盘垫的共有来削减外部焊盘垫。

此外，存储器11a～11d的种类，不局限于动态随机存取存储器，既可以是被LSI系统多个搭载的存储器，也可以是其它种类的存储器。

另外，在本实施方式中，采用了利用输出存储器选择输入信号TESTIN与停止供给电源指令信号TESTVPPCNTAND的逻辑积的AND电路16a～16d和输出这些逻辑积的逻辑和的OR电路13，生成电源控制信号TESTVPPCN的结构。但是生成电源控制信号TESTVPPCN的电路的结构，并不局限于此。例如也可以如图2所示，采用利用输出各存储器的存储器选择输入信号TESTIN的逻辑和的OR电路18，及将该逻辑和即OR电路的输出与停止供给电源指令信号TESTVPPCNT AND的逻辑积作为电源控制信号TESTVPPIN输出的AND电路19，生成电源控制信号TESTVPPIN的结构。

(第2实施方式)

图3是表示本发明的第2实施方式涉及的半导体集成电路装置的主要结构的方框图。如该图所示，半导体集成电路装置具备存储器21a～21d(多个电路块)、内部电源电路22a、22b及外部焊盘垫14。另外，在存储器21a～21d及内部电源电路22a、22b的内部，还具备模式寄存器25a～25d。另外，该半导体集成电路装置还具备未图示的逻辑电路块。另外，该半导体集成电路装置用一个芯片的系统LSI构成。

与各存储器21a～21d及内部电源电路22a、22b对应的单个的宏指令选择输入信号PCS1～PCS6，被输入存储器21a～21d及内部电源电路22a、22b。另外，存储器21a～21d及内部电源电路22a、22b共同的测试输入信号PTEST及测试时钟脉冲信号PTCK，被输入存储器21a～21d及内部电源电路22a、22b。

各存储器21a～21d，在对应的模式寄存器25a～25d生成(保持)的共同的模式设定控制信号M1～Mn下，被控制成测试状态和待机状态。此外，在本说明书中，虽然只谈及这2个模式，但是存储器21a～21d被模式设定控制信号M1～Mn控制后，也可以进行多种模式的动作。

另外，内部电源电路22a、22b分别按照对应的模式寄存器25e、25f生成(保持)的模式设定控制信号M1～Mn，控制是将内部电源电压VPP供给存储器21a～21d，还是将输出作为高阻抗状态。此外，在本说明书中，虽然只谈及这2个模式，但是内部电源电路22a、22b被模式设定控制信号M1～Mn控制后，也可以进行多种模式的动作。另外，内部电源电路22a、22b还能够进行输出电压的电压修整。

就是说，存储器21a～21d及内部电源电路22a、22b，分别以与模式设定控制信号M1～Mn对应的模式动作。

模式寄存器25a～25f，分别具有对于对应的存储器21a～21d或内部电源电路22a、22b进行模式设定的功能，具体的说，如图4所示，具备多个D双稳态多谐振荡器26及AND电路27。测试输入信号PTEST、宏指令选择输入信号PCS1～PCS6及测试输入时钟脉冲信号PTCK输入各模式寄存器25a～25f中。然后，各模式寄存器25a～25f根据输入的这些信号，生成模式设定控制信号M1～Mn。各模式寄存器，在对应的宏指令选择输入信号PCS1～PCS6成为H电平时，保持的模式设定控制信号M1～Mn就被更新成与测试输入信号PTEST对应的值。在被宏指令选择输入信号PCS1～PCS6选择的所有的存储器21a～21d及内部电源电路22a、22b中，模式设定控制信号M1～Mn在存储器21a～21d及内部电源电路22a、22b中，被共同的测试输入信号PTEST有效化。

这样，功能不同的存储器21a～21d及内部电源电路22a、22b的模式，被具有共同功能的模式寄存器25a～25f设定。所以，测试时不会在选择的电路块和内部电源电路中，被某个模式设定信号设定成不同的测试模式等而引起测试动作不正常的问题。

采用使模式寄存器25a～25f成为相同的结构后，能够缩短模式寄存器的设计工时。可是，为了削减模式寄存器的电路面积等，也可以使用虽然具有相同的功能，但是电路结构却不同的模式寄存器。

宏指令选择输入信号PCS1～PCS6在选择(特定)对应的内部电源电路22a、22b或存储器21a～21d时，成为H电平(有效化状态)；在不选择(特定)对应的内部电源电路22a、22b或存储器21a～21d时，则成为L电平。

至此，讲述了在采用以上结构的半导体集成电路装置中，内部电源电路22a供给(发生)的内部电源电压VPP的电平被监视、被设定成所需的电压电平时的电路动作。

这时，表示使内部电源电路22a、22b中的某一个成为非有效化状态的模式、即使内部电源电路22a、22b中的某一个向存储器21a～21d的输出成为高阻抗状态的模式的测试输入信号PTEST，与测试输入时钟脉冲信号PTCK同步，每次一比特地串行输入各模式寄存器25a～25f中。另外，与此同时，由于宏指令选择输入信号PCS5成为H电平，所以在模式寄存器25e中，宏指令选择输入信号PCSK被作为时钟脉冲信号，输入D双稳态多谐振荡器26。这样，经过规定的时钟脉冲周期的时间后，测试输入信号PTEST的信号值，就被作为模式设定控制信号M1～Mn，并行输出。与该模式设定控制信号M1～Mn对应，由内部电源电路22a向存储器21a～21d的输出成为高阻抗状态。在该状态下，由于内部电源电路22b生成的内部电源电压VPP被外部焊盘垫14输出，所以通过监视该内部电源电压VPP的电平，能够设定成所需的电压电平。

这样，多个内部电源电路分别具备模式寄存器，各个内部电源电路的模式，被旨在特定内部电源电路的宏指令选择输入信号和与多个的各内部电源电路共同连接的测试输入信号单独控制。这样，在可以获得削减焊盘垫数量的效果的同时，还特别在由于工艺的离差等原因，各内部电源电路生成不同的内部电源电压VPP时，根据测试输入信号设定模式，从而能够将所有的内部电源电路生成的内部电源电压VPP设定成所需的相同的电压。这样，例如能够在通常动作时，与工艺的离差等离差要因无关，将旨在使存储器21a～21d动作而由内部电源电路22a及内部电源电路22b生成的内部电源电压VPP的电压电平，设定成相同。这样，能够按照设计值产生供给的内部电源电压，能够制造可靠性高的LSI。

另外，在系统LSI内，由于能够通过只连接布线的很容易的设计，设计与内部电源电路有关的测试用电路，所以能够大幅度减少测试用电路的设计工时。

另外，在本实施方式的半导体集成电路装置中，测试时，供给内部电源电压VPP的内部电源电路的数量，被按照根据测试输入信号设定的测试模式变更。所以，根据测试输入信号变更供给内部电源电压VPP的内部电源电路的数量后，能够很容易地评价与动作的存储器21a～21d的数量对应的必要的内部电源电路的数量。这样，能够使用实际的器件，决定最佳的内部电源电路的数量。

另外，即使在测试内部电源电路22a、22b的模式等不需要使存储器21a～21d成为测试模式的模式等中，某个模式设定控制信号被有效化等时，存储器21a～21d也不会被模式设定控制信号设定模式。

另外，在测试模式时，存储器21a～21d和内部电源电路22a、22b中的一个或多个，被宏指令选择输入信号PCS1～PCS6选择。就是说，宏指令选择输入信号PCS1～PCS6中成为H电平的，既可以是一个，也可以是多个宏指令选择输入信号的任何组合。

这样，由于作为系统LSI中的电路宏指令，能够任意地选择存储器21a～21d和内部电源电路22a、22b中的一部分，所以能够很容易地评价成为测试模式的存储器21a～21d的数量和供给内部电源电压VPP的内部电源电路22a、22b的数量的关系。

另外，内部电源电路22a、22b分别具有修整供给的内部电源电压VPP的电平的功能。这样，在内部电源电路22a、22b中设定为了以设定成共同的电压电平的内部电源电压VPP进行通常动作，而由熔丝(fuse)等进行修整的功能后，能够制造出消除了工艺离差等的离差要因的影响的LSI。

(第3实施方式)

图5是表示本发明的第3实施方式涉及的半导体集成电路装置的主要结构的方框图。如该图所示，本实施方式的半导体集成电路装置，在具备模式寄存器31(内部电源电路用模式寄存器)，取代内部电源电路22a、22b而具备内部电源电路32a、32b这一点上，和第2实施方式的半导体集成电路装置不同。另外，该半导体集成电路装置和第2实施方式的半导体集成电路装置一样，还具备未图示的逻辑电路块。用一个芯片的系统LSI构成。

模式寄存器31和模式寄存器25a～25d(电路块用模式寄存器)同样，具有图4所示的电路结构。可是，模式寄存器31在其AND电路27的宏指令选择输入信号用的输入端子的电压被固定成H电平的这一点上，和模式寄存器25a～25d不同。模式寄存器31按照模式设定控制信号M1～Mn，输出内部电源电路控制信号PVPPCNT。内部电源电路控制信号PVPPCNT，在将内部电源电路32a、32b作为高阻抗状态时成为H电平(被有效化)，否则就成为L电平。

另外，内部电源电路32a、32b分别在对应的宏指令选择输入信号PCS5、PCS6成为H电平时，以与被模式寄存器31保持的模式设定控制信号M1～Mn对应的模式动作。作为具体的结构，内部电源电路32a、32b在内部具备控制电路35a、35b。控制电路35a、35b分别具备将与模式寄存器31输出的内部电源电路控制信号PVPPCNT对应的宏指令选择输入信号PCS5、PCS6的逻辑积作为信号PVPP输出的AND电路。内部电源电路32a、32b，在对应的控制电路35a、35b的AND电路输出的信号PVPP成为H电平时，使输出成为高阻抗状态；而在L电平时向存储器21a～21d供给内部电源电压VPP。

至此，讲述了在以上结构的半导体集成电路装置中，监视内部电源电路32b供给(发生)的内部电源电压VPP的电平，设定成所需的电压电平时的电路动作。

这时，表示使内部电源电路32a、32b中的某一个成为非有效状态的模式、也就是使由内部电源电路32a、32b中的某一个向存储器21a～21d输出成为高阻抗状态的模式的测试输入信号PTEST，与测试输入时钟脉冲信号PTCK同步，串行输入模式寄存器25a～25d、31。该测试输入信号PTEST被输入模式寄存器31后，在模式寄存器31中，旨在使内部电源电路32a、32b成为高阻抗状态的内部电源电路控制信号PVPPCNT就成为H电平。另外，与此同时，因为宏指令选择输入信号PCS5成为H电平，所以控制电路35a的AND电路输出的信号PVPP成为H电平。这样，内部电源电路32a的输出就成为高阻抗状态。在该状态下，由于内部电源电路32b生成的内部电源电压VPP被外部焊盘垫14输出，所以能够通过监视该内部电源电压VPP的电平，设定成所需的电压电平。这样，由于为了控制多个内部电源电路32a、32b，而共同使用一个模式寄存器31，所以能够削减模式寄存器的面积，能够削减系统LSI的面积。

此外，进而还可以使与存储器21a～21d对应的模式寄存器25a～25d和模式寄存器31共同化成一个。这时，鉴于模式寄存器的区域及配置使来自模式寄存器的输出信号等通过的布线的区域的削减效果，可以进行面积削减优先的设计。

(第4实施方式)

图6是表示本发明的第4实施方式涉及的半导体集成电路装置的主要结构的方框图。如该图所示，本实施方式的半导体集成电路装置，在取代内部电源电路22a、22b而具备内部电源电路42a、42b这一点上，和第2实施方式的半导体集成电路装置不同。另外，该半导体集成电路装置和第2实施方式的半导体集成电路装置一样，还具备未图示的逻辑电路块。

内部电源电路42a、42b，具备模式寄存器控制电路45a、45b。

模式寄存器控制电路45a、45b，如图7所示，分别具备模式寄存器46和控制电路48。模式寄存器46具备多个D双稳态多谐振荡器47。控制电路48具备AND电路，输出电路控制信号。

内部电源电路42a、42b，分别在对应的模式寄存器控制电路45a、45b输出的电路控制信号为H电平时，使输出成为高阻抗状态(Hi-Z状态)；在对电路控制信号为L电平时，将内部电源电压VPP供给存储器21a～21d。

至此，讲述了在以上结构的半导体集成电路装置中，监视内部电源电路42b供给(发生)的内部电源电压VPP的电平，设定成所需的电压电平时的电路动作。

这时，表示使内部电源电路42a、42b中的某一个成为非有效状态的模式、即使由内部电源电路42a、42b中的某一个向存储器21a～21d的输出成为高阻抗状态的模式的测试输入信号PTEST，表示是否选择内部电源电路42a的宏指令选择输入信号PCS5及表示是否选择内部电源电路42b的宏指令选择输入信号PCS6，作为一系列的串行信号，与测试输入时钟脉冲信号PTCK同步，1比特1比特地输入模式寄存器45a、45b。这时，宏指令选择输入信号PCS5成为H电平。所以，在这些输入信号的作用下，模式寄存器控制电路45a、45b输出的模式设定控制信号Mn和宏指令选择输出信号PCSP1成为H电平。因此，在内部电源电路42a中，电路控制信号成为H电平(有效化状态)，内部电源电路42a的输出就成为高阻抗状态。另一方面，在模式寄存器45b内，由于L电平的宏指令选择输出信号PCSP2输入控制电路48，所以内部电源电路42b不仅输出所述测试模式，还输出内部电源电压VPP。这样，内部电源电路42a、42b在分别对应的模式寄存器46保持的宏指令选择输出信号PCSP1、PCSP2(选择信号)表示选择该内部电源电路42a、42b时，以与该模式寄存器46保持的模式设定控制信号对应的模式动作。

这样，在本实施方式的半导体集成电路装置中，由于选择内部电源电路42a、42b的宏指令选择输入信号，作为和测试输入信号连续的串行信号输入，所以不需要设置宏指令选择输入信号用的布线。这样，由于和内部电源电路连接的布线数量减少，所以测试用电路的设计变得更加容易，能够削减LSI的面积。

另外，选择内部电源电路42a、42b的宏指令选择输入信号PCS5、PCS6，用和测试信号PTEST相同的路径，输入内部电源电路42a、42b，内部电源电路42a、42b分别用单独的信号路径，输出宏指令选择输出信号PCSP1、PCSP2。而且，只将由该内部电源电路42a、42b输出的宏指令选择输出信号PCSP1、PCSP2中选择该内部电源电路42a、42b的那一个输入，输入控制电路48内的AND电路。

这样，包含模式寄存器控制电路45a、45b的2个内部电源电路42a、42b，都保持宏指令选择输入信号PCS5、PCS6的两者，成为具有彼此相同的电路结构的电路块(宏指令)。这样，作为系统LSI的测试用电路的设计，由于设计一种内部电源电路，将必要的布线与内部电源电路42a、42b的外部端子连接即可，所以能够削减内部电源电路42a、42b的设计工时。另外，因为不需要将宏指令选择输入信号PCS5、PCS6用的信号线绕到芯片内，所以能够削减布线面积。

综上所述，在所述第1～4实施方式中，讲述了为内部电源电路2个、存储器为4个的例子。但是内部电源电路及存储器无论有多少个，都能够被一个外部焊盘垫监视电压及外加电压。这样，能够很容易地按照系统LSI搭载的存储器的个数，变更内部电源电路的个数。

另外，在多个内部电源电路不是向多个存储器而是向多个逻辑电路块供给电源电压的结构中，也能够应用本发明。例如：即使取代存储器11a～11d，由内部电源电路12a、12b向4个逻辑电路块供给电源电压，也能够获得削减焊盘垫的效果。就是说，为了获得本发明的效果，也可以采用由多个内部电源电路向多个逻辑电路块供给共同的电源电压的结构。

本发明涉及的半导体集成电路装置，具有能够削减具备多个内部电源发生电路的半导体集成电路装置的焊盘垫数量的效果，例如作为数字家电产品搭载的、动态随机存取存储器等搭载的半导体集成电路装置，大有用处。

Claims (12)

1、一种半导体集成电路装置，是在同一个芯片上具备多个电路块和向所述多个电路块供给共同的电源电压的多个内部电源电路的半导体集成电路装置，

所述半导体集成电路装置，具备：

共同电源布线，该共同电源布线将所述多个电路块与所述多个内部电源电路相互连接，和

外部焊盘垫，该外部焊盘垫与所述共同电源布线连接；

所述各内部电源电路，采用按照规定的电源控制信号，控制是否供给所述电源电压的结构。

2、如权利要求1所述的半导体集成电路装置，其特征在于：

根据所述电源控制信号进行的控制，在所述多个电路块中的至少一个是测试模式时进行。

3、如权利要求2所述的半导体集成电路装置，其特征在于：进而具备：

多个AND电路，这些AND电路与所述各电路块分别对应地设置，并分别输出在使所述电路块成为所述测试模式时成为H电平的电路块测试控制信号、与在指令停止供给所述电源电压时成为H电平的电源供给停止指令信号的逻辑积；和

OR电路，该OR电路将所述各AND电路输出的逻辑积之逻辑和，作为所述电源控制信号输出。

4、如权利要求2所述的半导体集成电路装置，其特征在于：进而具备：

OR电路，该OR电路输出分别使所述各电路块成为所述测试模式时成为H电平的多个电路块测试控制信号的逻辑和；和

AND电路，该AND电路将所述逻辑和与指令停止供给所述电源电压的停止电源供给指令信号之逻辑积，作为所述电源控制信号输出。

5、如权利要求1所述的半导体集成电路装置，其特征在于：

所述内部电源电路，采用不供给所述电源电压时，使输出成为高阻抗状态的结构。

6、如权利要求1所述的半导体集成电路装置，其特征在于：

所述各电路块，是存储器，而且，在同一芯片上，在所述存储器之外另设有逻辑电路块；

由所述内部电源电路供给所述存储器的共同的电源电压，是供给所述逻辑电路块的电源电压以上的电压。

7、一种半导体集成电路装置，是在同一个芯片上具备多个电路块和向所述多个电路块供给共同的电源电压的多个内部电源电路的半导体集成电路装置，

所述半导体集成电路装置，具备：

共同电源布线，该共同电源布线将所述多个电路块与所述多个内部电源电路相互连接，

外部焊盘垫，该外部焊盘垫与所述共同电源布线连接，和

多个模式寄存器，这些模式寄存器与所述各电路块及所述各内部电源电路分别对应设置，并分别保持模式设定控制信号；

所述多个模式寄存器，分别在输入表示对对应的电路块或内部电源电路进行选择的宏指令选择输入信号时，将保持的模式设定控制信号更新成与共同的测试输入信号对应的值；

所述多个电路块及所述多个内部电源电路，分别以与对应的所述模式寄存器中保持的模式设定控制信号对应的模式进行动作。

8、如权利要求7所述的半导体集成电路装置，其特征在于：测试模式时，根据所述宏指令选择输入信号，选择所述多个内部电源电路和所述多个电路块中的一个或多个。

9、如权利要求8所述的半导体集成电路装置，其特征在于：所述多个内部电源电路，分别具有修整供给的电源电压的电平的功能。

10、一种半导体集成电路装置，是在同一个芯片上具备多个电路块和向所述多个电路块供给共同的电源电压的多个内部电源电路的半导体集成电路装置，

所述半导体集成电路装置，具备：

共同电源布线，该共同电源布线将所述多个电路块与所述多个内部电源电路相互连接，

外部焊盘垫，该外部焊盘垫与所述共同电源布线连接，

多个电路块用模式寄存器，这些电路块用模式寄存器分别与所述各电路块对应设置，并保持模式设定控制信号，和

内部电源电路用模式寄存器，该内部电源电路用模式寄存器被所述多个内部电源电路共有，并保持模式设定控制信号；

所述多个电路块用模式寄存器，分别在输入表示对对应的电路块进行选择的宏指令选择输入信号时，将保持的模式设定控制信号更新成与共同的测试输入信号对应的值；

所述多个电路块，分别以与对应的所述电路块用模式寄存器中保持的模式设定控制信号对应的模式进行动作；

所述多个内部电源电路，分别在输入表示对该内部电源电路进行选择的宏指令选择输入信号时，以与被所述内部电源电路用模式寄存器保持的模式设定控制信号对应的模式进行动作。

11、一种半导体集成电路装置，是在同一个芯片上具备多个电路块和向所述多个电路块供给共同的电源电压的多个内部电源电路的半导体集成电路装置，

所述半导体集成电路装置，具备：

共同电源布线，该共同电源布线将所述多个电路块与所述多个内部电源电路相互连接，

外部焊盘垫，该外部焊盘垫与所述共同电源布线连接，和

多个模式寄存器，这些模式寄存器与所述各内部电源电路分别对应设置，并分别保持模式设定控制信号和表示是否选择该内部电源电路的选择信号；

所述多个内部电源电路，分别在对应的所述模式寄存器中保持的选择信号表示选择该内部电源电路时，以与对应的所述模式寄存器中保持的模式设定控制信号对应的模式进行动作。

12、如权利要求11所述的半导体集成电路装置，其特征在于：所述多个模式寄存器，分别在保持表示是否选择与该模式寄存器对应的所述内部电源电路的选择信号的基础上，还保持表示是否选择所述多个内部电源电路中与该模式寄存器对应的所述内部电源电路以外的各内部电源电路的选择信号。

Images