CN1137516C - 半导体器件及其控制方法 - Google Patents
半导体器件及其控制方法 Download PDFInfo
- Publication number
- CN1137516C CN1137516C CNB981070493A CN98107049A CN1137516C CN 1137516 C CN1137516 C CN 1137516C CN B981070493 A CNB981070493 A CN B981070493A CN 98107049 A CN98107049 A CN 98107049A CN 1137516 C CN1137516 C CN 1137516C
- Authority
- CN
- China
- Prior art keywords
- leakage
- current
- interrupting
- information
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 136
- 238000000034 method Methods 0.000 title claims description 36
- 238000005520 cutting process Methods 0.000 claims abstract description 8
- 238000003860 storage Methods 0.000 claims description 56
- 238000012360 testing method Methods 0.000 claims description 30
- 238000009413 insulation Methods 0.000 claims description 28
- 230000002950 deficient Effects 0.000 claims description 14
- 210000004027 cell Anatomy 0.000 description 132
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 14
- 230000007547 defect Effects 0.000 description 13
- 238000013461 design Methods 0.000 description 9
- 238000009434 installation Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 238000006073 displacement reaction Methods 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012216 screening Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明的半导体器件包括:包括多个电路块的阵列部分;漏电流切断部分,用于切断出现在阵列部分中多个电路块的至少一个中的漏电流;以及控制部分,用于根据漏电流切断信息控制漏电流切断部分。
Description
技术领域
本发明涉多个电路块的阵列部分的半导体器件,以及控制这种半导体器件的方法。特别是,本发明涉及具有切断漏电流的功能的半导体器件,该漏电流是在每个电路块的阵列部分中单独出现的。
背景技术
冗余设计技术(缺陷补偿技术)被用来防止在半导体制造过程中由于可能出现在LSI中的随机缺陷而引起的大规模集成电路(LSI)产量的下降。在冗余设计技术中,在电路结构中建立冗余度以使少量缺陷的出现不会损害整个LSI的功能。这种冗余设计特别被用在存储器中。
例如,在诸如随机存储器(RM)和可擦可编程只读存储器(EPROM)的存储器中,除预定的存储单元阵列(主存储元阵列)外,还准备了备用存储单元阵列。如果在主存储单元阵列的一部分中出现缺陷,则使用备用存储单元阵列代替主存储单元阵列的缺陷部分。
这种基于备用电路设计的缺陷补偿是通过固定写方法或测试器安装方法实现的。在固定写方法中,在制造阶段借助外部测试器对预安装的晶片进行筛选。如果筛选结果发现了缺陷部分(例如,不正常工作的缺陷单元),则施行缺陷部分到备用电路的切换。这种切换包括,例如通过施加电流或通过用激光照射将可编程只读存储器(PROM)连线切断。切换是在制造过程的最后阶段通过硬件完成的,并且提高了生产产量。
在备用电路设计中对缺陷存储单元的筛选就是所谓的缺陷测试,该缺陷测试是借助外部测试器在制造过程中(即,对于预安装的晶片)通过向晶片施加高于正常工作电压的电压完成的。因此,在控制电路部分(如芯片逻辑)与存储电路一起形成于一个芯片上的情况下,控制电路部分可能受到筛选的不良影响。此外,安装在芯片上的器件需要有对筛选电压的耐久性。为避免这些问题,经常采用测试器安装方法,在该方法中在每个芯片上安装用于检测缺陷存储单元的测试器从而避免筛选。
在测试器安装方法中,使用安装在LSI中的内部测试器检测缺陷存储单元,且根据测试结果,如果需要则将缺陷存储单元切换到备用电路。这种测试是在器件被接通时自动进行的(自检验)。测试结果存储在易失存储器中,而切换是利用软件完成的。
以固定写方法的情况为例,将更具体地描述切换的记录。
上述缺陷部分和备用存储单元阵列的切换可通过电流熔丝方法,激光熔丝方法,利用激光照射将高阻抗多晶硅短路的方法,将多晶硅二极管短路的方法和类似方法完成。在电流熔丝方法中,利用由流过电流而产生的焦耳加热法使PROM熔丝(例如由多晶硅制成)熔化(从而使溶丝熔断)。在激光溶丝方法中,利用激光束的点照射使PROM熔丝(例如由多晶硅制成)熔化。在该方法中,使用激光溶断型熔丝ROM。如果在测试过程中发现缺陷存储单元,则根据缺陷存储单元的地址确定将被切断的熔丝(切断熔丝)的位置。根据确定的位置信息,控制激光束照射的位置以将熔丝熔化。这样有关缺陷存储单元状态的信息就被写入熔丝ROM。借助这一信息,当访问与切断熔丝对应的线时,将该线连接到备用存储单元阵列而非主存储单元阵列上,从而完成切换。因此,将缺陷部件切换到备用部件的部件起到解码器的作用。
在测试器安装方法中,与在固定写方法中相同,将来自内部测试器的测试结果存储在易失存储器中,并根据所存储的测试结果将通路切换到备用存诸单元阵列。例如,存储缺陷存储单元的地址,并将请求访问的存储单元地址与存储的缺陷存储单元地址比较。当确定缺陷存储单元之一被请求访问时,访问备用存储单元阵列(备用存储单元阵列)而非主存储单元阵列。这禁止了对任何缺陷存储单元或包括缺陷存储单元的存储单元阵列的访问,而代之以允许对备用存储单元阵列的访问。
这样,在如上所述的备用电路设计中,缺陷补偿是通过禁止对缺陷存储单元的访问及切换到替代的单元而实现的。这成功地补偿了主存储单元阵列中缺陷存储单元的存储功能。然而,当在主存储单元阵列中的缺陷存储单元中例如由于缺陷存储单元中的短路或因切断缺陷存储单元造成的栅极浮置而出现漏电流时,会产生问题。在这种情况下,虽然对缺陷存储单元的访问被禁止,但因缺陷存储单元与电源保持着电气连接,从而不能补偿由于漏电流而产生的存储单元阵列的缺陷状态。这种漏电流即使是在上述自检验中也不能被检测到。此外,漏电流有时可能出现在存储功能有效的存储单元,而不一定是有缺陷的存储单元中。
当半导体器中存在这种漏电流时,要消耗多余的功率。这种由漏电流带来的多余的功耗,特别是在例如用蓄电池进行备份操作的便携式信息设备中,引起一个关键的问题。在这种情况下,可能出现由于漏电流引起的系统故障。
发明内容
本发明的半导体器件包括:包括多个电路块的阵列部分;漏电流切断部分,用于切断出现在阵列部分中多个电路块的至少一个中的漏电流;以及控制部分,用于根据漏电流切断信息控制漏电流切断部分,其中漏电流切断部分包括:设置于给阵列部分供电的电源和多个电路块之一之间的开关部件;以及连接到开关部件上的可编程逻辑部件,并且控制部分根据漏电流切断信息,通过对可编程逻辑部件进行编程来控制开关部件的开/关状态。
在本发明一个实施例中,漏电流切断部分通过使多个电路块的至少一个与所述电源电气绝缘而切断漏电流。
在本发明另一实施便中,漏电流切断信息包括用于识别至少一个将与电源电气绝缘的电路块的识别信息。
在本发明另一实施例中,漏电流切断部分包括设置于给阵列部分供电的电源和多个电路块之一之间的熔丝;并且控制部分根据漏电流切断信息,产生表示将被截断的熔丝位置的位置信息,并向激光照射装置输出位置信息。
在本发明另一实施例中,漏电流切断信息包括表示熔丝相对于在形成有半导体器件的半导体芯片上作为参考点的预定点的位置信息。
在本发明另一实施例中,半导体器侦探发装在系统LSI上。
在本发明另一实施例中,半导体器件还包括用于检测漏电流是否至少在一个电路块中出现,并根据检测结果产生漏电流切断信息的漏电流检测部分。
在本发明另一实施例中,多个电路块的至少一个包括具有不能完成预定操作的缺陷的缺陷部件,半导体器件还包括用于禁止访问缺陷部件,并允许访问备用部件的备用电路部分,控制部分根据缺陷部件的至少一个地址和漏电流切断信息,控制漏电流切断部分。
在本发明另一实施例中,半导体器件还包括系统控制器,它接收表示第一方式或第二方式的方式信息,其中半导体器件在第二方式中以与第一方式相比较低的功效工作,并根据方式信息控制控制部分。
在本发明另一实施例中,多个电路块的至少一个是包括多个存储单元的存储块。
根据本发明的另一个方案,提供一种用于控制包括阵列部分的半导体器件的方法,该阵列部分具有多个电路块,该方法包括步骤:根据漏电流切断信息,对可编程逻辑部件进行编程,根据所述漏电流切断信息,切断在阵列部分多个电路块的至少一个中出现的漏电流。
在本发明一个实施例中,切断漏电流的步骤包括使多个电路块的至少一个与给阵列部分供电的电源电气绝缘的步骤。
在本发明另一实施例中,该方法还包括存储漏电流切断信息的步骤。
在本发明另一实施例中,该方法还包括步骤:检测漏电流是否已出现在至少一个电路块中;根据检测结果产生漏电流切断信息。
这样,这里描述的发明使得可能获得如下好处:(1)提供能够通过消除(切断)漏电流而降低功耗的半导体器件,以及控制这种半导体器件的方法,(2)提供能够在安装半导体器件之后(特别是,在成品中半导体器件的合并之后)对漏电流的消除进行控制的半导体器件,以及控制这种半导体器件的方法,和(3)提供能够根据在系统中所采用的应用类型和应用的要求对漏电流的消除进行控制的半导体器件,以及控制这种半导体器件的方法。
对于本领域的熟练人员来说,通过参照附图阅读和理解下面的详细说明,本发明的这些和其它优点将变得显而易见。
附图说明
图1是说明本发明原理的方框图。
图2A是结合的方框图和示意图,说明根据本发明漏电流切断部分的结构,图2B示意地说明根据本发明漏电流如何在电路块中流动,图2C是结合的方框图和示意图,说明根据本发明另一种漏电流切断部分的结构。
图3是说明根据本发明例1的半导体器件结构的方框图。
图4是说明根据本发明例2的半导体器件结构的方框图。
图5是说明根据本发明例3的半导体器件结构的方框图。
图6A和6B是说明根据本发明例4的系统LSI结构的方框图。
图7是说明图6A和6B的系统LSI中包括的功能块结构的方框图。
图8是说明根据本发明例5的半导体器件结构的方框图。
图9是结合的方框图和示意图,说明根据本发明例6的半导体器件的结构。
具体实施方式
首先描述本发明原理。
图1说明根据本发明半导体器件100的结构。半导体器件100包括阵列部分8,用于将在阵列部分8中出现的漏电流切断的漏电流切断部分12,和用于根据漏电流切断信息控制漏电流切断部分12的控制部分16。半导体器件100可包括一个或多个阵列部分8。
阵列部分8包括多个电路块8a(即电路块B1到Bn,其中n是等于或大于2的整数)。由电源90给多个电路块8a供电。
多个电路块8a的每一个可以是包括多个存储单元的存储块。在存储块中,可能出现来自缺陷存储单元的漏电流。例如,在诸如由于短路或因切断引起的浮栅而造成的缺陷存储单元中可能出现漏电流。这里所用“缺陷存储单元”定义为不能完成其存储值“0”或“1”的基本功能的存储单元。
还可能出现来自正常存储单元的漏电流。因此这里所用“漏电流”包括从正常存储单元产生的漏电流,以及从缺陷存储单元产生的漏电流。
在下面描述中,假设漏电流出现在电源90的电源电位和地电位之间。然而,漏电流可能不仅出现在电源电位和地电位之间,而且还出现在任何两个不同的电位之间。因此应明白根据本发明原理实现的对在两个不同电位之间出现的漏电流的切断也包括在本发明的范围内。
多个电路块8a不限于上述存储块,而可以是任意数量或结构的电路块。
漏电流切断块部分12通过使多个电路块8a的至少一个与电源90电气绝缘,而单独将每个电路块8a的漏电流切断。在所述该例中,将一个电路块8a假设为需要切断漏电流的单元。然而,切断漏电流的单元并不限于电路8a。漏电流切断部分12可将比电路8a大的单元(例如阵列部分8的单元和半导体芯片10的单元),或比电路块8a小的单元(例如在电路块8a中包括的子块单元和在电路块8a中包括的可完成特定功能的最小部件单元)的漏电流切断。当电路块8a为存储块时,可完成特定功能的最小部件是包括在存储块中的存储单元;而当电路块8a是逻辑电路时,该最小部件是包括在逻辑电路中的逻辑门(例如与门和或门)。
图2A示出了漏电流切断部分12的结构。漏电流切断部分12中包括多个开关部件21和多个可编程逻辑部件22。所述多个开关部件21中的每一个被连接到电源90上,并与多个电路块8a之一对应。当与一具体电路块8a对应的开关部件21处于开(ON)状态时,电源90和对应的电路块8a通过开关部件21相互电气连接,从而可由电源90给电路块8a供电。当开关部件21处于关(OFF)状态时,电源90和电路块8a相互电气绝缘,从而使在电路块8a中出现的漏电流可被切断。开关部件21的ON/OFF切换是通过相对应的可编程逻辑部件22控制的。
金属氧化物半导体场效应晶体管(MOSFET)例如可被用于开关部件21。静态随机存储器(SRAM),固定存储器,激光熔断型熔丝ROM和类似存储器,例如可被用于可编程逻辑部件22。由于这种可编程逻辑部件22可通过相对小规模的电路实现,不需要用另外的大规模电路来获得漏电流切断部分12。作为开关部件21的MOSFET的栅极与可编程逻辑部件22相连,以便根据被写入可编程逻辑部件22的信息(即编程结果)控制施加到MOSFET栅极上的电压。从而控制MOSFET的ON/OFF。
图2B示意地说明在电路块8a中漏电流如何流动。在所示该例中,假设电路块8a为一存储块。在等待状态中,字线8b处于低电平而位线8c由预充电电路8d进行预充电。即,在等待状态中位线8c与提供预充电电压的电源90电气连接。因此在这种状态下,如果在字线8b和位线8c之间出现短路,则漏电流从位线8c流向字线8b。这种漏电流可通过如上所述的将开关部件21切换到OFF状态而被切断。
图2B为简化起见说明了单独将每个存储单元的漏电流切断的例子。在实际中,最好是单独将每两个或更多个存储单元的漏电流切断。
控制部分16接收漏电流切断信息。根据一个例子,可通过对器件100进行测试以识别缺陷电路块或电路块中的缺陷部件来产生漏电流切断信息。这种信息可存储在半导体器件100内以使控制部分16能够通过读取存储在半导体器件100中的信息获得漏电流切断信息。或者,可从半导体器件100外部将漏电流切断信息输人到控制电路16中。
漏电流切断信息包括至少识别一个应与电源90电气绝缘的电路块8a的识别信息。例如,在阵列部分8包括八个电路块8a(即电路块B1到B8)的情况下,识别信息可由一个八位序列表示,该八位序列的每一位或者为值“0”或者为值“1”。值“0”表示对应的电路块8a不应与电源90电气绝缘。值“1”表示对应的电路块8a应与电源90电气绝缘。因此,例如位序列“10100000”的识别信息表示电路块B1和B3应与电源90电气绝缘,而电路块B2和B4到B8不应与电源90电气绝缘。
控制部分16根据识别信息产生编程信息,并向漏电流切断部分12输出编程信息。编程信息可通过将识别信息的位值反向来获得。例如,当识别信息为位序列“10100000”时,编程信息为位序列“01011111”。这种编程信息被用于将漏电流切断部分12的可编程逻辑部件22编程。
识别信息和编程信息并不一定是相互反向的关系。识别信息是与漏电流切断部分12的结构无关的逻辑信息,而编程信息是依赖于漏电流切断部分12的结构的信息。因此,当漏电流切断部分12的结构改变时,识别信息和编程信息之间的关系也改变。例如,在用PMOS晶体管代替NMOS晶体管做为开关部件21的情况下,识别信息和编程信息是相互一致的。
编程信息的每个位值被写在漏电流切断部分12的相应可编程逻辑部件22中。当位值“0”被写入可编程逻辑部件22中时,相应开关部件21被置于关(OFF)状态。这使连接到开关部件21上的电路块8a与电源90电气绝缘,从而使电路块8a中出现的漏电流可被切断。当位值“ 1”被写入可编程逻辑部件22中时,相应开关部件21被置于开(ON)状态。这使连接到开关部件21上的电路块8a与电源90电气连接,从而可从电源90给连接到开关部件21上的电路块8a供电。
通过改变在漏电流切断信息中包括的识别信息的位值,可有选择地使多个电路块8a的至少一个与电源90电气绝缘。用这种方式,可通过软件控制用于切断漏电流的单元。这种控制的优点在于即使是当漏电流在安装半导体器件100之后(特别是在成品中半导体器件100的合并之后)出现时,也可将漏电流切断。
包括多个电路块8a的阵列部分8和漏电流切断部分12最好在一个半导体芯片10上形成,尽管他们可以在不同的半导体芯片上形成。
如上所述,在半导体器件100中,可单独对于每个电路块8a,将出现在阵列部分8中的漏电流切断。这消除了由于漏电流带来的多余功耗。而且,由于漏电流切断部分12是受控制部分16控制的,因此在安装半导体器件100之后出现在阵列部分8中的漏电流可被切断。
下面将参照附图以示例方式说明本发明。
(例1)
图3说明根据本发明例1的半导体器件110的结构。半导体器件110为将上述本发明的原理用于存储器的例子。在半导体器件110中,漏电流切断信息存储在漏电流切断信息存储部分14中。
半导体器件110包括存储单元阵列18,用于将在存储单元阵列18中出现的漏电流切断的漏电流切断部分12,用于根据漏电流切断信息控制漏电流切断部分12的控制部分16,和漏电流切断信息存储部分14。半导体器件110可包括两个或更多个存储单元阵列18。
存储单元阵列18包括多个存储块18a(即存储块MB1到MBn,其中n是等于或大于2的整数)。多个存储块18a的每一个包括多个存储单元(未示出)和用于访问多个存储单元的外围电路。外围电路包括行解码器,列解码器,读放大器和类似电路。由电源90给多个存储块18a供电。
设置在电源90和存储单元阵列18之间的漏电流切断部分12将所需的任何存储块18a与电源90电气绝缘,从而单独将每个存储块18a的漏电流切断。漏电流切断部分12的结构与图2A中所示的相同,因此这里省略对它的描述。
控制部分16读出存储在漏电流切断信息存储部分14中的漏电流切断信息。漏电流切断信息包括识别任何可能需要与电源90电气绝缘的存储块18a的识别信息。控制部分16根据识别信息产生编程信息,并向漏电流切断部分12输出编程信息。编程信息被写在漏电流切断部分12的可编程逻辑部件22中,以便可通过可编程逻辑部件22控制相应开关部件21的ON/OFF。当开关部件21被切换到OFF状态时,在连接到开关部件21的存储块18a中出现的漏电流就被切断。
包括多个存储块18a的存储单元阵列18,漏电流切断部分12和漏电流切断信息存储部分14最好在一个半导体芯片30上形成,尽管它们可以在不同的半导体芯片上形成。
如上所述,在半导体器件110中,可单独对于每个电路块18a,将出现在存储单元阵列部分18中的漏电流切断。这消除了由于漏电流带来的多余功耗。而且,由于漏电流切断部分12是受控制部分16控制的,因此在安装半导体器件110之后出现在存储单元阵列部分18中的漏电流可被切断。
(例2)
图4说明根据本发明例2的半导体器件120的结构。在图4中,与图3中所示半导体器件110的组成部分相同的部分以同一参考数字表示,且在此省略对它的说明。半导体器件120为将本发明的原理用于存储器,且该存储器采用了备用电路设计的例子。在本例中,存储单元阵列18中的缺陷存储单元的地址被用来识别应与电源90绝缘的存储块18a。
半导体器件120包括用于对存储单元阵列18中的缺陷存储单元进行补偿的备用存储部分40。备用存储部分40包括具有多个备用存储单元的备用存储单元阵列40a,用于存储存储单元阵列18中缺陷存储单元地址的地址存储部分40b,和用于将存储单元阵列18中缺陷存储单元地址转换为备用存储单元阵列40a中备用存储单元地址的地址转换都分40c。
地址存储部分40b例如可为一个ROM,而地址转换部分40c例如可为一个PROM。地址转换部分40c按照预定的规则将缺陷存储单元的地址解码,并输出备用存储单元的地址,从而实现缺陷存储单元向备用存储单元的转换。
控制部分46包括读电路41和控制电路42。读电路41读出存储在漏电流切断信息存储部分14中的漏电流切断信息,以及存储在地址存储部分40b中的缺陷存储单元地址。漏电流切断信息如上所述包括识别至少一个应与电源90电气绝缘的存储块18a的识别信息。
缺陷存储单元不正常工作,因此引起漏电流的可能性相当大。因此包括这种缺陷存储单元的存储块18a最好与电源90电气绝缘。
控制电路42根据缺陷存储单元地址确定多个存储块MB1到MBn的哪一个包括缺陷存储单元。例如,假设地址Ak-1到Ak被分配给存储块MBk,其中k为大于等于1且小于等于n的整数,且缺陷存储单元的地址为a。如果关系式Ak-1≤a≤Ak成立,则缺陷存储单元包括在存储块MBk中。由于控制电路42管理着整个存储单元阵列18的存储变换,因此它能够确定缺陷存储单元包括在存储块MBk中。
例如,当存储单元阵列18包括八个存储块18a(即存储块MB1到MB8)时,通过产生八位序列可识别包括缺陷存储单元的存储块MBk(1≤k≤8)。例如,位序列“00010000”表示存储块MB4包括缺陷存储单元。类似的,位序列“00011000”表示存储块MB4和MB5包括缺陷存储单元。以这种方式,控制电路42产生表示包括缺陷存储单元的至少一个存储块的信息(以下将这种信息称为“缺陷存储单元信息”)。
控制电路42根据从漏电流切断信息存储部分14读出的漏电流切断信息中包含的识别信息和缺陷存储单元信息,产生新的识别信息,其中缺陷存储单元信息是根据缺陷存储单元地址产生的。这种新的识别信息例如是通过计算识别信息和缺陷存储单元信息的逻辑或(OR)而产生的。例如,当识别信息由位序列“10100000”表示,而缺陷存储单元信息由位序列“ 00011000”表示时,新的识别信息的位序列为“10111000”,该位序列表示除存储块MB1和MB3外,存储块MB4和MB5也应与电源90电气绝缘。这样,包括缺陷存储单元的存储块就被指定为应与电源90电气绝缘的存储块。
控制电路42根据新的识别信息产生编程信息,并向漏电流切断部分12输出编程信息。编程信息被写在漏电流切断部分12的可编程逻辑部件22中,以便可通过可编程逻辑部件22控制相应开关部件21的ON/OFF。当开关部件21被切换到OFF状态时,在连接到开关部件21上的存储块18a中出现的漏电流就被切断。
或者,控制电路42可只根据缺陷存储单元信息产生编程信息,其中缺陷存储单元信息是根据缺陷存储单元地址产生的。在这种情况下,不使用包括在漏电流切断信息中的识别信息,从而可省略漏电流切断信息存储部分14。
包括多个存储块18a的存储单元阵列18,备用存储部分40,漏电流切断部分12和漏电流切断信息存储部分14最好在一个半导体芯片31上形成,尽管它们可以在不同的半导体芯片上形成。
如上所述,在半导体器件120中,可根据缺陷存储单元地址将出现在存储单元阵列18中的漏电流切断。按照惯例,缺陷存储单元地址仅被用于将对缺陷存储单元的访问切换到对备用存储单元的访问。因此本例的半导体器件120的特征在于将缺陷存储单元地址用于将存储单元阵列18中出现的漏电流切断。
(例3)
图5说明根据本发明例3的半导体器件130的结构。在图5中,与图4中所示半导体器件120的组成部分相同的部分以同一参考数字表示,且在此省略对它的说明。半导体器件130为将本发明的原理用于存储器的例子。半导体器件130用于诸如便携式信息设备的系统中。该系统包括控制器50以及半导体器件130。控制器50不仅控制半导体器件130,而且控制被包括在该系统中的所有其它器件。
与例2中相同,控制电路42根据从漏电流切断信息存储部分14读出的漏电流切断信息中包含的识别信息和缺陷存储单元信息,产生新的识别信息,其中缺陷存储单元信息是根据缺陷存储单元地址产生的。控制电路42将新的识别信息送到控制器50。
表示正常方式或节能方式的方式信息存储在控制器50中。在节能方式中,要求半导体器件130以低于正常方式的功耗工作。在系统为便携式信息设备或类似设备,以及在电源90为蓄电池或类似装置的情况下,功耗最好尽可能小。在这种情况下,半导体器件130最好在节能方式下工作。
控制器50根据方式信息确定从控制电路42送来的新识别信息是否应改变。
在节能方式中,低功耗优先于大存储容量。例如,在节能方式中,控制器50将所接收的新识别信息送回到控制电路42而不做任何改变。在这种情况下,半导体器件130的工作大体上与例2的半导体器件120相同。
在正常方式中,大存储容量优先于低功耗。例如,在正常方式中,控制器50至少将从控制电路42接收的新识别信息的一部分改变,并将已改变的新识别信息送回到控制电路42。例如当从控制电路42送来的新识别信息为位序列“10111000”时,控制器50可能将位序列“10100000”作为已改变的新识别信息送回到控制电路42。通过新识别信息的这一改变,与电源90电气绝缘的存储块18a的数量降低一半。这样,虽然功耗因漏电流未被切断而增加,但存储容量却未显著降低。
或者,控制器50可将位序列“00000000”作为已改变的新识别信息送回到控制电路42,不管从控制电路42送来的新识别信息的值是什么。这表示控制器50指示控制电路42不使任何存储块18a与电源90绝缘,而不考虑漏电流存在与否。在这种情况下,与在上述情况下一样,虽然功耗因漏电流未被切断而增加,但存储容量却未降低。
可从控制电路42,将漏电流切断信息中包括的识别信息或缺陷存储单元信息,而不是新识别信息送到控制器50。在这种情况下,同样控制器50确定识别信息或缺陷存储单元信息是否应改变。
控制器50可根据方式信息确定是否存储单元阵列18的每个存储块18a应被使用,或与电源90电气绝缘,并根据这一决定产生识别信息。在这种情况下,控制电路42不需要向控制器50发送信息。由控制器50产生的识别信息被送到控制电路42,之后该控制电路42根据所接收的识别信息产生编程信息。
方式信息可由系统操作人员手工切换,或根据系统所采用的应用类型和应用的要求自动切换。
如本领域熟练人员可能喜欢的,控制器50可根据除方式信息之外的信息确定给哪个系统以优先权,低功耗或大存储容量。
如上所述,在半导体器件130中,是否应将漏电流切断是考虑到应给低功耗或大存储容量优先权而确定的。这使得根据系统的使用状态有效地控制半导体器件130成为可能。
(例4)
在例4中,将本发明原理用于系统LSI中包括的至少一个功能块(IP)。
图6A示出系统LSI180的结构。系统LSI180包括完成DRAM功能的功能块320,完成CPU功能的功能块321,完成ROM功能的功能块322和完成DSP功能的功能块323。
下面将描述将本发明原理用于功能块320的例子。本发明原理还可用于功能块321到323。
图7示出功能块320的结构,该功能块320包括存储单元阵列18,用于将在存储单元阵列18中出现的漏电流切断的漏电流切断部分62,用于存储漏电流切断信息的漏电流切断信息存储部分64和备用存储部分40。功能块320可包括两个或更多个存储单元阵列18。
存储单元阵列18和备用存储部分40的结构与例2中的相同,因此省略对它们的描述。
漏电流切断部分62设置于电源90和存储单元阵列18之间,使多个存储块18a的至少一个与电源90绝缘,从而单独将每个存储块18a的漏电流切断。
图2C示出漏电流切断部分62的结构,该部分62包括用做开关部件的多个PMOS晶体管21a和用做可编程逻辑部件的激光熔断型熔丝ROM22a。由于其结构简单,漏电流切断部分62可以以低成本制成。
漏电流切断部分62可有另一种结构,在其中熔丝设置于多个存储块18a的每一个和电源90之间。在这种情况下,PMOS晶体管21a可省略。
每个激光熔断型熔丝ROM22a包括一个熔丝。当熔丝受到来自激光照射装置的激光束照射而熔化时,在激光熔断型熔丝ROM22a的引线处的电位变为高电平。这使相应的PMOS晶体管21a变为OFF状态。结果,在连接到PMOS晶体管21a上的存储块18a中出现的漏电流被切断。
控制部分326包括读电路61和坐标信息产生电路63。控制部分326可设置在系统LSI 180内部或外部。
读电路61读取存储在漏电流切断信息存储部分64中的漏电流切断信息。漏电流切断信息包括用于将激光熔断型熔丝ROM22a的熔丝截断的相对坐标信息。相对坐标信息表示熔丝相对于功能块320上预定参考点的相对坐标,其中在功能块320上形成有存储单元阵列18。
坐标信息产生电路63将相对坐标信息转换为绝对坐标信息。绝对坐标信息表示熔丝相对于系统LSI180上预定参考点的绝对坐标,其中在系统LSI180上安装有功能块320。例如,通过计算下面的公式1获得绝对坐标信息(X,Y)。
(X,Y)=(a1+a2,b1+b2) ...(1)
其中如图6B中所示,(a1,b1)代表激光熔断型熔丝ROM22a的熔丝相对于作为参考点的功能块320的左下角点320a的坐标,而(a2+b2)代表功能块320的左下角点320a相对于作为参考点的系统LSI180的定位键180a的坐标。
这样,坐标(a2,b2)表示功能块320的参考点自系统LSI180参考点的位移。以下将表示功能块320的参考点自系统LSI180参考点的位移的信息称为“位移信息”。位移信息被预先存储在坐标信息产生电路63中。
当漏电流切断部分62被设置在除功能块320之外的功能块中(例如在功能块321中)时,需要提供用于控制该功能块的控制部分,并预先在控制部分中包括的坐标信息产生电路中存储该功能块的位移信息。
安装在系统LSI180上的功能块320到323不需要是由同一制造商设计的,而可由不同制造商设计。因此对于坐标信息产生电路63来说,具有如上所述的坐标转换功能是非常有用的。
通过引线63a所获得的绝对坐标信息被输出到激光照射装置80。激光照射装置8O是具有高精度位置控制功能的常规激光束点照射装置。
激光照射装置80使得能够用激光束照射由绝对坐标信息限定的位置,从而切断激光熔断型熔丝ROM22a的熔丝。结果,与激光熔断型熔丝ROM22a相连的PMOS晶体管21a变为OFF状态,从而切断漏电流。
读电路61同时还读取存储在备用存储部分40的地址存储部分40b中的缺陷存储单元地址。用于将缺陷存储单元地址转换为相对坐标信息的表被预先存储在坐标信息产生电路63中。坐标信息产生电路63参照该表将缺陷存储单元地址转换为相对坐标信息。之后坐标信息产生电路63根据由转换缺陷存储单元地址而获得的相对坐标信息和从漏电流切断信息存储部分64读取的相对坐标信息,产生绝对坐标信息。或者,坐标信息产生电路63可只根据由转换缺陷存储单元地址而获得的相对坐标信息产生绝对坐标信息。
这样,控制部分326根据缺陷存储单元地址和漏电流切断信息的至少一个,产生绝对坐标信息,并向激光照射装置80输出绝对坐标信息。
如上所述,在功能块320中,可单独对于每个存储块18a,将出现在存储单元阵列18中的漏电流切断。这消除了由于漏电流带来的多余功耗。此外,可通过切断相应的激光熔断型容丝ROM22a的熔丝,而将出现漏电流的存储块18a永久性地切断。
如果只是具有与功能块320相同功能的功能块在单片半导体芯片上形成,则将被截断的熔丝的位置可只通过相对坐标信息来识别。因此不需要在坐标信息产生电路63中存储位移信息。从而坐标信息产生电路63向激光照射装置80输出相对坐标信息,而不将相对坐标信息转换为绝对坐标信息。
(例5)
图8说明根据本发明例5的半导体器件150的结构。在图8中,与图4中所示半导体器件120的组成部分相同的部分以同一参考数字表示,且在此省略对它的说明。半导体器件150为将本发明的原理用于存储器的例子。半导体器件150包括漏电流检测部分70,用于单独对于每个存储块18a,检测存储单元阵列18中是否出现了漏电流。
漏电流检测部分70设置在电源90和存储单元阵列18之间,且包括分别与多个存储块18a对应的多个电流检测电路。电流检测电路可具有已知的结构,在该结构中当流过的电流超过预定值时,输出预定电压。
漏电流检测部分70输出表示漏电流是否已出现的检测结果70a。例如,在存储单元阵列18包括八个存储块18a(即存储块MB1到MB8)的情况下,检测结果70a可由一个八位序列表示,该八位序列的每一位或者为值“ 0”或者为值“1”。值“0”表示在对应的存储块18a中未出现漏电流。值“1”表示在对应的存储块18a中已出现漏电流。因此,例如位序列“10100000”的检测结果70a表示在存储块MB1和MB3中已出现漏电流。
控制部分76包括写电路74,控制电路75和读电路71。
写电路74根据检测结果70a产生包括在漏电流切断信息中的识别信息74a,并将识别信息74a传送到漏电流切断信息存储部分14。当漏电流切断信息存储部分14已存储有识别信息时,用识别信息74a将该已存储的识别信息更新。识别信息74a可与检测结果70a相同。在这种情况下,已出现漏电流的存储块或块18a与已和电源90电气绝缘的存储块或块18a是相同的。或者,可对检测结果70a做一些改变以获得识别信息74a。
控制电路75和读电路71的工作与例2中描述的控制电路42和读电路41的工作相同,因此这里省略对它们的描述。
在上述说明中,识别信息74a首先被存储在漏电流切断信息存储部分14中。然而,控制电路75可根据识别信息74a产生编程信息,而不将识别信息74a存储在漏电流切断信息存储部分中。或者,控制电路75可根据检测结果70a直接产生编程信息。编程信息被写入漏电流切断部分12的可编程逻辑部件22中。从而控制与可编程逻辑部件22相连的开关部件21的ON/OFF状态。通过将开关部件21变为OFF状态,可将出现在连接到开关部件21上的存储块18a中的漏电流切断。
在半导体器件150中,包括多个存储块18a的存储单元阵列18,备用存储部分40,漏电流切断部分12和漏电流切断信息存储部分14最好在一个半导体芯片33上形成,尽管它们可以在不同的半导体芯片上形成。
漏电流检测部分70可与上述测试器安装方法中的测试器一起形成,以便当器件打开时共享检测电路。
如上所述,半导体器件150备有漏电流检测部分70,即使在半导体器件150的安装之后,该漏电流检测部分70也可检测在存储单元阵列18中是否实际上流有漏电流。因此,在半导体器件150中,可在需要时(例如在半导体器件150开始工作时)监测漏电流是否存在,以便根据监测结果切断漏电流。即使在半导体器件150的安装之后经过一段时间,当由于更换而新出现漏电流时,这种对漏电流的切断也是可能的。
这一例子可与例4结合。对于本领域熟练人员来说,容易明白可改进半导体器件150以便通过使用激光照射装置80切断漏电流切断部分中包含的熔丝而将漏电流切断。
(例6)
图9示出根据本发明例6的半导体器件170的结构。半导体器件170包括存储部分13和用于控制存储部分13的控制部分96。
存储部分13包括多个半导体芯片13a。半导体芯片13a可以是前述例子中描述的半导体芯片10,30,31和33的任一个。在本例中,图4中所示的半导体芯片31被用做多个半导体芯片13a。
在每个半导体芯片13a上形成包括多个存储块18a的存储单元阵列18,备用存储部分40,漏电流切断部分12和漏电流切断信息存储部分14。这些部分的结构如在例2中所描述的那样。
控制部分96包括读电路91和控制电路92。读电路91分别从漏电流切断信息存储部分14和多个半导体芯片13a的每一个的备用存储部分40读取漏电流切断信息和缺陷存储单元地址。对于每个半导体芯片13a,控制电略92根据从读电路91接收的信息确定应与电源90电气绝缘的存储块18a,并控制对应于半导体芯片13a的漏电流切断部分12以便使存储块18a与电源90电气绝缘。这样不给半导体芯片13a的存储块18a供电,从而将存储块18a中的漏电流切断。
或者,控制部分96可单独对于每个半导体芯片13a,而不是单独对于每个存储块18a,将漏电流切断。例如,在半导体芯片13a之一中的若干存储块18a中出现漏电流的情况下,控制部分96可使整个半导体芯片13a与电源90电气绝缘,从而单独对于每个半导体芯片13a将漏电流切断。
这样,在半导体器件170中,可单独对于每个半导体芯片13a中每个存储块18a,或单独对于每个半导体芯片13a,将漏电流切断。
如上所述的漏电流的分级切断(块18a或芯片13a)也可用于根据本发明的其它例子。例如,可将每个存储块18a划分为多个部分(包括预定数目存储单元的子块),且可将相应的开关部件21构造成具有分级的结构。例如,开关部件21的第一级可切断每个子块漏电流,而开关部件21的第二级可切断每个存储块18a(即在同时使多个子块)的漏电流。
有关开关部件21的分级结构和可编程逻辑部件22的相应构造的信息可作为控制信息存储在漏电流切断信息存储部分14中。控制部分96的读电路91从每个半导体芯片13a读取需要的信息,控制电路92按照半导体芯片13a的开关部件21和可编程逻辑部件22的结构来控制每个半导体芯片13a的漏电流切断部分12。
在上述例子中,多个半导体芯片13a彼此相同。但本发明并不局限于这种结构,半导体芯片13a可以是不同类型的。不同类型的半导体芯片13a可包括不同类型的漏电流切断部分12。例如,开关部件21的结构和可编程逻辑部件22的类型可彼此不同。表示存储单元阵列18的结构,切断漏电流的单元的结构,开关部件21的构造,和可编程逻辑部件22的类型的信息可作为漏电流切断信息或控制信息存储在漏电流切断信息存储部分14中,从而使存储部分13可包括具有不同标准和格式的各种类型的半导体芯片13a。
这样,在半导体器件170中,即使当存储部分13包括不同类型的多个半导体芯片时,漏电流也可被有效地切断。
如上所述,在根据本发明的半导体器件和控制半导体器件的方法中,通过将漏电流切断可降低功耗。在半导体器件安装后(特别是在成品中半导体器件的合并之后)可控制漏电流。此外,可根据在系统中所采用的应用类型或应用的要求控制漏电流的切断。即使当存储部分包括多个不同的半导体芯片时,漏电流也可被有效地切断。
对所属技术领域中的熟练人员来说,在不偏离本发明范围和实质的条件下,各种其它改进是显而易见显并且容易做出的。因此,这里所附权利要求的范围不限于本文中所做的描述,而是对权利要求要宽范围地解释。
Claims (15)
1、一种半导体器件包括:
包括多个电路块的阵列部分;
漏电流切断部分,用于切断出现在阵列部分中多个电路块的至少一个中的漏电流;以及
控制部分,用于根据漏电流切断信息控制漏电流切断部分,
其中漏电流切断部分包括:设置于给阵列部分供电的电源和多个电路块之一之间的开关部件;以及连接到开关部件上的可编程逻辑部件,并且
控制部分根据漏电流切断信息,通过对可编程逻辑部件进行编程来控制开关部件的开/关状态。
2、根据权利要求1的半导体器件,其中漏电流切断部分通过使多个电路块的至少一个与所述电源电气绝缘而切断漏电流。
3、根据权利要求1的半导体器件,其中漏电流切断信息包括用于识别至少一个将与电源电气绝缘的电路块的识别信息。
4、根据权利要求1的的半导体器件,其中漏电流切断部分包括设置于给阵列部分供电的电源和多个电路块之一之间的熔丝;并且
控制部分根据漏电流切断信息,产生表示将被截断的熔丝位置的位置信息,并向激光照射装置输出该位置信息。
5、根据权利要求4的半导体器件,其中漏电流切断信息包括表示熔丝相对于在形成有半导体器件的半导体芯片上作为参考点的预定点的位置信息。
6、根据权利要求4的的半导体器件,其中半导体器件安装在系统LSI上。
7、根据权利要求1的半导体器件,还包括用于存储漏电流切断信息的漏电流切断信息存储部分。
8、根据权利要求1的半导体器件,还包括用于检测漏电流是否至少在一个电路块中出现,并根据检测结果产生漏电流切断信息的漏电流检测部分。
9、根据权利要求1的半导体器件,其中多个电路块的至少一个包括具有不能完成预定操作的缺陷的缺陷部件,
半导体器件还包括用于禁止访问缺陷部件,并允许访问备用部件的备用电路部分,并且
控制部分根据缺陷部件的至少一个地址和漏电流切断信息,控制漏电流切断部分。
10、根据权利要求1的半导体器件,还包括系统控制器,该系统控制器接收表示第一方式或第二方式的方式信息,其中半导体器件在第二方式中以与第一方式相比较低的功耗工作,并根据方式信息控制控制部分。
11、根据权利要求1的半导体器件,其中多个电路块的至少一个是包括多个存储单元的存储块。
12、一种用于控制包括阵列部分的半导体器件的方法,该阵列部分具有多个电路块,该方法包括步骤:
根据漏电流切断信息,对可编程逻辑部件进行编程,
根据所述漏电流切断信息,切断在阵列部分多个电路块的至少一个中出现的漏电流。
13、根据权利要求12的方法,其中切断漏电流的步骤包括使多个电路块的至少一个与给阵列部分供电的电源电气绝缘的步骤。
14、根据权利要求12的方法,还包括存储漏电流切断信息的步骤。
15、根据权利要求12的方法,还包括步骤:检测漏电流是否已出现在至少下个电路块中;根据检测结果产生漏电流切断信息。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP019436/1997 | 1997-01-31 | ||
JP1943697 | 1997-01-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1197294A CN1197294A (zh) | 1998-10-28 |
CN1137516C true CN1137516C (zh) | 2004-02-04 |
Family
ID=11999247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB981070493A Expired - Fee Related CN1137516C (zh) | 1997-01-31 | 1998-02-04 | 半导体器件及其控制方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6208567B1 (zh) |
KR (1) | KR100306103B1 (zh) |
CN (1) | CN1137516C (zh) |
TW (1) | TW366497B (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4822572B2 (ja) * | 1999-09-02 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP2001085547A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | 不揮発性半導体記憶装置及びその読み出し方法 |
US6697978B1 (en) * | 1999-10-25 | 2004-02-24 | Bae Systems Information And Electronic Systems Integration Inc. | Method for testing of known good die |
DE10054447A1 (de) * | 1999-11-02 | 2001-07-12 | Samsung Electronics Co Ltd | Halbleiterspeicherbauelement mit Zellenversorgungs-Reparaturschaltkreisen und Verfahren zum Anordnen derselben |
US6968469B1 (en) | 2000-06-16 | 2005-11-22 | Transmeta Corporation | System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored |
JP4748867B2 (ja) * | 2001-03-05 | 2011-08-17 | パナソニック株式会社 | 集積回路装置 |
US6535418B2 (en) * | 2001-07-24 | 2003-03-18 | Hewlett-Packard Development Company, Llp | Optically programmable address logic for solid state diode-based memory |
JP4974202B2 (ja) | 2001-09-19 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US6512705B1 (en) * | 2001-11-21 | 2003-01-28 | Micron Technology, Inc. | Method and apparatus for standby power reduction in semiconductor devices |
JP2003196995A (ja) * | 2001-12-26 | 2003-07-11 | Mitsubishi Electric Corp | 半導体記憶装置およびその試験方法 |
US7095642B1 (en) * | 2003-03-27 | 2006-08-22 | Cypress Semiconductor Corporation | Method and circuit for reducing defect current from array element failures in random access memories |
US7537600B2 (en) * | 2003-06-12 | 2009-05-26 | Boston Scientific Scimed, Inc. | Valved embolic protection filter |
JP4062247B2 (ja) * | 2003-12-11 | 2008-03-19 | ソニー株式会社 | 半導体記憶装置 |
DE102004047330B4 (de) * | 2004-09-29 | 2011-04-07 | Qimonda Ag | Integrierter Halbleiterspeicher |
US8072834B2 (en) | 2005-08-25 | 2011-12-06 | Cypress Semiconductor Corporation | Line driver circuit and method with standby mode of operation |
US7567478B2 (en) * | 2007-10-08 | 2009-07-28 | Lsi Corporation | Leakage optimized memory |
KR100946698B1 (ko) * | 2007-10-26 | 2010-03-12 | 한국전자통신연구원 | SoC 형식의 암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치 |
TW200923952A (en) * | 2007-11-30 | 2009-06-01 | Vanguard Int Semiconduct Corp | Apparatus and method for sequentially programming memory |
CN101465162B (zh) * | 2007-12-20 | 2013-06-12 | 世界先进积体电路股份有限公司 | 存储器的自动循序烧录判别装置与方法 |
WO2010146640A1 (ja) * | 2009-06-15 | 2010-12-23 | パナソニック株式会社 | 半導体集積回路装置及び電子機器 |
US8270240B2 (en) | 2009-07-30 | 2012-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Current leakage reduction |
KR102608306B1 (ko) * | 2019-05-10 | 2023-12-01 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 반도체 메모리 장치 |
USD1018872S1 (en) * | 2021-11-17 | 2024-03-19 | MerchSource, LLC | Foot spa |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62188100A (ja) * | 1986-02-13 | 1987-08-17 | Mitsubishi Electric Corp | 紫外線消去型プログラマブルromの書込方法 |
JP2723338B2 (ja) * | 1990-04-21 | 1998-03-09 | 株式会社東芝 | 半導体メモリ装置 |
EP0541288B1 (en) * | 1991-11-05 | 1998-07-08 | Fu-Chieh Hsu | Circuit module redundacy architecture |
JPH0668694A (ja) | 1992-08-18 | 1994-03-11 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
JPH0676593A (ja) | 1992-08-27 | 1994-03-18 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
US5473573A (en) | 1994-05-09 | 1995-12-05 | Cirrus Logic, Inc. | Single chip controller-memory device and a memory architecture and methods suitable for implementing the same |
JP3542649B2 (ja) * | 1994-12-28 | 2004-07-14 | 株式会社ルネサステクノロジ | 半導体記憶装置およびその動作方法 |
JPH08297993A (ja) | 1995-04-28 | 1996-11-12 | Sanyo Electric Co Ltd | 半導体記憶装置 |
JPH0969300A (ja) * | 1995-06-23 | 1997-03-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
TW324101B (en) * | 1995-12-21 | 1998-01-01 | Hitachi Ltd | Semiconductor integrated circuit and its working method |
US5896334A (en) * | 1997-08-14 | 1999-04-20 | Micron Technology, Inc. | Circuit and method for memory device with defect current isolation |
-
1998
- 1998-01-28 US US09/014,775 patent/US6208567B1/en not_active Expired - Lifetime
- 1998-01-31 KR KR1019980003634A patent/KR100306103B1/ko not_active IP Right Cessation
- 1998-02-02 TW TW087101188A patent/TW366497B/zh not_active IP Right Cessation
- 1998-02-04 CN CNB981070493A patent/CN1137516C/zh not_active Expired - Fee Related
-
1999
- 1999-09-16 US US09/397,239 patent/US6246627B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6208567B1 (en) | 2001-03-27 |
KR19980071186A (ko) | 1998-10-26 |
US6246627B1 (en) | 2001-06-12 |
KR100306103B1 (ko) | 2001-12-17 |
TW366497B (en) | 1999-08-11 |
CN1197294A (zh) | 1998-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1137516C (zh) | 半导体器件及其控制方法 | |
CN1755837A (zh) | 冗余程序电路及其方法 | |
CN1365148A (zh) | 具有冗余系统的半导体存储器件 | |
CN1122283C (zh) | 半导体存储装置及其驱动方法 | |
JP2732824B2 (ja) | 不揮発性半導体メモリの行冗長回路 | |
CN1828895A (zh) | 可多次熔烧的电熔丝电路及多次电熔烧的执行方法 | |
CN1136583C (zh) | 半导体存储器 | |
CN1855300A (zh) | 半导体存储器装置中的冗余电路 | |
CN1694327A (zh) | 保险丝电路 | |
CN101030579A (zh) | 半导体晶片、半导体芯片、半导体器件及晶片测试方法 | |
CN1818692A (zh) | 包括熔丝的半导体器件及能够抑制错误确定的其测试方法 | |
CN1770328A (zh) | 非易失半导体存储器件及其数据擦除方法 | |
CN1825563A (zh) | 半导体芯片及其制造方法 | |
CN1477646A (zh) | 半导体存储装置 | |
CN1278421C (zh) | 半导体装置 | |
US20050219920A1 (en) | Semiconductor memory and method for manufacturing the same | |
CN1823392A (zh) | 半导体存储器件 | |
CN1542849A (zh) | 冗余电路和使用该冗余电路的半导体设备 | |
CN1216850A (zh) | 带有小规模电路冗余解码器的半导体存储器件 | |
EP0090331B1 (en) | Semiconductor memory device | |
CN1191370A (zh) | 半导体存储器 | |
US20050185482A1 (en) | Semiconductor memory storage device and a redundancy control method therefor | |
KR100470371B1 (ko) | 반도체 기억 장치 | |
CN1761044A (zh) | 半导体测试系统 | |
CN1956102A (zh) | 半导体存储器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040204 Termination date: 20130204 |