CN1770328A - 非易失半导体存储器件及其数据擦除方法 - Google Patents

Abstract

在非易失半导体存储器件的数据擦除方法中，对存储单元进行以下处理：通过给其施加电压而执行编程，将存储单元的阈值给定值或以上；擦除这些存储单元，从而将它们的阈值设置为更低的值或以下；通过对所述存储单元施加更低的电压，在其阈值低于进一步低值的存储单元上只进行一次弱编程；当其阈值仍然低于进一步低值时，在该存储单元上重复进行弱编程，直到该值达到进一步更低值或以上为止；检验是否存在其阈值高于低值的存储单元；和在检验到存在上述存储单元时，将处理返回至将存储单元的阈值设置在低值或以下的处理。

Description

非易失半导体存储器件及其数据擦除方法

相关申请的交叉参考

本申请基于并要求在2004年9月30日申请的在先日本专利申请No.2004-287700的优先权，这里引证其全部内容供参考。

技术领域

本发明涉及一种非易失半导体存储器件及其数据擦除方法。例如，本发明涉及一种NOR型闪速存储器和NAN闪速存储器，在这两种存储器中提供各包括多个存储单元的存储块，并且在一个存储块的单位(以存储块为单位)中进行数据擦除处理，而且本发明还涉及适用于这些闪速存储器的数据擦除方法。

背景技术

在非易失半导体存储器件中，将电子注入到大量存储单元(每个存储单元对应1位数据)中或从大量存储单元中除去电子，由此改变了存储单元的阈值，并且储存在每个存储单元中的数据表示“1”或“0”(在存储单元储存多值数据的情况下，注入的电荷可以根据被存储的数据而采用四个级中的一个)。

一般情况下，在被称为NOR型闪速存储器的非易失半导体存储器件中，在编程(写)时(其中电子注入到一个或多个存储单元中)，可以指定以1位的单位进行写数据的存储单元。这是因为在指定位线和字线，并且电压施加于位线和字线时，设置偏压，从而只使上述存储单元进行编程。然而，在实际非易失半导体存储器产品中，在编程的同时，即在对大量存储单元进行编程的同时，写大量位，以便以更高的速度进行编程。

另一方面，在数据擦除操作中，偏压施加于字线和阱区，由此在数据擦除处理时都擦除了彼此共享阱区的存储单元(一般情况下，数据擦除处理是在由大量存储单元构成的一个存储块的单位中进行的)。因此，非易失半导体存储器件的数据擦除处理包括下列一系列操作(步骤)，这将参照图1进行说明，图1表示了常规非易失半导体存储器件中的数据擦除操作中的一系列步骤的流程图。

首先，在其中随机地存在储存表示“1”的数据的存储单元(处于擦除状态)和存储表示“0”的数据的存储单元(处于编程(写)状态)的存储块中，只对储存表示“1”的数据的存储单元进行预编程(即，在数据擦除处理之前的写操作)，其中将要处理的存储单元的阈值设置为等于或高于电压编程校验(PV)电平(步骤S101)。图11A表示没有进行上述预编程的存储单元的阈值的分布，图11B表示进行了上述预编程的阈值的分布。

然后，作为数据擦除处理，擦除存储块中的所有存储单元(步骤S102)。在这个处理中，存储单元的阈值都降低到等于或低于电压擦除校验(EV)电平。图11C表示进行了上述数据擦除处理的存储单元的分布。

然而，实际存储单元的尺寸和厚度等是变化的。因此实际上，进行上述数据擦除处理的上述存储单元当中，一个或多个存储单元处于过擦除状态，其中它们的阈值低于电压过擦除校验(OEV)电平。因此，在相对于电压OEV电平确定为处于过擦除状态的一个或多个存储单元上进行弱编程。

下面是常规非易失存储器件的弱编程：

首先，作为校验处理，检验每个存储单元的阈值是否等于或高于电压OEV电平(步骤S103)。当检验到存储单元的阈值低于电压OEV电平时，即该存储单元处于过擦除状态时，进行弱编程(步骤A104)。这个弱编程不意味着通过施加使被储存在该存储单元中的数据表示“0”的高电压而进行的编程(写)，即，意味着通过对所述存储单元中的漏极和栅极施加低于该高电压的电压而进行的编程(写)。

在利用上述方式进行弱编程之后，对上述存储单元再次进行检验处理(步骤S103)。而且，在检验出该存储单元的阈值仍然低于电压OEV电平时，仍然对该存储单元再次进行弱编程(步骤S104)。重复进行检验处理和弱编程，直到检验出该存储单元的阈值等于或高于电压OEV电平为止。然后，在检验出该存储单元的阈值等于或高于电压OEV电平时，将被处理的存储单元从上述存储单元改变为其下一个存储单元(步骤S105)。

在将存储块中处于过擦除状态的所有存储单元进行了弱编程(步骤S106)之后，检验所有存储单元的阈值是否超过电压EV电平(步骤S107)。然后，在不存在阈值超过电压EV电平的存储单元时，结束数据擦除处理。另一方面，当存在其阈值超过电压EV电平的一个或多个存储单元时，该步骤再回到步骤S102(数据擦除处理)，并且从步骤S102开始连续执行这些步骤。如常规半导体存储器件中的数据擦除操作中的步骤那样，执行这些一系列步骤。

然而，上述常规半导体存储器件具有下列问题：

数据擦除处理之后，有存在进行了数据擦除操作使得其阈值远远小于电压OEV电平的异常存储单元(这将在后面称为异常存储单元B)的情况。甚至在通过预编程而使存储单元的第一阈值相等的情况下，也会出现这个问题。认为发生上述问题主要是由于上述异常存储单元的形状或耦合比等的不正常造成的。

为了更具体地说明，如果存在异常存储单元B(其阈值异常地低)，则出现下列问题：在弱编程中，漏电流流进异常存储单元B中，结果是，即使在位于与该异常存储单元B相同位线上的正常存储单元A的实际阈值等于或高于电压OEV电平时，也会错误地认为正常存储单元A的阈值低于其实际阈值。这是因为在该存储单元中的电流量的基础上检验存储单元的阈值。因此，对其阈值实际上等于或高于电压OEV电平的正常存储单元A进行弱编程。此时，在写操作时的漏电压(漏极应力)施加于异常存储单元B中的漏极上，因此少量的电子注入到其中，增加了异常存储单元B的阈值。通过这种方式，重复进行弱编程，直到防止漏电流流入处于过擦除状态的异常存储单元B中为止。如果正常存储单元A是其阈值接近于电压EV电平的存储单元，如图3所示，当由于存在异常存储单元B而重复进行弱编程时，其阈值超过电压EV。

相应地，在检验处理中，检验出正常存储单元A的阈值超过电压EV电平，并且将要进行的处理返回至数据擦除处理。然而，在对异常存储单元B再次进行数据擦除处理之后，其阈值大大降低，由于其特性未变(即，它们取决于其形状)，并且其擦除速度很高。在这种情况下，利用上述相同的方式多次重复进行弱编程。通过这种方式，数据擦除操作进入无限环路，因此不能结束。

实际上，当相对于制造指标检查非易失半导体存储器产品时，如果用于擦除操作的时间超过了给定时间，则该产品被确定为有缺陷的。因此，根据常规方法，有缺陷的非易失半导体存储器产品的比例增加。

此外，上述无限环路还发生在数据擦除处理在包括异常存储单元(以下将称为异常存储单元C)的存储块中的存储单元上进行的情况中，其中异常存储单元的擦除速度非常低。在这种情况下，进行数据擦除处理，使得异常存储单元C的阈值等于或低于电压EV电平，如图4所示，结果是，该存储块中的大多数其它存储单元的阈值等于或低于OEV电平。通过这种方式，由于位于与异常存储单元C相同的位线上的存储单元的阈值等于或低于电压EV电平，因此在OFF时的漏电流很大。因而，在对每个上述存储单元进行检验处理时，错误地确定每个存储单元的阈值都低于其实际阈值，并因此进行了比需要次数更多次数的弱编程。此时，由于异常存储单元C位于与上述存储单元相同的位线上，异常存储单元C的阈值增加了漏极应力。然后，同样地，对其它存储单元进行弱编程，结果是，异常存储单元C的阈值进一步增加超过电压EV电平，如图5所示。在这种状态下，最后，在对异常存储单元C进行检验处理时，检验出异常存储单元C的阈值超过电压EV电平，并且正要进行的处理返回至数据擦除处理。结果是，除了异常存储单元C以外的大多数其它存储单元的阈值变得再次等于或低于电压OEV电平。因此，漏电流增加，并且利用与上述情况相同的方式，比实际需要次数更多次地进行弱编程。通过这种方式，擦除操作进入无限环路，并且不结束，因此增加了有缺陷的比例。

如上所述，在非易失半导体存储器产品中的擦除处理中，如果产生了其中重复进行擦除处理和弱编程的无限环路，则该非易失半导体存储器产品被确定为有缺陷的。因此，如果采用常规非易失半导体存储器件的方法，有缺陷的非易失半导体存储器产品的比例增加。此外，即使在非易失半导体存储器产品中不产生无限环路，当比需要次数更多次地进行弱编程时，擦除操作所需的时间增加，由此使产品的功能退化，并增加了测试该产品的时间。

Jpn.Pat.Appln.KOKAI公报No.8-255489公开了下列技术：在对存储单元晶体管都进行了数据擦除处理之后，确定相对于多个数字线中的每个是否存在处于过擦除状态的一个或多个存储单元晶体管。如果确定存在处于过擦除状态的存储单元晶体管，则指定该存储单元晶体管，并且只在该存储单元晶体管上进行弱编程(写)。

发明内容

根据本发明的一个方案，适用于非易失半导体存储器件的数据擦除方法包括：

通过执行编程操作将多个存储单元的阈值设置为第一预定电压电平或以上，该编程操作是通过对所述存储单元施加电压进行的；

通过对存储单元进行数据擦除处理，将存储单元的阈值设置为第二预定电压电平或以下，该第二预定电压电平低于第一预定电压电平；

通过对所述存储单元中阈值低于第三预定电压电平的一个或多个存储单元施加低于在编程中所施加电压的电压，只进行一次弱编程，所述第三预定电压电平低于第二预定电压电平；

在只执行一次弱编程之后其阈值仍然低于第三预定电压电平的一个或多个存储单元上重复执行弱编程，直到所述一个或多个存储单元的阈值被设置为等于或高于所述第三预定电压电平为止；和

检验存储单元是否包括其阈值高于第二预定电压电平的一个或多个存储单元，当检验到存储单元包括其阈值高于第二预定电压电平的一个或多个存储单元时，将待执行的处理返回至将存储单元的阈值设置为第二预定电压电平或以下。

根据本发明的另一方案，适用于非易失半导体器件的数据擦除方法包括：

通过执行编程操作将多个存储单元的阈值设置为第一预定电压电平或以上，该编程操作是通过对所述存储单元施加电压进行的；

通过对存储单元进行数据擦除处理，将存储单元的阈值设置为第二预定电压电平或以下，该第二预定电压电平低于第一预定电压电平；

通过对所述存储单元中阈值低于第三预定电压电平的一个或多个存储单元施加低于在编程中所施加电压的电压，只进行一次第一弱编程，所述第三预定电压电平低于第二预定电压电平；

通过对只执行一次第一弱编程之后其阈值仍然低于第三预定电压电平的一个或多个存储单元施加低于在编程中所施加电压的电压而执行第二弱编程；

通过对第二弱编程之后其阈值仍然低于第三预定电压电平的一个或多个存储单元施加低于在编程中所施加电压的电压，重复执行第三弱编程，直到所述一个或多个存储单元的阈值被设置为等于或高于所述第三预定电压电平为止；和

检验存储单元是否包括其阈值高于第二预定电压电平的一个或多个存储单元，当检验到存储单元包括其阈值高于第二预定电压电平的一个或多个存储单元时，将待执行的处理返回至将存储单元的阈值设置为第二预定电压电平或以下。

根据本发明的另一方案，提供一种适用于非易失半导体存储器件的用于擦除存储单元阵列中包含的存储块中的所有存储单元的数据擦除方法，所述存储单元阵列包括含有存储块的多个存储块，每个存储块包括存储单元，所述方法包括：

通过将电压施加于存储块中的存储单元，将包含在存储单元阵列中的存储块中的存储单元的阈值设置为编程检查电压电平或以上；

作为数据擦除处理，通过擦除该存储块中的所有存储单元，将该存储块中的存储单元的阈值设置为擦除检查电压电平或以下，该擦除检查电压电平低于编程检查电压电平；

相继地检验该存储块中的存储单元的阈值，并且(i)在检验出已经被检验过的一个存储单元的阈值低于过擦除检查电压电平时，所述过擦除检查电压电平低于擦除检查电压电平，在所述一个存储单元上只执行一次弱编程，其中施加低于编程中所施加电压的电压，并将待执行的处理改变为检验在所述一个存储单元后面的另一存储单元的阈值，和(ii)当检验到所述一个或多个存储单元的阈值等于或高于过擦除检查电压电平时，将待执行的处理改变为检验所述另一存储单元的阈值；

相继进行检验存储单元的阈值，和(i)在检验出已经被检验过的一个存储单元的阈值低于过擦除检查电压电平时，重复进行检验所述一个存储单元的阈值和在所述一个存储单元上的弱编程，直到所述一个存储单元的阈值设置为等于或高于过擦除检查电压电平为止，并且将待执行的处理改变为检验在所述一个存储单元后面的另一存储单元的阈值，和(ii)在检验到所述一个存储单元的阈值等于或高于过擦除检查电压电平时，将待执行的处理改变为检验在所述一个存储单元后面的另一存储单元的阈值；和

检验存储单元的阈值，并在至少一个存储单元的阈值高于擦除检查电压电平时，将待执行的处理返回至将存储单元的阈值设置为擦除检查电压电平或以下。

根据本发明另一方案的非易失半导体存储器件包括：

存储单元阵列，包括设置在其中的多个存储块，每个存储块包括多个存储单元；

在一个存储块中的存储单元上进行编程的编程电路；和

作为数据擦除处理而擦除所述一个存储块中的所有存储单元的擦除电路；和

分别向编程电路和擦除电路发布编程指令和擦除指令的控制电路，

其中控制电路控制以下处理：

通过对存储单元施加电压而在存储单元上进行编程，从而将存储单元的阈值设置在第一预定电压电平或以上；

通过对存储单元进行数据擦除处理，将存储单元的阈值设置在第二预定电压电平或以下，该第二预定电压电平低于第一预定电压电平；

通过给所述存储单元中阈值低于第三预定电压电平的一个或多个存储单元施加低于在编程中所施加电压的电压，只在一个或多个存储单元上进行一次弱编程，所述第三预定电压电平低于第二预定电压电平；

在只执行一次弱编程之后其阈值仍然低于第三预定电压电平的一个或多个存储单元上重复进行弱编程，直到所述一个或多个存储单元的阈值被设置为等于或高于所述第三预定电压电平为止；和

检验存储单元是否包括其阈值高于第二预定电压电平的一个或多个存储单元，当检验到存储单元包括其阈值高于第二预定电压电平的一个或多个存储单元时，将待执行的处理返回至将存储单元的阈值设置为第二预定电压电平或以下。

根据本发明再一方案的非易失半导体存储器件包括：

存储单元阵列，包括设置在其中的多个存储块，每个存储块包括多个存储单元；

在一个存储块中的存储单元上进行编程的编程电路；和

作为数据擦除处理而擦除所述一个存储块中的所有存储单元的擦除电路；和

分别向编程电路和擦除电路发布编程指令和擦除指令的控制电路，

其中控制电路控制以下处理：

通过对存储单元施加电压而在存储单元上进行编程，从而将存储单元的阈值设置在第一预定电压电平或以上；

通过对存储单元进行数据擦除处理，将存储单元的阈值设置在第二预定电压电平或以下，该第二预定电压电平低于第一预定电压电平；

通过给一个或多个存储单元施加低于在编程中所施加电压的电压，在其阈值低于第三预定电压电平的所述一个或多个存储单元上执行第一弱编程，所述第三预定电压电平低于第二预定电压电平；

在第一弱编程之后，通过给一个或多个存储单元施加低于在编程中所施加电压的电压，在其阈值仍然低于第三预定电压电平的一个或多个存储单元上执行第二弱编程；

在执行第二弱编程之后，通过给一个或多个存储单元施加低于在编程中所施加电压的电压，在其阈值仍然低于第三预定电压电平的所述一个或多个存储单元上重复进行第三弱编程，直到所述一个或多个存储单元的阈值保持值被设置为等于或高于所述第三预定电压电平为止；和

检验存储单元是否包括其阈值高于第二预定电压电平的一个或多个存储单元，当检验到存储单元包括其阈值高于第二预定电压电平的一个或多个存储单元时，将待执行的处理返回至将存储单元的阈值设置为第二预定电压电平或以下。

根据本发明又一方案的非易失半导体存储器件，包括：

存储单元阵列，包括设置在其中的多个存储块，每个存储块包括多个存储单元；

在一个存储块中的存储单元上进行编程的编程电路；和

作为数据擦除处理而擦除所述一个存储块中的所有存储单元的擦除电路；和

分别向编程电路和擦除电路发布编程指令和擦除指令的控制电路，

其中控制电路控制以下处理：

通过对存储单元施加电压而在存储单元上进行编程，从而将存储单元的阈值设置在编程检查电压电平或以上；

通过对所述一个存储块中的存储单元进行数据擦除处理，将存储单元的阈值设置在擦除检查电压电平或以下，该擦除检查电压电平低于编程检查电压电平；

相继地检验所述一个存储块中的存储单元的阈值，并且(i)在检验出已经被检验过的一个存储单元的阈值低于过擦除检查电压电平时，所述过擦除检查电压电平低于擦除检查电压电平，在所述一个存储单元上只执行一次弱编程，其中施加低于编程中所施加电压的电压，并将待执行的处理改变为检验在所述一个存储单元后面的另一存储单元的阈值，和(ii)当检验到所述一个或多个存储单元的阈值等于或高于过擦除检查电压电平时，将待执行的处理改变为检验所述另一存储单元的阈值；

相继检验存储单元的阈值，和(i)在检验出已经被检验过的一个存储单元的阈值低于过擦除检查电压电平时，重复进行对所述一个存储单元的阈值的检验和在所述一个存储单元上的弱编程，直到所述一个存储单元的阈值设置为等于或高于过擦除检查电压电平为止，并且将待执行的处理改变为检验在所述一个存储单元后面的另一存储单元的阈值，和(ii)在检验到所述一个存储单元的阈值等于或高于过擦除检查电压电平时，将待执行的处理改变为检验在所述一个存储单元后面的另一存储单元的阈值；和

检验存储单元的阈值，并在至少一个存储单元的阈值高于擦除检查电压电平时，将待执行的处理返回至将存储单元的阈值设置为擦除检查电压电平或以下。

附图说明

图1是常规非易失半导体存储器件中的数据擦除操作的一系列步骤的流程图。

图2是表示在常规非易失半导体存储器件中的一系列步骤中的数据擦除处理中被擦除的正常存储单元A和异常存储单元B的阈值的分布的示意图。

图3是表示由于常规非易失半导体存储器件中的一系列步骤中的弱编程而导致正常存储单元A和异常存储单元B的阈值的变化的示意图。

图4是表示包括进行了常规非易失半导体存储器件中的一系列步骤中的数据擦除处理的异常存储单元C的阈值的阈值的分布的示意图。

图5是表示由于常规半导体存储器件中的一系列步骤中的异常存储单元C的阈值的变化的示意图。

图6是根据本发明第一实施例的非易失半导体存储器件的结构的方框图。

图7表示根据第一实施例的NOR型半导体存储器件中的存储单元阵列的布局。

图8是NOR型半导体存储器件中的存储单元阵列的部分的电路图。

图9表示相对于存储单元的阈值变化的NOR型半导体存储器件中的存储单元的数据的状态。

图10是根据第一实施例的非易失半导体存储器件中的擦除操作中的一系列步骤的流程图。

图11A-11D是表示在非易失半导体存储器件中的擦除操作中的一系列步骤中获得的存储单元的阈值的分布的示意图。

图12是表示进行了擦除操作中的一系列步骤的正常存储单元A和异常存储单元B的阈值的分布的示意图。

图13是示意性地表示连接到相同位线的正常存储单元A和异常存储单元B。

图14是表示在对其进行擦除操作中的一系列步骤中的弱编程之前和之后相对于阈值变化的正常存储单元A的特性的示意图(在存在异常存储单元B的情况下)。

图15是表示包括进行了擦除操作中的一系列步骤中的数据擦除处理的正常存储单元A和异常存储单元C的阈值的阈值的分布的示意图。

图16是示意性地表示连接到相同位线的正常存储单元和异常存储单元C。

图17是表示在对其进行擦除操作中的一系列步骤中的弱编程之前和之后相对于阈值变化的正常存储单元A的特性的示意图(在存在异常存储单元的情况下)。

图18是根据本发明第二实施例的非易失半导体存储器件中的擦除操作中的一系列步骤的流程图。

具体实施方式

下面参照附图介绍本发明的实施例。在下列说明中，附图中的相同结构元件分别用相同的参考标记表示。

第一实施例

下面将介绍根据本发明第一实施例的非易失半导体存储器件。

图6是根据第一实施例的非易失半导体存储器件的结构的方框图。

该非易失半导体存储器件包括指令用户接口(CUI)11、中央处理单元(CPU)12、只读存储器(ROM)、输入/输出电路(I/O)14、解码器15、读出放大器16、存储单元阵列17和写/擦除电路18。

CUI 11接收从该器件外部输入的地址信号、数据和芯片起动(enable)信号CE或写起动(enable)信号WE，处理它们，并将它们输出到CPU 12。CPU 12控制非易失半导体存储器的操作，如写、擦除和读操作。ROM 13是用于储存将在CPU 12中使用的控制程序的存储器。例如，当给CPU 12供电时，将被储存在EOM中的固件(控制程序)装载到CPU 12中，并由CPU 12执行预定处理。由此，CPU 12产生各种表，或者从CUI 11接收写指令、读指令或擦除指令，并响应该指令而对存储单元阵列17中的相关区域执行访问。

输入/输出电路14向外部器件/从外部器件输入/输出数据。与之响应，解码器15选择连接到由地址信号表示的存储单元的字线16。读出放大器16读取储存在该存储单元中的数据，并将其输出到输入/输出电路14和CPU 12。写/擦除电路18在存储单元中写数据或擦除储存在其中的数据。

在存储单元阵列17中，提供各包括多个存储单元的多个存储块。作为存储单元17的例子，图7示出了NOR型半导体存储器件中的存储单元阵列的一部分。在图7所示的部分中，形成控制栅极线(字线)CG9、CG10、CG11、CG12和CG13，并形成平行于控制栅极线的源极线SL10、SL11和SL12。此外，形成垂直于控制栅极线的有源区AR11-AR16。在控制栅极线和有源区彼此交叉的区域中，形成存储单元M11(1)-M11(6)、M12(1)-M12(6)、M13(1)-M13(6)和M14(1)-M14(6)。此外，在控制栅极线CG10和CG11之间以及控制栅极线CG12和CG13之间的漏极区上形成接触插塞BC。

图8是图7中的存储单元阵列的区域D的电路图。

相对于区域D，存储单元M11(1)、M11(2)、M12(1)和M12(2)包括含有浮栅的场效应晶体管。控制栅极线CG10连接到存储单元M11(1)和M11(2)的栅极上。同样地，控制栅极线CG11连接到M12(1)和M12(2)的栅极上。

存储单元M11(1)的电流通路的一端(漏极)连接到存储单元M12(1)的电流通路的一端(漏极)，并且位线BL10连接到这些电流通路的接触点上。同样地，存储单元M11(2)的电流通路的一端(漏极)连接到存储单元M12(2)的电流通路的一端(漏极)，并且位线BL11连接到这些电流通路的接触点上。此外，源极线SL10连接到存储单元M11(1)的电流通路的另一端和存储单元M11(2)的另一端。同样地，源极线SL 11连接到存储单元M12(1)的另一端和存储单元M12(2)的另一端。

图9表示相对于存储单元的阈值改变的NOR型半导体存储器件中的存储单元中的数据的状态。通过向该存储单元中注入或从该存储单元消除电子而改变该存储单元的阈值，由此被储存在该存储单元中的数据表示“1”或“0”，如图9所示(应该注意被储存在一个存储单元中的数据对应1位数据)。如果该存储单元是用于储存例如2位数据(多值数据)的存储单元，则注入的电荷可以根据被储存数据而采用四级之一。

接下来，将介绍根据第一实施例的非易失半导体存储器件中的擦除操作。

用于控制擦除操作的控制程序被储存在ROM 13中。CPU 12读取控制程序，并执行以下擦除操作：

图10是根据第一实施例的非易失半导体存储器件中的擦除操作的一系列步骤的流程图。

首先，在存储单元阵列17中，在其中随机地设置储存表示“1”(擦除状态)的数据的存储单元和储存表示“0”(编程(写)状态)的数据的那些存储单元的存储块中，进行预编程(擦除之前的编程)，从而使储存表示“1”的数据的存储单元的阈值等于或高于第一预定阈值(即电压编程检验(PV)电平)(步骤S1)。由此，将上述存储块中的所有存储单元的阈值设置为等于或高于电压PV。为了使该存储块中的存储单元中的电子的状态均匀化而执行上述预编程，原因如下：如果该存储块中的存储单元中的电子的状态不均匀，即，在该存储块中存在它的表示“1”的数据和表示“0”的数据的存储单元，在作为上述预编程之后的数据擦除处理而擦除存储单元之后，这些存储单元当中的多个存储单元处于过擦除状态或欠擦除状态。因而，该存储块中的存储单元的阈值显著不同。图11A和11B分别表示在预编程之前获得的和在预编程之后获得的存储单元的阈值的分布。

接着，在预编程之后，对该存储块中的存储单元进行数据擦除处理(步骤S2)。在这个擦除处理中，从该存储块中的所有存储单元中消除电子。由此，将存储单元的阈值设置为等于或小于第二阈值(即，电压擦除检验(EV)电平)。图11C表示在上述擦除处理之后获得的存储单元的阈值的分布。

然而，实际存储单元的尺寸和膜厚等是变化的。因而，在对实际存储单元进行上述擦除处理之后，实际存储单元当中的大量实际存储单元变得处于过擦除状态，即，它们的阈值变得太低。处于过擦除状态下的存储单元在读取时产生漏电流。如果更大量的存储单元变得处于过擦除状态，则漏电流流入位线，由此在读取时产生错误。因此，对处于过擦除状态和其阈值低于第三预定阈值(即，电压过擦除检验(OEV)电平)的一个或多个存储单元进行弱编程。就是说，如果一个或多个存储单元的阈值低于第三阈值(电压OEV电平)，在该一个或多个存储单元中进行弱编程。

上述弱编程分为第一和第二弱编程处理。

首先，将介绍第一弱编程处理。

在第一弱编程处理中，作为检验处理，检验存储块中的每个存储单元的阈值是否等于或高于电压OEV(步骤S3)。然后，当检验到存储单元的阈值低于电压OEV电平时，即，该存储单元处于过擦除状态，则对该存储单元进行弱编程(步骤S4)。应该注意，弱编程不意味着施加高电压以便设置该存储单元中的数据为“0”，即，意味着通过给该存储单元的漏极和栅极施加低于上述高电压的电压而进行编程(写)。例如，在普通编程(写)中，栅极电压Vg＝9V，并且漏极电压Vd＝5V，而在弱编程中，栅极电压Vg＝2到8V，漏极电压Vd＝5V。就是说，弱编程中的栅极电压低于正常编程中的栅极电压。

在常规非易失半导体存储器件中，在存储单元上进行弱编程之后，进行上述检验处理，并在该存储单元的阈值仍然低于电压OEV电平时，在存储单元上再次进行弱编程。重复进行这些步骤(即，检验处理和弱编程)，直到存储单元的阈值等于或高于电压OEV电平为止。另一方面，在第一实施例中，在弱编程在该存储单元上执行之后，不再次进行检验处理，并确定该存储单元的地址是否是该存储块中的最后地址(步骤S5)。然后，确定它是否是最后地址，通过增加地址数而将被检验的存储单元从上述存储单元改变为其后的存储单元(步骤S6)，并将该步骤返回至步骤S3。然后，重复进行步骤S3-S6，直到检验到该地址是最后地址为止。第一弱编程处理包括上述步骤S3-S6。

通过这种方式，在第一弱编程处理(步骤S3-S6)中，对存储块中的所有存储单元的每个存储单元进行检验处理，从而检验每个存储单元的阈值等于或高于电压OEV电平，并在检验到存储单元的阈值低于电压OEV电平时，只对该存储单元进行一次弱编程。通过这种方式，在第一弱编程中，在一个存储单元上进行弱编程的次数是1次。因而，当第一弱编程处理结束时，存在其阈值仍然低于电压OEV电平的一个或多个存储单元。因此，进行第二弱编程处理。

下面将介绍第二弱编程处理。

在步骤S5中，当确定存储单元的地址是否是该存储块中的最后地址时，重新设置地址数，并且将被检验的存储单元返回至由该存储块中的第一地址表示的存储单元(步骤S7)。然后，再次检验该存储块中的每个存储单元的阈值等于或高于电压OEV电平(步骤S8)。当检验到存储单元的阈值低于电压OEV电平时，即，该存储单元处于过擦除状态时，对其进行弱编程(步骤S9)，然后对其再次进行检验处理(步骤S8)。就是说，在这种情况下，该步骤返回至步骤S8。然而，如果检验到上述存储单元的阈值仍然低于电压OEV电平，则对该存储单元进一步再次进行弱编程(步骤S9)。通过这种方式，重复进行检验处理和弱编程，直到检验到存储单元的阈值等于或高于电压OEV电平为止。在检验到存储单元的阈值等于或高于电压OEV电平的情况下，确定该存储单元的地址是否是该存储块中的最后地址(步骤S10)。当确定该存储单元的地址不是最后地址时，通过增加地址数而将被检验的存储单元从上述存储单元改变为其后的存储单元(步骤S11)，并将该步骤返回至步骤S8。通过这种方式，重复进行步骤S8-S11，直到确定该存储单元的地址是最后地址为止。通过这种方式，在第二弱编程处理中，依次对该存储块中的存储单元进行检验处理，如果存储单元的阈值低于电压OEV电平，在该存储单元上重复进行弱编程，直到该存储单元的阈值等于或高于电压OEV电平为止。

接着，当在步骤S10中确定存储单元的地址是该存储块中的最后地址时，即，完成该存储块中的所有存储单元上的第二弱编程处理时，存储单元的阈值都等于或高于电压OEV电平。然而，有可能存在具有超过电压OEV电平的阈值的一个或多个存储单元。因此，相对于它们是否等于或低于电压EV电平而依次检验存储单元的阈值(步骤S12)。当确定该存储块中的所有存储单元的阈值不超过电压EV电平时，数据擦除操作结束。由此，该存储块中的所有存储单元的阈值落入电压EV电平和电压OEV电平之间的范围内，如图11D所示。如果只存在其阈值高于电压EV电平的一个存储单元，则将步骤返回至步骤S2(数据擦除处理)，并且对所有存储单元执行从步骤S2开始的步骤。

在第一实施例中，在一个存储块中的所有存储单元当中，对处于过擦除状态的一个或多个存储单元只进行一次的弱编程，由此大大降低了产生无限环路的概率，这种无限环路在“相关技术的说明”部分中介绍过。这是第一实施例的优点。

假设存在具有普通特性的正常存储单元A和其擦除速度很高的异常存储单元B，如图12所示，并且正常存储单元A和异常存储单元B连接到相同位线，如图13所示。在这种情况下，异常存储单元B的阈值低于电压OEV电平，正常存储单元A的阈值高于电压OEV电平，如图14所示。然而，由于正常存储单元A位于与异常存储单元B相同的位线上，因此错误地确定正常存储单元A处于阈值低于电压OEV电平的过擦除状态，这是由于在异常存储单元B截止(OFF)时的漏电流造成的，如图14所示。在这种情况下，在第一实施例中，只进行一次第一弱编程处理，并且被处理的存储单元从正常存储单元A改变为其后的存储单元，因此防止正常存储单元A的过编程(过写)。而且，对其阈值低于电压OEV电平的所有存储单元的每个存储单元只进行一次弱编程。因此，无须说明，也对异常存储单元B进行弱编程，由此减少了截止时的漏电流。由此，当进行下一弱编程时，不会错误地确定位于与异常存储单元B相同的位线上的正常存储单元A处于其阈值低于电压OEV电平的过擦除状态，如图14中的线G所示。因而，不会进行多于所需次数的弱编程，由此防止发生无限环路。

接着，假设存在正常存储单元A和其擦除速度很低的异常存储单元C，如图15所示，并且它们连接在相同的位线上，如图16所示。通过这种方式，在存在其擦除速度很低的异常存储单元C的情况下，在数据擦除处理中，包括正常存储单元A的其它存储单元比所需程度更大程度地被擦除，并且其它存储单元中的大量存储单元处于过擦除状态，即，它们的阈值变得等于或低于电压OEV电平。相应地，当对正常存储单元A进行检验处理时，在截止时的漏电流的量很大，并且错误地确定正常存储单元A的阈值低于正常存储单元A的实际阈值，其中正常存储单元A的阈值由图17中的线I表示为其明显阈值。然而，在第一实施例中，在将被检验的存储单元从正常存储单元A改变为其后的存储单元之前，进行第一弱编程处理的次数只是一次，因此不会将该编程执行多于所需次数的次数。因而，减少了进行弱编程的次数，结果是，减少了对异常存储单元C产生的漏极应力，因此大大减少了由于编程而使异常存储单元C的阈值等于或高于EV电平的概率。结果是，防止了无限环路。应该注意的是，图17中的线H表示没有进行弱编程的正常存储单元A的实际特性，并且图17中的线J表示进行了一次弱编程的正常存储单元A的明显特性。

通过这种方式，第一实施例提供了用于在存储块中的所有存储单元上进行弱编程的装置，防止擦除操作中的一系列步骤中的暂停，这种暂停是由于无限环路造成的。此外，认为在用常规非易失半导体存储器件的方法制造的非易失半导体存储器产品中，当多次进行写和读操作时，存储单元的特性改变，例如，它们的擦除速度变高或低，并产生无限环路，这在该产品的发货之前进行的测试中是不会发生的。另一方面，根据第一实施例，可以减少这种有缺陷的非易失半导体存储器件的比例。此外，在第一实施例中，由于减少了不必进行弱编程的次数，因此可以缩短用于擦除操作所需的时间。

第二实施例

下面介绍根据本发明第二实施例的非易失半导体存储器件。根据第二实施例的非易失半导体存储器件的结构的方框图与图6中的相同，并因此省略其说明。

下面介绍根据第二实施例的非易失半导体存储器件的数据擦除操作。

在第二实施例中，在ROM13中储存用于控制擦除操作的控制程序，与第一实施例一样。CPU 12从ROM 13读取控制程序，并执行以下擦除操作：

图18是表示根据第二实施例的非易失半导体存储器件中的擦除操作中的一系列步骤的流程图。

首先，在存储单元阵列17中，在其中随机地设置储存表示“1”(擦除状态)的数据的存储单元和储存表示“0”(编程状态)的数据的那些存储单元的存储块中，进行预编程(擦除之前的编程)，从而使储存表示“1”的数据的存储单元的阈值等于或高于第一预定阈值(即电压编程检验(PV)电平)(步骤S1)。由此，将该存储块中的所有存储单元的阈值设置为等于或高于电压PV电平。

然后，作为数据擦除处理，擦除该存储块中的所有存储单元(步骤S2)。由于数据擦除处理，存储单元的阈值都设置为等于或低于第二预定阈值(电压擦除检验(EV)电平)。

然而，如上所述，实际存储单元的尺寸和膜厚等是变化的。因而，在不进行检验而对实际存储单元进行上述擦除处理之后，实际存储单元当中的大量实际存储单元变得处于过擦除状态，即它们的阈值变得太低。处于过擦除状态的存储单元在读取时产生漏电流。如果更大量的存储单元处于过擦除状态，则漏电流流入位线，因此在读取时产生错误。因此，对处于过擦除状态并且其阈值低于第三预定阈值(电压过擦除检验(OEV)电平)的一个或多个存储单元进行弱编程。就是说，如果一个或多个存储单元的阈值低于第三预定阈值(电压OEV电平)，则在该一个或多个存储单元上进行弱编程。

弱编程分为三个处理，即，第一弱编程处理、编程数设置处理和第二弱编程处理。

首先，介绍第一弱编程处理。

在第一弱编程处理中，变量X被初始化设置为“1”(步骤S21)。然后，对该存储块中的存储单元依次进行检验处理，即，检验该存储块中的每个存储单元的阈值是否等于或高于电压OEV电平(步骤S3)。如果存储单元的阈值低于电压OEV电平，即，存储单元处于过擦除状态，则对其进行弱编程(步骤S4)。这种弱编程不意味着通过施加用于使存储单元中的数据表示“0”的高电压而进行的编程，即，意味着通过给存储单元中的漏极和栅极施加低于该高电压的电压来进行的编程，如参照第一实施例所述的。

在常规非易失半导体存储器单元中，进行弱编程之后，对存储单元再次进行检验处理，并且检验该存储单元的阈值是否等于或高于电压OEV电平。另一方面，在第二实施例中，进行弱编程之后，不再次对存储单元进行检验处理，而是确定存储单元的地址是否是该存储块中的最后地址(步骤S5)。当确定它不是最后地址时，通过增加地址数而将检验的存储单元从上述存储单元改变为其后的存储单元(步骤S6)，并且将该步骤返回至步骤S3。然后，重复进行步骤S3-S6，直到检验到该地址是最后地址为止。这些步骤构成第一弱编程处理。

在由步骤S3-S6构成的第一弱编程处理中，对该存储块中的所有存储单元依次进行检验处理(即，检验每个存储单元的阈值是否等于或高于电压OEV电平)。然后，当检验到存储单元的阈值低于电压OEV电平时，对该存储单元只进行一次弱编程。然而，在第一弱编程处理中，在一个存储单元上进行弱编程的次数只是1。因此，此时，存在其阈值低于电压OEV电平的一个或多个存储单元。

然后，将介绍编程数设置处理。这是用于设置执行编程的次数的处理。

在编程数设置处理中，当在步骤S5中检验出存储单元的地址是最后地址时，变量X增加(步骤S22)，并且确定增加的变量X是否等于或小于设置值N(N＝1或更大的自然数)(步骤S23)。在确定在步骤S3-S6中执行第一弱编程的次数时使用该设置值N。应该注意的是，“X”是正整数(1，2，3，......N)。

在步骤S23中，当确定增加的变量X等于或小于设置值N时，重复执行步骤S3-S6中的第一弱编程，直到变量X超过设置值N为止。

接着，将介绍第二弱编程。

在步骤S23中，当变量X超过设置值N时，将被检验的存储单元返回至由该存储块中的第一地址表示的存储单元(步骤S7)。然后，从由第一地址表示的存储单元开始依次对存储单元进行检验处理(为了检验每个存储单元的阈值等于或高于电压OEV电平)(步骤S8)。当检验到存储单元的阈值低于电压OEV电平时，即，存储单元处于过擦除状态时，对其进行弱编程(步骤S9)。之后，将该步骤返回至步骤S8，并对上述存储单元再次进行检验处理(步骤S8)。当检验到存储单元的阈值仍然低于电压OEV电平时，对存储单元再次进行弱编程(步骤S9)。通过这种方式，重复进行检验处理和弱编程，直到该存储单元的阈值等于或高于电压OEV电平为止。当存储单元的阈值等于或高于电压OEV电平时，确定该存储单元的地址是否是最后地址(步骤S10)。当确定了该存储单元的地址不是最后地址时，通过增加地址数而将被检验的存储单元从上述存储单元改变为其后的存储单元(步骤S11)，并将该步骤返回至步骤S8。通过这种方式，重复执行步骤S8-S11，直到确定存储单元的地址是最后地址为止。如上所述，在第二弱编程中，对该存储块中的每个存储单元进行检验处理，并且重复执行弱编程，直到其阈值等于或高于电压OEV电平为止，如出现情况时。

接着，在步骤S10中，确定存储单元的地址是最后地址，即，在完成在所有存储单元上进行的第二弱编程之后，所有存储单元的阈值等于或高于电压OEV电平，但是有可能存在其阈值超过电压EV电平的一个或多个存储单元。因此，确定每个存储单元的阈值是否等于或低于电压EV电平(步骤12)。然后，在该存储块中的所有存储单元的阈值等于或低于电压EV电平之后，擦除操作结束。由此，所有存储单元的阈值都落入电压EV和OEV电平之间的范围内。如果存在其阈值高于电压EV的一个存储单元，将该步骤返回至步骤S2(数据擦除处理)，并且再次从步骤S2开始执行各个步骤。

第二实施例不同于第一实施例之处在于：对该存储块中的存储单元进行检验处理和对这些存储单元只进行一次弱编程的步骤重复了很多次。应该注意的是，在第一实施例中，在一个存储单元上执行弱编程的次数只是一次。

根据第二实施例，获得以下优点：

如果存在具有高擦除速度的异常存储单元B，如图2所示，则存在以下情况：当只执行一次弱编程时，不能减少在截止时的漏电流。另一方面，在第二实施例中，由于步骤S3-S6中的弱编程执行了很多次，即，该存储块中的处于过擦除状态的存储单元都进行了很多次的弱编程，异常存储单元B设置为编程状态，以便其阈值设置在较高值。这个特征可以减少无限环路(乒乓模式)的发生，其中无止境地重复进行数据擦除处理和弱编程。应该注意的是，与常规非易失半导体存储器件不同，在第二实施例中，执行弱编程的次数是有限的，并且在第一实施例中用于擦除操作所需的时间比第二实施例中的所需时间短。

采用第一实施例还是采用第二实施例取决于要擦除的存储单元的特性。就是说，存储单元的特性必须被确定以便选择第一实施例或第二实施例。根据情况，可以在制造测试中通过使用任选ROM等来选择第一或第二实施例的步骤。

如上所述，根据本发明的实施例，在数据擦除时，可以防止在其中无止境地重复进行擦除和编程的无限环路。因此，与常规方法相比，本发明可以减少有缺陷非易失半导体存储器产品的比例，并防止非易失半导体存储器产品的功能退化和缩短了用于测试产品的时间。

此外，这些实施例可以单独或组合地投入实际使用。此外，这些实施例含有处于不同水平的各种发明方案。因此，通过适当地选择组合前面关于这些实施例公开的结构元件，可以提取处于不同水平的大量发明。

附加的优点和修改形式对于本领域技术人员来说是很容易实现的。因此，本发明在其较宽的方面不限于这里所示和所述的具体细节和示意性的实施例。因而，在不脱离由所附权利要求和它们的等效形式所限定的一般发明概念的精神或范围的情况下可以做出各种修改。

Claims (14)

1、一种适用于非易失半导体存储器件的数据擦除方法，包括：

通过执行编程，将多个存储单元的阈值设置为第一预定电压电平或以上，该编程是通过对所述存储单元施加电压进行的；

通过对所述存储单元进行数据擦除处理，将所述存储单元的阈值设置为第二预定电压电平或以下，该第二预定电压电平低于所述第一预定电压电平；

通过对所述存储单元中阈值低于第三预定电压电平的一个或多个存储单元施加低于在编程中所施加电压的电压，只进行一次弱编程，所述第三预定电压电平低于第二预定电压电平；

在所述存储单元中在只执行一次弱编程之后其阈值仍然低于所述第三预定电压电平的一个或多个存储单元上重复进行弱编程，直到所述一个或多个存储单元的阈值被设置为等于或高于所述第三预定电压电平为止；和

检验存储单元是否包括其阈值高于第二预定电压电平的一个或多个存储单元，当检验到存储单元包括其阈值高于第二预定电压电平的一个或多个存储单元时，将待执行的处理返回至将存储单元的阈值设置为第二预定电压电平或以下。

2、根据权利要求1的数据擦除方法，其中每个存储单元包括含有控制栅、浮栅、源极和漏极的场效应晶体管，并且在弱编程中，比在编程中所施加电压低的电压施加于所述每个存储单元的场效应晶体管的控制栅和漏极中的至少一个上，从而升高所述每个存储单元的阈值，升高的程度小于编程中的升高程度。

3、一种适用于非易失半导体器件的数据擦除方法，包括：

通过执行编程，将多个存储单元的阈值设置为第一预定电压电平或以上，该编程是通过对所述存储单元施加电压进行的；

通过对所述存储单元进行数据擦除处理，将所述存储单元的阈值设置为第二预定电压电平或以下，该第二预定电压电平低于第一预定电压电平；

通过对所述存储单元中其阈值低于第三预定电压电平的一个或多个存储单元施加低于在编程中所施加电压的电压，只进行一次第一弱编程，所述第三预定电压电平低于第二预定电压电平；

通过对所述存储单元中在第一弱编程之后其阈值仍然低于第三预定电压电平的一个或多个存储单元施加低于在编程中所施加电压的电压而执行第二弱编程；

通过对所述存储单元中在第二弱编程之后其阈值仍然低于第三预定电压电平的一个或多个存储单元施加低于在编程中所施加电压的电压，重复执行第三弱编程，直到所述一个或多个存储单元的阈值被设置为等于或高于所述第三预定电压电平为止；和

检验存储单元是否包括其阈值高于第二预定电压电平的一个或多个存储单元，当检验到存储单元包括其阈值高于第二预定电压电平的一个或多个存储单元时，将待执行的处理返回至将存储单元的阈值设置为第二预定电压电平或以下。

4、根据权利要求3的数据擦除方法，其中在第一弱编程之后其阈值仍然低于第三预定电压电平的所述一个或多个存储单元上执行多次第二弱编程。

5、根据权利要求3的数据擦除方法，其中每个存储单元包括含有控制栅、浮栅、源极和漏极的场效应晶体管，并且在弱编程中，比在编程中所施加电压低的电压被施加于所述每个存储单元的场效应晶体管的控制栅和漏极中的至少一个上，从而升高所述每个存储单元的阈值，升高的程度小于编程中的升高程度。

6、一种适用于非易失半导体存储器件的数据擦除方法，用于擦除存储单元阵列中包含的存储块中的所有存储单元，所述存储单元阵列包括含有所述存储块的多个存储块，每个存储块包括存储单元，所述数据擦除方法包括：

通过将电压施加于包含在存储单元阵列中的存储块中的存储单元，将该存储块中的存储单元的阈值设置为编程检查电压电平或以上；

通过擦除该存储块中的所有存储单元作为数据擦除处理，将该存储块中的存储单元的阈值设置为擦除检查电压电平或以下，该擦除检查电压电平低于所述编程检查电压电平；

相继地检验该存储块中的存储单元的阈值，并且(i)在检验出已经被检验过的一个存储单元的阈值低于过擦除检查电压电平时，所述过擦除检查电压电平低于所述擦除检查电压电平，在所述一个存储单元上只执行一次施加低于编程中所施加电压的电压的弱编程，并将待执行的处理改变为检验在所述一个存储单元后面的另一存储单元的阈值，和(ii)当检验到所述一个或多个存储单元的阈值等于或高于所述过擦除检查电压电平时，将待执行的处理改变为检验所述另一存储单元的阈值；

相继进行检验存储单元的阈值，和(i)在检验出已经被检验过的一个存储单元的阈值低于所述过擦除检查电压电平时，重复进行对所述一个存储单元的阈值的检验和在所述一个存储单元上的弱编程，直到所述一个存储单元的阈值被设置为等于或高于所述过擦除检查电压电平为止，并且将待执行的处理改变为检验在所述一个存储单元后面的另一存储单元的阈值，和(ii)在检验到所述一个存储单元的阈值等于或高于所述过擦除检查电压电平时，将待执行的处理改变为检验在所述一个存储单元后面的另一存储单元的阈值；和

检验存储单元的阈值，并在至少一个存储单元的阈值高于所述擦除检查电压电平时，将待执行的处理返回至将存储单元的阈值设置为擦除检查电压电平或以下。

7、根据权利要求6的数据擦除方法，其中每个存储单元包括含有控制栅、浮栅、源极和漏极的场效应晶体管，并且在弱编程中，比在编程中所施加电压低的电压施加于所述每个存储单元的场效应晶体管的控制栅和漏极中的至少一个上，从而升高所述每个存储单元的阈值，升高的程度小于编程中的升高程度。

8、一种非易失半导体存储器件，包括：

存储单元阵列，包括设置在其中的多个存储块，每个存储块包括多个存储单元；

在一个存储块中的存储单元上进行编程的编程电路；和

作为数据擦除处理而擦除所述一个存储块中的所有存储单元的擦除电路；和

分别向编程电路和擦除电路发布编程指令和擦除指令的控制电路，

其中控制电路控制以下处理：

通过对存储单元施加电压而在存储单元上进行编程，从而将存储单元的阈值设置在第一预定电压电平或以上；

通过对存储单元进行数据擦除处理，将存储单元的阈值设置在第二预定电压电平或以下，该第二预定电压电平低于第一预定电压电平；

通过对所述存储单元中阈值低于第三预定电压电平的一个或多个存储单元施加低于在编程中所施加电压的电压，只在所述一个或多个存储单元上进行一次弱编程，所述第三预定电压电平低于第二预定电压电平；

在所述存储单元中在只执行一次弱编程之后其阈值仍然低于第三预定电压电平的一个或多个存储单元上重复进行弱编程，直到所述一个或多个存储单元的阈值被设置为等于或高于所述第三预定电压电平为止；和

检验存储单元是否包括其阈值高于第二预定电压电平的一个或多个存储单元，当检验到存储单元包括其阈值高于第二预定电压电平的一个或多个存储单元时，将待执行的处理返回至将存储单元的阈值设置为第二预定电压电平或以下的处理步骤。

9、根据权利要求8的非易失半导体存储器件，其中每个存储单元包括含有控制栅、浮栅、源极和漏极的场效应晶体管，并且在弱编程中，比在编程中所施加电压低的电压施加于所述每个存储单元的场效应晶体管的控制栅和漏极中的至少一个上，从而升高所述每个存储单元的阈值，升高的程度小于编程中的升高程度。

10、一种非易失半导体存储器件，包括：

存储单元阵列，包括设置在其中的多个存储块，每个存储块包括多个存储单元；

在一个存储块中的存储单元上进行编程的编程电路；和

作为数据擦除处理而擦除所述一个存储块中的所有存储单元的擦除电路；和

分别向编程电路和擦除电路发布编程指令和擦除指令的控制电路，

其中控制电路控制以下处理：

通过对存储单元施加电压而在存储单元上进行编程，从而将存储单元的阈值设置在第一预定电压电平或以上；

通过对存储单元进行数据擦除处理，将存储单元的阈值设置在第二预定电压电平或以下，该第二预定电压电平低于第一预定电压电平；

通过对所述存储单元中其阈值低于第三预定电压电平的一个或多个存储单元施加低于在编程中所施加电压的电压，在所述一个或多个存储单元上执行第一弱编程，所述第三预定电压电平低于第二预定电压电平；

通过对所述存储单元中在第一弱编程之后其阈值仍然低于第三预定电压电平的一个或多个存储单元施加低于在编程中所施加电压的电压，在所述一个或多个存储单元上执行第二弱编程；

通过对所述存储单元中在执行第二弱编程之后其阈值仍然低于第三预定电压电平的一个或多个存储单元施加低于在编程中所施加电压的电压，在所述一个或多个存储单元上重复进行第三弱编程，直到所述一个或多个存储单元的阈值保持值被设置为等于或高于所述第三预定电压电平为止；和

检验存储单元是否包括其阈值高于第二预定电压电平的一个或多个存储单元，当检验到存储单元包括其阈值高于第二预定电压电平的一个或多个存储单元时，将待执行的处理返回至将存储单元的阈值设置为第二预定电压电平或以下的处理步骤。

11、根据权利要求10的非易失半导体存储器件，其中，在所述一个或多个存储单元在第一弱编程之后的阈值仍然低于第三预定电压电平时，重复多次进行第二弱编程。

12、根据权利要求10的非易失半导体存储器件，其中每个存储单元包括含有控制栅、浮栅、源极和漏极的场效应晶体管，并且在弱编程中，比在编程中所施加电压低的电压施加于所述每个存储单元的场效应晶体管的控制栅和漏极中的至少一个上，从而升高所述每个存储单元的阈值，升高的程度小于编程中所述每个存储单元阈值的升高程度。

13、一种非易失半导体存储器件，包括：

存储单元阵列，包括设置在其中的多个存储块，每个存储块包括多个存储单元；

在一个存储块中的存储单元上进行编程的编程电路；和

作为数据擦除处理而擦除所述一个存储块中的所有存储单元的擦除电路；和

分别向编程电路和擦除电路发布编程指令和擦除指令的控制电路，

其中控制电路控制以下处理：

通过对存储单元施加电压而在存储单元上进行编程，从而将存储单元的阈值设置在编程检查电压电平或以上；

通过对所述一个存储块中的存储单元进行数据擦除处理，将存储单元的阈值设置在擦除检查电压电平或以下，该擦除检查电压电平低于编程检查电压电平；

相继地检验所述一个存储块中的存储单元的阈值，并且(i)在检验出已经被检验过的一个存储单元的阈值低于过擦除检查电压电平时，所述过擦除检查电压电平低于擦除检查电压电平，在所述一个存储单元上只执行一次施加低于编程中所施加电压的电压的弱编程，并将待执行的处理改变为检验在所述一个存储单元后面的另一存储单元的阈值，和(ii)当检验到所述一个或多个存储单元的阈值等于或高于过擦除检查电压电平时，将待执行的处理改变为检验所述另一存储单元的阈值；

相继检验存储单元的阈值，和(i)在检验出已经被检验过的一个存储单元的阈值低于过擦除检查电压电平时，重复进行对所述一个存储单元的阈值的检验和在所述一个存储单元上的弱编程，直到所述一个存储单元的阈值被设置为等于或高于过擦除检查电压电平为止，并且将待执行的处理改变为检验在所述一个存储单元后面的另一存储单元的阈值，和(ii)在所述一个存储单元的阈值等于或高于过擦除检查电压电平时，将待执行的操作改变为检验所述另一个存储单元的阈值；和

检验存储单元的阈值，并在至少一个存储单元的阈值高于擦除检查电压电平时，将待执行的处理返回至将存储单元的阈值设置为擦除检查电压电平或以下。

14、根据权利要求13的非易失半导体存储器件，其中每个存储单元包括含有控制栅、浮栅、源极和漏极的场效应晶体管，并且在弱编程中，比在编程中所施加电压低的电压施加于所述每个存储单元的场效应晶体管的控制栅和漏极中的至少一个上，从而升高所述每个存储单元的阈值，升高的程度小于编程中的升高程度。

Images