CN1078960C - 非易失性半导体存储装置 - Google Patents

非易失性半导体存储装置 Download PDF

Info

Publication number
CN1078960C
CN1078960C CN94103081A CN94103081A CN1078960C CN 1078960 C CN1078960 C CN 1078960C CN 94103081 A CN94103081 A CN 94103081A CN 94103081 A CN94103081 A CN 94103081A CN 1078960 C CN1078960 C CN 1078960C
Authority
CN
China
Prior art keywords
mentioned
bit line
trigger circuit
transistor
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN94103081A
Other languages
English (en)
Other versions
CN1098220A (zh
Inventor
宫本顺一
伊藤宁夫
岩田佳久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26345439&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1078960(C) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1098220A publication Critical patent/CN1098220A/zh
Application granted granted Critical
Publication of CN1078960C publication Critical patent/CN1078960C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Abstract

对触发电路施加强制反转装置，以免受位线间干扰的影响且不增大消耗功率的方式。实现位线验证。本发明的非易失性半导体存储装置，其特征在于包括：以第1/第2状态保持写入数据的触发电路1；与触发电路连接着的位线BL；对位线BL充电的晶体管Q3；以及阈值取在第l/第2范围以存储信息的存储单元2。还有，具备强制反转手段，在接着写入动作进行验证动作时，与存储单元2的存储数据相对应地将触发电路的一端与规定的电位连接起来，强制性地设定保持数据。

Description

非易失性半导体存储装置
本发明涉及非易失性半导体存储装置，特别涉及用于写入动作和读出动作的读出放大器。
由于非易失性半导体存储装置具有掉电后仍不丢失数据的优点，近年来需求量大大增加。闪烁存储器，作为可电学清除的非易失性半导体存储装置，与双晶体管型字节式非易失性半导体存储装置不同，可以用晶体管构成存储单元。其结果是可使存储单元缩小，可望取代大容量磁盘等用途。
这些非易失性半导体存储装置是将具有浮栅的MOS晶体管所形成的存储单元排成矩阵，构成存储单元阵列，通过让浮栅积蓄电荷使MOS晶体管的阈值发生变化，利用这种阈值的变化存储信息。由于是利用让电流流过绝缘膜进行信息的写入和清除，因此写入时间随工艺过程和使用条件等的变动而发生较大变化。这是与DRAM或SRAM大不一样的地方。其结果是即使在同一块芯片中既有写入快的单元也有写入慢的单元。
下面为了详细阐述这些问题，以NAND型闪烁存储器的存储器为例说明现有的非易失性半导体存储装置。
图29(a)的电路图表示NAND型闪烁存储器的存储单元结构。即具有浮栅的MOS晶体管所构成的非易失性存储单元M1-M16串联着，其一端通过选择晶体管Q1与位线BL相连，另一端通过选择晶体管Q2与公共源线相连。各晶体管在同一阱W上形成。各个存储单元M1-M16的控制电极分别与字线WL1-WL16连接着，选择晶体管Q1的控制电极与选择线SL1，选择晶体管Q2的控制电极与选择线SL2连接着。
各个存储单元M1-M16分别具有与其所保持的数据相对应的阈值。保持“0”数据时，阈值设定在0伏以上5伏以下；保持“1”数据时，设定在0伏以下(更恰当地说，为了使其具有某种程度的余量，设定在比这更小的范围)。
图29(b)是表示上述存储单元阈值的个数分布的阈值分布图。就NAND型闪烁存储器而言，通常把“1”数据的保持状态称之为“清除状态”，而把“0”数据的保持状态称之为“写入状态”。把保持着“1”数据的存储单元的阈值向正方向移动，使之成为保持“0”数据的过程称之为“写入动作”，而把保持着“0”数据的存储单元的阈值(Vth)向负方向移动，使之成为保持“1”数据的过程称之为“清除动作”。后面会提到，对NOR型而言，有时定义往往不同。
图30表示在读出、清除和写入动作时对存储单元所加的电压。读出动作时，首先把位线BL预先充电到5伏，使之成为浮动状态，然后对选择线SL1加5伏，对选择存储单元的字线WL加0V，对非选择存储单元的字线WL加5V，对选择线SL2加5伏，对阱W加0V，对公共源线S加0伏电压。于是除选择存储单元以外的所有的晶体管(包括非选择存储单元)都将导通。选择存储单元保持”0”时，处于非导通状态，位线的电位保持5伏不变；但保持“1”时，却因变为导通状态，使位线放电、电位下降。数据的读出是通过检测读出时的位线电位而进行的。
图31分别是清除和写入动作时的阈值的分布图。首先在清除动作时，位线BL断开，对选择线SL1加上0伏，对存储单元的字线WL加上0伏，对选择线SL2加上0伏，对阱W加上18伏，对公共源线S加上18伏电压。于是在浮栅和阱之间有隧道电流通过栅极绝缘线膜流过，阈值达到0伏以上。图31(a)表示这种阈值分布的移动。
在写入动作时，根据写入数据加上不同的电压。就是说，写入”0”时(使阈值移动时)，对位线BL加上0伏，写入“1”时(不使阈值移动时)，对位线BL加上9伏电压。此外，对选择线SL1加上11伏，对选择存储单元的字线WL加上18伏，对非选择存储单元的字线WL加上9伏，对选择线SL2加上0伏，对阱W加上0伏，对公共源线S加上0伏电压。其结果是从选择晶体管Q1到存储单元M16的所有的晶体管都导通，与位线处于同电位(晶体管阈值的下降不计)。
因此，位线BL上加有0伏电压的存储单元在沟道和控制电极之间加有18伏的高电压、有隧道电流流过，阈值向正方向移动。而位线BL上加有9伏电压的存储单元在沟道和控制电极之间仅加有9伏电压，所以阈值的正向移动被抑制。这个9伏电压称之为封写电压。图31(b-1)、(b-2)表示这些阈值分布的移动。
可是如开头所述，非易失性半导体存储装置是利用隧道电流这种纯物理装置进行写入的，因此写入速度随各个存储单元而有差异。故而即使写入时间相同，有的存储单元的阈值处在0-5伏之间，有的存储单元的阈值则可能完全超过5伏。图32(a)表示了这种情况。
就是说，写入慢的单元在t1时刻被写入了“0”，而写入快的单元则已经超过了“0”单元阈值的上限5伏。如上所述，NAND型闪烁存储器在读出时，对非选择存储单元的字线加上5伏电压而处于导通状态，但一旦某存储单元的阈值超过了5伏，那么与该存储单元串联着的剩余的所有存储单元的数据都将不能读出。这是因为串联的电流通道被完全切断了。
因此有必要使阈值的分布收敛于某一定值。为了充分确保读出余量，期望阈值的分布能收敛于更小的范围内。
考虑的办法是按位验证。就是说不象如上所述那样，把所有的存储单元的写入时间都定为一样，而使之随各个存储单元而设定不同的时间。其原理是将写入划分为短的时间区间，反复进行写入→验证→再写入数据的设定→写入→验证→再写入数据的设定……。根据验证动作设定再写入数据以使得从下一个周期起对阈值上升到相当高的不进行写入动作。
这样一来，写入快的单元很快就结束了写入动作，其后的阈值就不再上升(这里对9伏的电位差所引起的阈值上升忽略不计)。图32(b)表示了这种情况。对写入快的单元的写入动作在t。时刻结束，而对写入慢的单元的写入动作则在t2时刻结束。阈值收敛在约3.5伏附近。
实现这种按位验证的最简单的方法是采用CPU和软件之类的利用外部系统的方法。然而，从NAND型闪烁存储器可见，对于同时要写入几千位那样的存储器，每次验证都要利用高达8位的输入/输出接口来输入/输出几千位的数据是不现实的。此外，外部还需要几千位的寄存器和比较器。因此在芯片内进行验证和再写入数据的设定可以说是最适当的。
这样，在芯片内部实现按位验证的原始方法是只要按所有位线的根数(几千根)来设置用以锁定写入数据的”触发电路和用以锁定读出数据的触发电路以及将这两个数据进行比较的比较器就行了。但这是不现实的。
图33是在芯片内部实现按位验证的简化了的电路图。包括：用以暂时保持写入数据的触发电路1(图中1X；X为1-3)，位线BL(图中BLX；X为1-3)，与位线BL相连接的，为图29所说明的NAND型存储单元2(图中2-X；X为1-3)，用以对位线BL充电的P沟道晶体管Q3，用以连接位线BL和触发电路1的晶体管Q4，以及串联在5伏电源电位和位线之间的晶体管Q5和Q6。晶体管Q5的门与触发电路1的一端(位线侧)连接着。
为简单起见，图33只画了3根位线，实际上设有几千根。所有的晶体管Q3的栅极都接有信号线φ，所有的晶体管Q6的栅极都接有信号线φ2，Q4的栅极接着信号线φ3。晶体管Q3的源极在写入动作时与9伏电源相连，非写入动作时则与5伏电源相接。触发电路的电源也一样，在写入动作时是9伏，非写入动作时是5伏。
关于图33的电路的工作原理，参照图34所示的写入时的工作波形图予以说明。在此，设想向存储单元2-1写入“0”，向存储单元2-2写入“0”，向存储单元2-3写入“1”的情形，并假定存储单元2-2比存储单元2-1更难写入。
一开始是通过未予图示的列选通器(column gate)从外部由触发电路1分别锁住写入数据。即，触发电路1-1的位线侧的节点N1设定为0伏，触发电路1-2的位线侧的节点N2设定为0伏，触发电路1-3的位线侧的节点N3设定的为5伏。在这种状态下，开始第1次写入动作(WRITE-1)。
在t10时刻，φ1变为0伏，晶体管Q3导通，位线BL被充电至9伏。另因触发电路的电源电压要升到9伏，故节点N3的电位变为9伏。
在t11时刻，φ1上升到10伏，位线充电完毕，与此同时，φ3上升到10伏，位线电位将按节点N(图中NX；X为1-3)的电位进行放电。即由于节点N1和节点N2是0伏，位线BL1和BL2放电到0伏，节点N3是9伏，位线BL3就变为9伏。该9伏电位就作为存储单元2-3的封写电压而的发挥作用。在这个条件下，存储单元2被加上写入电压。
在t12时刻，第1次写入动作结束，开始进入验证动作和再写入数据的设定动作(VERIFY)。φ1跌到0伏、位线通过晶体管φ3被充电到5伏，与此同时，φ3跌落到0伏，因此位线BL和触发电路1被切断。
在t13时刻，位线充电结束，存储单元通过浮动状态的位线放电。放电速度因存储单元的阈值而异，如果写入不充分，阈值不上升，位线就放电。在第1次写入动作时，存储单元2-1和2-2都未能进行充分的写入。由于存储单元2-3尚未进行写入，必然引起位线放电。
在t14时刻，φ2跳起到5伏。于是所有的晶体管Q6导通。由于节点N1和N2是0伏，因此与之对应的晶体管Q5变为不导通，位线BL1和BL2将不受任何影响。由于节点N3是5伏，位线BL3通过晶体管Q5和Q6与5伏的电源相连接。其结果是位线BL3被充电至5伏。我们把这称之为“‘0’写入单元的位线的再充电”。
在t15时刻，φ3跳起到5伏，位线和触发电路被连接起来，位线的电位被触发电路锁定。这里被触发电路1的节点N锁定的电位从上面起分别是0伏、0伏和5伏。这种状态与进行写入之前相同。
在t20时刻，第2次写入动作(WRITE-2)开始。就是说，从t20时刻开始到t21时刻为止进行位线的9伏充电，从t21时刻开始到t22时刻为止进行对存储单元的写入。
在t22时刻，进行第2次的验证动作和再写入数据的设定。
即从t22时刻起到t23时刻止，位线充电到5伏，从t23时刻起到t24时刻止，由存储单元2使位线放电，从t24时刻起，开始“0”写入单元的位线的再充电。值得注意的是，位线BL1的电位几乎没有从5伏下降。这表示存储单元2-1的写入已经完毕。
在t25时刻，进行位线和触发电路的连接，位线的电位被触发电路1锁定。被触发电路的节点N锁定的电位从上至下分别为5伏、0伏和5伏。值得注意的是，节点N1的电位从第1次的0伏变到了5伏。
这样，写入完毕的位被依次从0伏再设定为5伏，这个5伏被升压，起9伏封写电压的作用，因此，这一位此后不再进行写入。
在t30时刻，开始第3次写入动作(WRITE-3)，即从t30时刻起到t31时刻止，位线充电到9伏，从t31时刻起到t32时刻止，进行对存储单元的写入。这里值得注意的是，位线BL1已经达到9伏。这是与BL3相同的封写电压。
在t32时刻，进行第3次的验证动作和再写入数据的设定。即从t32时刻起到t33时刻止，位线充电到5伏，从t33时刻起到t34时刻止，存储单元2使位线放电，从t34时刻起开始对“0”写入单元的位线进行再充电。这里值得注意的是，这一次位线BL2的电位几乎没有从5伏下跌。这一次，存储单元2-2的写入结束了。
在t35时刻，进行位线和触发电路的连接，位线的电位被触发电路1锁定。被触发电路的节点N锁定的电位上至下分别为5伏，5伏和5伏。值得注意的是，节点N2的电位从第2次的0伏变成了5伏。至此，所有(3个位)的写入都结束了。
以上，假定为理想状态(相邻的位线之间无干扰的状态)详细说明了按位验证电路的工作原理。但是，这个电路有严重的缺点。由于相邻位线之间的干扰，会在验证时造成误动作。下面对此进行说明。
图35是图34中从t12到t15期间的BL12和BL13的实际波形。在t12时刻，进入验证动作和再写入数据的设定动作。位线BL2和BL3通过晶体管Q3被充电到5伏。接着，在t13时刻，位线充电完毕，存储单元通过浮动状态的位线放电。由于存储单元2-2的写入不充分，阈值未升高，位线BL2将放电。BL3也就必然放电。
接着，在t14时刻，对“0”写入单元的位线进行再充电。即，位线BL3通过晶体管Q5和Q6与5伏的电源电位相连接。其结果是位线BL3被充电到5伏。
可是，位线是贯穿于整个存储单元阵列的两端的，邻近的位线之间的电容大到不可忽略不计的程度。因此，就寄生有如图36所示的杂散电容C1和C2。位线BL3一旦被再充电，位线BL2的电位也就会因电容耦合而升高。在这种状态下，一旦读出位线BL2，就将无法与写入完成位相区别。其结果是尽管写入并未完成，也会使相应的触发电路的节点N变为5伏，导致此后不能继续进行写入。
为了弥补这个缺点，正在研究称之为“位线垂流方式”的验证方式。这种方式是在验证动作的整个期间(即从t12到t51的期间)内，事先使φ2电位升高，从而事先使晶体管Q6导通。其结果是，使位线BL3从一开始就持续保持5伏，因而就不会因再充电而出现电位的急剧变化。
这样一来，就消除了因位线间的干扰而引起误动作。可是由于电流持续流过导通的单元(存储单元2-3)，又带来消耗功率增大的问题。而且，电流垂流时的位线的电位是由晶体管Q5和Q6以及存储单元2-3的电阻比决定的，因此并不是持续保持完完全全的5伏、而是跌落到5伏以下的某一电压。结果是再充电未能避免，而产生与上述电路相同的问题。甚至于还存在源电位也固位的垂流电流而上浮，使读出单元的读出余量变小的问题。
以上说明可见，现有的非易失性半导体存储装置如果要在芯片内部实现使按位验证简化的电路，就会产生因位线间的干扰而造成误动作的问题。为了解决这个问题，虽正在研究位线垂流方式，但又存在诸如消耗功率增大之类的问题。
本发明的目的就在于提供一种既消除了上述缺点，又不受位线间干扰的影响，又不会使消耗功率增大，从而实现了按位验证的非易失性半导体存储装置。
为达到上述目的，本发明提供的非易失性半导体存储装置，由以下部分构成：将写入数据作为第1状态和第2状态保持的触发电路；与该触发电路连接的位线；对该位线进行充电的充电装置；以及与位线相连，通过使阈值取第1范围和第2范围来存储信息的MOS晶体管。这种非易失性半导体存储装置的特征在于：①拥有非易失性存储单元。当进行写入动作时，在触发电路保持第1状态之际，迫使阈值从第1范围向第2范围的方向移动，而在触发电路保持第2状态之际，则抑制阈值的移动；在紧接写入动作之后所进行的验证动作时，当阈值处于第2范围时，使采用充电装置充电后的位线处于第1电位。②具备强制反转装置。在进行验证动作时，如果位线处于第1电位，就通过使触发电路的一端与所规定的电位相接，使触发电路保持第2状态，而不管它在进行验证之前保持的是什么状态。
本发明的非易失性半导体存储装置，由外部输入的写入数据作为第1状态或第2状态被保持在触发电路。关于第1状态被保持在触发电路中的位，进行向非易失性存储单元写入的动作，阈值移动。但对第2状态所保持的位，写入动作受到抑制，阈值不移动。
接着，在验证动作时，进行非易失性存储单元的读出，通过充电装置完成充电，被处于浮动状态的位线进行放电。在进行写入的非易失性存储单元的阈值达到了第2范围、即所期望的阈值时，写入动作结束，强制反转装置使触发电路反转，使其保持第2状态。这种情况下，在该位，此后的写入动作将受到抑制。
如果进行写入的非易失性存储单元的阈值达不到第2范围，即所期望的阈值，则第1状态仍照样被保持在触发电路。于是，下一次以后，写入动作也将继续进行。如果不对非易失性存储单元进行写入，那么第2状态从一开始就被保持在触发电路。于是下一次以后，也不进行写入动作。
这样，对于1次写入动作和验证动作，写入动作完毕后，触发电路的数据就被强制反转装置所反转。其结果便实现了按位验证。而且与现技术不同，不会使位线的电位变化，因为位线的电位仅被输入给强制反转装置。而且其结构中可以没有电流贯通路径，因而，消耗功率也不会增大。
图1表示与本发明的第1实施例有关的非易失性半导体存储装置的总体电路构成的电路框图。
图2表示本发明的非易失性半导体存储装置的主要部分的电路图。
图3是图2所示电路中进行写入时的工作波形图。
图4表示第1实施例的变形例的构成的电路图。
图5表示本发明的第2实施例之构成的电路图。
图6是图5所示电路中进行读出时的工作波形图。
图7表示第2实施例的变形例之构成的电路图。
图8表示本发明的第3实施例之构成的电路图。
图9表示本发明的第4实施例之构成的电路图。
图10表示本发明的第5实施例之构成的电路图。
图11是本发明的一个实施例的电路图。
图12表示第5实施例的变形例的主要部分的电路图。
图13是图12的继续，表示第5实施例的变形例的主要部分的电路图。
图14表示与第1实施例相对应的变形例主要部分的电路图。
图15表示与第2实施例相对应的变形例主要部分的电路图。
图16表示与第3实施例相对应的变形例主要部分的电路图。
图17表示与第4实施例相对应的变形例主要部分的电路图。
图18表示与第1实施例相对应的变形例主要部分的电路图。
图19表示与第2实施例相对应的变形例主要部分的电路图。
图20表示与第3实施例相对应的变形例主要部分的电路图。
图21表示与第4实施例相对应的变形例主要部分的电路图。
图22表示与第5实施例相对应的变形例主要部分的电路图。
图23是图22的继续，表示第5实施例的变形例主要部分的电路图。
图24表示与第1实施例相对应的变形例主要部分的电路图。
图25表示与第2实施例相对应的变形例主要部分的电路图。
图26表示与第3实施例相对应的变形例主要部分的电路图。
图27表示与第4实施例相对应的变形例主要部分的电路图。
图28是采用本发明的最佳实施例的构成电路图。
图29(a)表示NAND型闪烁存储器的存储单元结构的电路图。(b)表示(a)的存储单元的阈值的个数分布的阈值分布图。
图30表示对图29的存储单元进行读出、清除和写入动作时对存储单元所加电压的图。
图31是对图29的存储单元进行清除和写入动作时的阈值分布图。
图32是图29所示存储单元的写入速度分布特性图。
图33在芯片内部实现按位验证的现有技术的简化电路图。
图34在图33的结构中进行写入时的工作波形图。
图35是图34的一段期间的实际波形图。
图36是表示图33的结构中的主要问题的电路图。
图37是第1实施例的电路中触发电路的详图。
图38是反转电压Vinv对gmN/gmP的依从关系图。
图39是工作时的位线电位Vbit的变化图。
图40是将本发明用于NOR型EEPROM的电路图。
图41是NOR型存储单元的阈值分布图。
下面参照图说明本发明的实施例。
图1是一个电路方框图，表示了本发明的第1个实施例有关的非易失性半导体存储装置的总体电路构成。第1个实施例是一个NAND型闪烁存储器。也就是说，非易失性半导体存储装置10由存储单元阵列11、行译码器12、读出电路和写入数据栓锁电路13、列译码器(Column decoder)14、列选通器(column gate)15、升压电路16、控制电路17以及输入/输出缓冲器18等构成。
存储单元阵列11由许多个NAND型存储单元配置成矩阵状、纵向布有几千根位线BL，横向布有几千根字线WL。由行译码器12根据外部输入的地址选择字线。读出电路和写入数据栓锁电路13的一端与位线相连，另一端通过列选通器15与输入/输出缓冲器18相接。行译码器14根据外部输入的地址控制列选通器15，以选择位线以及相应的读出电路和写入数据栓锁电路。升压电路16为写入动作和清除动作提供必要的高电压。控制电路17对写入、清除和读出动作等进行控制。输入/输出缓冲器18作为与芯片外部相连的接口。
存储单元阵列11内的存储单元的详细情况如图29所示。即如图29(a)所示，具有浮栅的MOS晶体管所构成的非易失性存储芯片M1-M16串联着，其一端通过选择晶体管Q1与位线BL相连，多端通过选择晶体管Q2与公共源线S相接。各晶体管都形成于同一个阱W上。各存储单元M1-M16的控制电极分别与字线WL1-WL16相连着，而选择晶体管Q1的控制极与选择线SL1，选择晶体管Q2的控制极与选择线SL2相接着。
各存储单元M1-M16分别具有与其所保持的数据相对应的阈值，当保持的是“0”数据时，阈值在0-5伏之间，当保持的是“1”数据时，阈值设定在0伏以下(更确切地说，为了使之具有某种程度的余量，设定在比这更小的范围内)。
这些存储单元的阈值的个数分布如图29(b)所示。图30列表表示了在进行读出、清除和写入动作时施加于存储单元的电压。
在进行读出动作时，开始是将位线BL预充电到5伏，使之先成为浮动状态，接着对选择线SL1加上5伏，对选择存储单元的字线WL加上0伏，对非选择存储单元的字线WL加上5伏，对选择线SL2加上5伏，对阱W加上0伏，对公共源线S加上0伏的电压，这样除选择存储单元以外的所有的晶体管(包括非选择存储单元)就都导通了。当选择存储单元保持着“0”时，它是非导通的，位线电位保持5伏不变，但当它保持着“1”时，将变为导通状态，因此位线放电、电位下降。数据读出是通过检测读出时的位线电位进行的。
在进行清除动作时，位线BL断开，对选择线SL1加上0伏，对存储单元的字线WL加上0伏，对选择线SL2加上0伏，对阱W加上18伏，对公共源线S加上18伏的电压。于是，有隧道电流通过栅极绝缘膜流过浮栅与阱之间，阈值变为0伏双下。
在进行写入动作时，是根据写入数据施加不同的电压。即，写入“0”时(使阈值移动的情形)，对位线BL加上0伏，写入“1”时(不使阈值移动的情形)，对位线BL加上9伏的电压。此外，对选择线SL1加上11伏，对选择存储单元的字线WL加上18伏，对非选择存储单元的字线WL加上9伏，对选择线SL2加上0伏，对阱W加上0伏，对公共源线S加上0伏的电压。结果从选择晶体管Q1到存储单元M16的所有的晶体管都导通了，与位线处于同电位(晶体管阈值的下降不计)。因此，位线BL加了0伏电压后的存储单元在沟道和控制电极之间加有18伏的高电压，有隧道电流流过，阈值向正方向移动。而位线BL加了9伏电压后的存储单元以沟道和控制电极之间仅加有9伏的电压，故阈值的正向移动被抑制。
图2的电路表示了本发明的非易失性半导体存储装置的主要部分，它是从图1的非易失性半导体存储装置10中取出了三根位线。就是说，从图1的存储单元阵列11、读出电路和写入数据栓锁电路13、列选通器15以及控制电路17中仅抽取了对于理解本发明申请所必要的部分。
从图2可见，与一根位线有关的电路构成如下。即包含：用以暂时保持写入数据的触发电路1(图中1-X；X为1-3)、位线BL(图中BLx；X为1-3)，与位线BL相连的，在图29中说明了的NAND型存储单元2(图中2-X；X为1-3)、用以对位线BL进行充电的P沟道晶体管Q3、用以连接位线BL和触发电路1的晶体管Q4、以及串联触发电路1的位线BL，相对边的节点和0伏接地电位之间的晶体管Q7和Q8。Q7和Q8构成强制反转装置。晶体管Q7的栅极与位线BL连接着。
所有的晶体管Q3的栅极都接着Φ1信号线，这个晶体管Q3构成充电装置。而所有的晶体管Q4的栅极都接着Φ2信号线，Q8的栅极接着Φ3信号线。时钟发生电路5，按规定的时间，驱动控制着Φ1、Φ2和Φ3各信号线。
晶体管Q3的源极与在写入动作时是9伏而在非写入动作时均为5伏的电源连接着。触发电路的电源也是在写入动作时为9伏、在非写入动作时都为5伏。
下面参照图3所示的写入时的工作波形对图2的电路的工作进行说明。这里设想的是，对存储单元2-1写入“0”，对存储单元2-2写入“0”，而对存储单元2-3与入“1”的情形，并假定存储单元2-2比存储单元2-1更难写入。
一开始是通过列选通器15从外部由触发电路1通过IO线/BIO线(IO的反转信号线)锁住写入数据。也就是说，触发电路1-1的位线一边的节点N1被设定为0伏，触发电路1-2的位线一边的有点N2被设定为0伏，触发电路1-3的位线一边的节点N3被设定为5伏。在这种状态下，开始第一次写动作(WRITE-1)。
在τ10时刻，Φ1一变为0伏，晶体管Q3就导通，位线BL被充电至9伏。又由于触发电路的电源升到9伏，所以节点N3的电位变为9伏。
在τ11时刻，Φ1跳到10伏，位线充电完毕，与此同时，Φ2升到10伏，位线电位与节点N的电位相对应地放电。亦即由于节点N1和N2都是0伏，位线BL1和BL2放电至0伏，由于节点N3为9伏，所以位线BL3变为9伏。这个9伏就是存储单元2-3的封写电压。在此条件下对存储单元2加上写入电压。
在t12时刻，第一次写入动作完毕，开始进入验证动作和再写入数据的设定动作(VERIFY)。φ1跌落到0伏，位线通过晶体管3被充电到5伏，与此同时，φ3跌到0伏，因此位线BL和触发电路1均被断路。
在t13时刻，位线充电结束，存储单元通过浮动状态的位线放电。放电速度因存储单元的阈值而异，如果写入不充分，存储单元的阈值就不上升，此时，位线就放电。在第1次写入动作时，向存储单元2-1和2-2都未能进行充分的写入。又由于存储单元2-3尚未进行写入，必然引进位线放电。
在t14时刻，φ3跳起到5伏。于是所有的晶体管Q8导通。在第1次写入动作时，三个存储单元中没有一个完成写入。所有的位线都放电到低电平。因此晶体管Q7变为不导通状态，触发电路1不受任何影响。另外，也不进行现有实例那样的“‘0’写入单元的位线的再充电”。这里，被触发电路1的节点N锁定的电位从上至下分别是0伏，0伏和5伏。这种状态与进行写入之前相同。
在t20时刻，第2次写入动作(WRITE-2)开始。就是说，从t20时刻开始到t21时刻为止，进行位线的9伏充电，从t21时刻到t22时刻进行对存储单元的写入。
在t22时刻，进行第2次的验证动作和再写入数据的设定。即从t22时刻起到t23时刻止，进行位线的5伏充电，从t23时刻起到t24时刻上，由存储单元2使位线放电。这里值得注意的是，位线BL1的电位几乎没有从5伏下降。这表示存储单元2-1的写入已经完毕。
在t24时刻，φ3一升到5伏，晶体管8就导通。这次与第1次不同，位线BL1的电位处于高电平。因此，与位线BL1相对应的晶体管7导通。于是与触发电路1-1的位线BL1相对侧的引线被引向接地方向，触发电路的保持数据反转。保持数据是通过强制反转装置迫使其反转的。这里，被触发电路1的节点N锁定的电位从上至下分别为5伏，0伏和5伏。这样，完成写入的位被依次从0伏再设定为5伏，这个5伏被升压，起9伏封写电压的作用，因此，在这一位，此后不会再被写入。
在t30时刻，第3次写入动作(WRITE-3)开始。即从t30时刻起到t31时刻止，进行位线的9伏充电，从t31时刻起到t32时刻止，进行对存储单元的写入。这里值得注意的是，位线BL1已经达到9伏。这是与BL3相同的封写电压。
在t32时刻，进行第3次的验证动作和再写入数据的设定。即从t32时刻起到t33时刻止，进行位线的5伏充电，从t33时刻起到t34时刻止，存储单元2使位线放电。这里，值得注意的是，这一次位线BL2的电位几乎没有从5伏下降。这一次，存储单元2-2的写入结束了。
在t34时刻，φ3一旦上升到5伏，晶体管Q8就导通。这次与第2次不同，位线BL2的电位是高电平。因此与位线BL2相对应的晶体管Q7导通。于是与触发电路1-2的位线BL2相对侧的引线被引向接地方向，触发电路12的保持数据反转。保持数据是通过强制反转装置迫使其反转的。这里被触发电路1的节点N锁定的电位从上至下分别变成5伏、5伏、5伏。值得注意的是，节点N2的电位已经从第2次时的0伏变成了5伏。至此，所有(3个位)的写入已经完成。
如上所述，每一次写入动作和验证动作在写入完毕时，触发电路的数据就被强制反转装置所反转。其结果是实现了按位验证。而且，不会象现有技术那样使位线的电位变化。这是因为位线的电位仅仅是被输入给强制反转装置的缘故。同时，又因其结构可以无需电流穿透通路，故消耗功率也不会增大。
再则，由于是以晶体管Q7的栅级作为读出节点的，故还具有灵敏度高，能在低电压下进行读出的辅助效果。
图4的各电路图表示第1实施例的各种变形例子。(a)与图2的电路一样，在此，用作与其他的电路相比较。(b)是改变了晶体管Q7和Q8的连接顺序的例子。位线BL的变化不会通过晶体管Q7的栅漏电容传到触发电路1，因此触发电路1的保持数据就更稳定。又由于晶体管Q7的源极是接地的，所以与(a)相比，即使位线BL的电位稍微偏低，触发电路也反转。其结果是，可进行稳定的验证读出，验证的误动作也将减少。((a)与(b)相比，晶体管Q8的切换噪声对触发电路的影响被晶体管Q7所断路，故而可防止噪声造成的触发电路的误反转)。(c)是将晶体管Q81、Q7和Q82串联，由晶体管Q81和Q82起到(a)中晶体管Q8的作用。其结果是能专取(a)、(b)二者的优点，得以实现稳定的验证动作，同时还能防止触发电路的误反转。(d)是用晶体管Q91和Q92取代了(a)中晶体管Q8的例子。互补信号φ3和Bφ3输入给晶体管Q91和Q92。也就是说，信号φ3一达到5伏，晶体管Q91就导通，触发电路1的强制反转就在位线BL的电位上发生。而一旦信号Bφ3变为0伏，晶体管Q92就导通，就使晶体管Q7的栅级电位接地为0伏。与(d)的效果相同。它们的动作都与图2相同，恕不赘述。
下面，就第1实施例说明一下求得动作稳定的条件。图37更详细地标出了图1中的触发电路1-1，Q4，Q7和Q8。触发电路1-1是将由P沟道晶体管Q01和N沟道晶体管Q02组成的倒相器与由P沟道晶体管Q03和N沟道晶体管Q04组成的倒相器反向并联而成。Q01是用来对作为强制反转装置的晶体管Q7以及晶体管Q8相接的节点N01侧进行充电的晶体管。因此，为求稳定的动作，晶体管Q01与晶体管Q7及Q8的电导大小之比就显得重要了。
设晶体管Q01的电导为gmP，晶体管Q7和Q8的串联等效电导为gmN。图38表示Vcc(电源电压)为5伏时的反转电压Vinv对gmN/gmP的依从性的仿真结果，这里Vinv是当触发电路反转时需要加给位线的最小电压值。在gmN/gmP＝1的近旁，反转电压Vinv对gmN/gMP的依从性急剧下降，渐近于晶体管Q7和Q8的阈值Vth。可是，作为输入的位线电位Vbit，比如在被Vcc预充电之后，即使在存储单元的电导为零的理想状态(“0”单元读出)下进入了自由运行，只要因受邻近的位线间的电容的影响而使两根邻近位线的任何一根的电位下降的话，Vbit就会如图39所示彻底下降(虽然本实施例能解决验证动作之后位线充电时的邻近位线之间的电容影响，但自由运行时的电容影响依然存在)。就是说，如果“0”单元与两根邻近位线都相连，那么其位线电位几乎不下降，但如果是“1”单元与邻近位线中的某一根或两根相连，就会导致位线电位的下降。因此，为了用这种即使电位下降了的位线也能读出“0”，就希望Vinv低。在图38中，从gmN/gmP超过1.8起，反转电压对gmN/gmN的依从性急剧减小，渐近于低的阈值Vth。因此，希望gmN/gmP的值在1.8以上，以获得工作稳定，不易受电源电压的变动和噪声等影响的电路。而且这样就能几乎不受因掩膜偏离等原因引起的电导变化乃至gmN/gmP变化所造成的影响以设定反转电压。这为制造带来很大的好处。
综上所述，强制反转装置中的串联MOS晶体管的等效电导gmN及对触发电路中的连接端进行充电或放电的MOS晶体管的电导gmP之间的关系如果是
                gmN/gmP＞1.8就能获得上述效果。
图5是本发明的第2个实施例的电路图。对与第1个实施例相同的电路元件标以相同的符号。与1根位线有关的电路包括：用以暂时保持写入数据的触发电路1；位线BL；与该位线BL相连，在图29中已说明过的NAND型存储单元2，用以对位线BL充电的P沟道晶体管Q3；用以连接位线BL和触发电路1的晶体管Q4；以及串联于与触发电路1的位线BL相对侧的节点和0伏接地电位之间的晶体管Q7和Q8。
晶体管Q7和Q8构成强制反转装置。晶体管Q7的栅极位线BL连接着。所有的晶体管Q3的栅极都接着φ1信号线，晶体管Q3构成充电装置。所有的晶体管Q4的栅极都接着信号线φ2，Q8的栅极接着φ3信号线。
晶体管Q3的源极与在写入动作时为9伏，而在非写入动作时为5伏的电源连接着。触发电路的电源也是在写入动作时为9伏，其他时候为5伏。
图示的时钟发生电路7是从控制电路17抽出的一部分，它按后面会提到的规定的定时对φ1、φ2和φ3各信号线进行驱动控制。与第1个实施例所不同的是，(由信号线φR与栅极相连接着的)多个晶体管Q10被连接在各触发电路1的节点N的接地电位之间。该晶体管10构成复位装置。
下面参照图6所示的读出时的工作波形对图5的电路的工作进行说明。在t0时刻，φ1电位下降，位线BL被预充电到5伏的同时，R上升到5伏，触发电路1被复位。即，节点N变为0伏。接着，在t2时刻，φ1的电位上升、位线BL处于浮动状态，位线按存储单元2所保持的数据放电。在t2时刻，φ3的电位一旦上升，晶体管Q8就导通，按照位线电位的值通过晶体管Q7使触发电路1强制反转。
就这样，仅仅对第1实施例附加一个晶体管Q10，就可以通过与验证动作相同的读出途径进行读出动作。因此可获得验证动作与读出动作准确对应的，并不易受电源电压的变动和杂声等因素影响的电路。
另外，这种读出无需改变位线电位就能进行。因而不存在位线充放电所需的时间，可以高速进行读出。
进而，读出时的位线电位的检测电平也可以随晶体管Q7的阈值予以调整，因此可以比现有技术(利用倒相器的阈值进行检测)更低的电位进行检测。其结果是能适应电源电压的低压化，这又提高了可靠性。
图7的电路图是第2实施例的各种变形例。(a)与图5一样，用作参照。由(a)到(b)，是在触发电路的位线方面接了N沟道晶体管Q10。由(e)到(h)，是在触发电路的位线的相对边接了P沟道晶体管Q11。但它们的动作都与第2实施例一样，不予赘述。
图8的各电路图是第3实施例。这是通过倒相器80或NAND门81读出位线的电位，据此驱动强制反转用的晶体管Q80。从(a)到(d)表示了各种变形例。它们都与第1实施例不同，是由晶体管80使触发电路1的位线BL一边的节点强制反转。其结果是不需要在触发电路上布跨接线，从而能轻松地制成图案模型。而且，倒相器80可以采用小型晶体管(电导小的晶体管)，这在难于来回布线的情况下更有收效。还有，由于触发电路的反转电压(对位线施加的最低电压)仅取决于倒相器80的阈值电压，故减轻了设计上的困难。再由于倒相器80的阈值电压是与电源电压相应变化的，因此还能适应低电压化。
图9的各电路图是第4实施例。这时对第3实施例添置按φR或BφR驱动的复位晶体管的例子。其工作情况与第2实施例基本相同，也就不再说明了。
图10表示具备成批验证功能的第5实施例的电路结构。在第1实施例中未曾考虑对向所有位写入完毕之后进行检测的问题。譬如，顺次检测触发电路1的节点N，如果所有的位都锁定在5伏，则表示写入完毕。成批进行这种检测的电路叫作验证电路。
成批验证电路由图10中的晶体管Q201、……Q203，晶体管Q21以及倒相器20构成。对与第1实施例相同的电路元件标以相同的符号。就是说，与1根位线有关的电路包括：用以暂时保持写入数据的触发电路1；位线BL；与位线BL相连的图29中的NAND型存储单元2；用以对位线BL充电的P沟道晶体管Q3；用以连接位线BL和触发电路1的晶体管Q4；以及串联于触发电路1的位线BL的相对边的节点与0伏接地电位之间的晶体管Q7和Q8。晶体管Q7和Q8构成强制反转装置。晶体管Q7的栅极接于位线BL。
所有的晶体管Q3的栅极都接着φ1信号线，晶体管Q3构成充电装置。所有的晶体管Q4的栅极都接着φ2信号线，Q8的门与φ3信号线相接。晶体管Q3的源极与在写入动作时为9伏，其他时候为5伏的电源相连。触发电路的电源也是在写入动作时为9伏，其他时候为5伏。图示的时钟发生电路8是从控制电路17抽出的一部分。它按规定的定时对φ1、φ2、φ3和φ5各信号线进行驱动控制。
验证动作的原理与第1实施例相同。对所有位写入完毕的检测如下进行。即，验证动作完毕后，使φ5电位下降，将公共验证线26预充电到5伏。如果晶体管Q201，……，203之中也有导通的，则公共验证线26被放电。如果从晶体管Q201到晶体管Q203都关闭，不导通，那么公共验证线26保持5伏不变。
由于晶体管Q201，……，Q203分别与相对应的触发电路1的节点N对面的节点BN连接着，所以如果节点N是5伏，那么节点BN就是0伏，于是晶体管Q201，……，Q203处于非导通状态；如果节点N是0伏，那么节点BN就是5伏，于是晶体管Q201，……，Q203导通。
结果是，验证之后的节点N1-N3中，哪怕只要有一个有0伏的位(即只要有写入尚未完毕的位)，公共验证线26就放电，VFY变成5伏。而如验证之后所有的节点N1……N3都变成5伏(即如果对所有的位的写入都完毕，那么公共验证线26保持5伏不变，VFY变为0伏。
可见，如果象第5实施例那样，增设成批验证电路，就可成批检测出对所有位的写入是否完毕。这样就能判断应该何时停止写入动作和验证动作的循环。在第5实施例中，直到VFY变为0为止，反复进行着写入动作和验证动作。
如果把成批验证电路和上述强制反转型读出放大器组合运用，还能获得缩短验证时间的效果。就是说，由于强制反转型读出放大器中的触发电路1的锁定数据在验证之前全部是节点N为“高”，节点BN为“低”，故晶体管Q201-Q203全部关闭。因此可以通过使5变为“高”，而在验证读出过程之中或在它之前设定对公共验证线26进行充电时间。而现有技术的各种读出方式都需要在验证读出全部完毕后对公共验证线26进行充电。但是在本实施例中则可按较快的定时进行这种充电。因此，成批验证的时间乃至总的写入时间都缩短了。
图11和图1 2的电路图分别表示了上述第5实施例的各种变形的主要部分。图11(a)与图10的电路相同，以资比较。(b)是将P沟道晶体管Q21X(X为1、2、3)串联起来构成成批验证电路的例子。图12(c)与图11(a)一样，是将由N沟道晶体管Q20X(X为1、2、3)构成的成批验证电路构置于相应的触发电路1的节点N一侧的例子。图12(b)与图11(b)一样，是将P沟道晶体管Q21\-X(X为1、2、3)与相应的触发电路1的节点N侧相连以构成批验证电路的例子。二者的工作情况都与图10的电路相同，就不详细说明了。(a)和(d)的构成都是将所有的放电用的检测晶体管并联，因此成批验证比其他方法都更快。(b)和(c)的检测晶体管都是串联着的，因此芯片面积得以缩小。(a)是最佳的例子，通过并联连接和采用N沟道晶体管这两种办法比其他三种例子都更高速化了。
图13的电路图分别表示了第6和第7实施例。它们是用多根位线公有一个触发电路1的例子。
图13(a)是第6实施例的电路构成。就是说，它包括：触发电路1及与之连接着的位线BLL和位线BLR；受φ11、φ12和φ13控制的第1个验证读出系统61以及受φ21、φ22和φ23控制的第2个验证读出系统62。其结果是可使位线BLL和位线BLR公有触发电路1，从而获得可减小图案模型面积的效益。
图13(b)是第7实施例的电路构成。位线BL1、BL2、BL3和BL4公有一个触发电路1。位线的切换由受信号S1……S4控制的晶体管Q71……Q74进行。其结果与第6实施例一样，可获得使图案模型面积减小的效益。而且由于是多根相邻的位线公用一个读出放大器，故还具有这样的效果，即，在图案配置上可以充裕地配置原来较难配置的读出放大器。如果与上述强制反转型读出放大器组合运用，效果将更好。就是说，对于强制反转型读出放大器，是将强制反转装置与位线相对边的触发电路节点相连接的，因此来回布线很麻烦。如果每4根位线公用一个读出放大器，就可充余地进行来回布线了。从设计上考虑，归纳为每4根一组是适当的。
以上就第1实施例到第7实施例说明了采用NAND型存储单元时的电路构成。这是：(1)-进行写入时，在使阈值移动的情况下，使位线为0伏，验证时读出的结果，如果是位线保持5伏不变，就使触发电路的锁定数据反转的例子。
除此之外的其他组合还有：(2)——进行写入的时候，在使阈值移动的情况下，使位线为0伏，验证时读出的结果如果是位线变为0伏，就使触发电路的锁定数据反转的例子(例如通过在清除时向浮栅注入电子，写入时有选择地从漏极抽出电子的办法使阈值向负方向移动的NOR型存储单元结构的情形)，(3)——进行写入时，在使阈值移动的情况下使位线为5伏，验证时读出的结果如果是位线保持5伏不变，就使触发电路的锁定数据反转的例子(例如，通过在清除时把电子抽向浮栅，写入时有选择地从漏极注入电子的办法使阈值向正方向移动的NOR型存储单元结构的情形)，以及(4)——进行写入时，以使阈值移动的情况下使位线为5伏，验证时读出的结果如果是位线变为0伏，就使触发电路的锁定数据反转的例子(例如，通过在清除时间浮栅注入电子，写入时有选择地从漏极抽出电子的办法使阈值向负方向移动的NAND型存储单元结构的情形)。
上述例(2)示于图14、图15、图16和图17。分别是与第1、第2、第3和第4实施例相对应的实施例。它们的工作情况分别与相应的实施例相同，就不作说明了。
上述例(3)示于图18、图19、图20和图21。分别是与第1、第2、第3和第4实施例相对应的实施例。它们的工作情况分别与相应的实施例相同，就不作说明了。
图22和图23是成批验证的例子，它们与第5实施例相对应，说明省略。
上述例(4)示于图24、图25、图26和图27。分别是与第1、第2、第3和第4实施例相对应的实施例。它们的工作情况分别与相应的实施例相同，说明省略。
采用本发明的最佳实施例如图28所示。用框7一(b)所框的部分的结构与图7(b)一样。即，如果φR上升，则触发电路1的节点BN就被设定为“1”。而且在位线BL处于“1”的状态下，如果φ3上升，触发电路1就反转。
如前所述，这种按位验证电路在实际应用时并联排着几千个这样的电路，在所有的位线都处于“1”的状态下，一旦有φ3的读出脉冲输入，则所有的触发电路1均反转。这时，有可能出现穿透电流流入触发电路1，芯片的消耗功率将增加，以及P沟道晶体管Q33的源极电位因布线电阻等原因而下降，导致工作不稳定等情况。
为了防止上述问题发生，使穿透电流不超过一定的值，则在各个Q31、Q33和电源之间分别插入P沟道晶体管Q35和Q36。各晶体管的栅极相隔离的理由是为了构成灵活的结构，以使得当中间电位等输入位线时，由于流过Q36的电流大，将提高Q36的栅极电位以节制穿透电流，使Q35的栅极电位有下降的倾向以增加触发电路1的稳定性。当然还可以考虑各种变形，例如通过与规格的兼容使栅极公有化，或者用PMOS晶体管的大小尺寸调节电导等等。
如果能靠晶体管35节制穿透电流，那么就可以把使触发电路1反转的位线电位的阈值设定在晶体管7的阈值的近旁，就能消除因位线间的电容所造成的噪声的影响。
另外，虽然位线电位在程序/清除时加的是高电压，但只要在位线和读出放大器的入口之间插入耗尽型MOS晶体管Q37并采用截断高压的常用装置，就能用低电压系列的晶体管形成读出放大器系统，从而，能减小面积，提高性能。
触发电路1的数据可以通过有其栅极输入列译码器信号CS栅极的传递门在IO线上读出。而如果能从外部使IO线发生最大振荡，就可能将任意数据写入触发电路。
只要使位线处于选择状态，而且由IO/BIO线使节点BN的电位为0，进而使晶体管Q35处于关闭状态，就能测出从IO/BIO线流入位线的电流。所谓位线电流是指流入存储单元的电流和因不良引起的漏电流。通过追加这种功能，就能正确取得存储器的器件信息。
由上述实施例可见，不仅按位验证是可能的，而且能实现耐噪声的、消耗电流小的，并附加有测试功能的读出放大器电路。
在上面的说明中虽只涉及到一部分，但已表明本发明不仅适用于NAND型EEPROM存储单元，还适用于NOR型EEPROM存储单元。图40是抽出图26(a)，与存储单元一并组合所显示的电路。
作为存储单元之一例，采用清除和写入都使用FN隧道电流的、带选择晶体管的存储单元。用FN隧道电流进行写入的存储单元可以同时写入很多位(比如4000位之多)，这样可以最大限度地发挥本发明的按位验证的效果。如果接上选择晶体管，就能减少各个带浮栅的晶体管的漏极应力，将更受欢迎。图39所示的存储单元把一齐向浮栅注入电子，提高了阈值的状态定义为清除。写入则通过以下过程进行，即向SLO加上电压、使选择晶体管导通之后，对用作写入的晶体管的漏极加上正电压的偏置、对已被选择的晶体管的控制门(字线WLO、WL1、……中之一)加上负偏置以使选择位的浮栅中的电子放出、使阈值下降。这时，如果从浮栅抽出过多的电子，使阈值降到0伏以下，那么即使字线是非选择的，也有电流流过，就不能读出选择单元的信息了。因此，与NAND型存储单元一样，采取按位验证，一边检测阈值一边进行0写入，可望获得稳定的动作。关于阈值分布的定义可参照图41。
在图40中，欲对选择存储单元M11写入数据时(不想让浮栅的电子放出)，要将构成强制反转型读出放大器的触发电路1的位线一边的节点复位到“高”状态。可以考虑或采用未图示的复位晶体管，或通过列选通器从外部加载数据的方式。在这种状态下，把触发电路1的电源升到高电位，譬如提高到7伏的程度，对漏极加上高电位偏置，在此状态下，对W10加上-10伏左右的负偏置。这样，电子从选择存储单元的浮栅放出。接着进行验证，首先使Φ2成为“低”状态，使晶体管Q4关闭，使SLO成为“低”状态，在使选择晶体管Q05关闭后的状态下，把WLO设定到规定的验证电位，由晶体管Q3对位线BL预充电。之后，使SLO导通，将位线置于自由运行状态。这时，如果阈值降到验证电位以下，位线电位就一直降下去，从倒相器50输出“高”信号。因此，只要在某一时刻Φ3一变为“高”，触发电路1就被强制反转，位线边的节点变为“低”状态。只要这个节点变为“低”状态，写入时即便对字线加上负偏置，漏极也会保持0伏不变，因此浮栅内的电子不会放出。另一方面，如果存储单元的阈值超过验证电位，为了要维持位线的预充电电平，触发电路1不反转，可再次进行写入。欲将选择存储单元保持在清除状态时，只要加载数据以使得触发电路1的位线BL一边的节点成为“低”状态，就不会有电压加到漏极上，从而存储单元维持清除状态的阈值。
在进行通常的读出时，只要对存储单元的控制门加上适当的电压(例如VCC)以取代验证电位，则进行与上述相同的验证动作即可。
这样，对于在写入时使阈值下降的那种NOR型EEPROM，本发明也能适用，并能获得与NAND型一样的效果。特别是只要将FN隧道电流用于写入用的存储单元，就能获得同时写入多位的好处，从应力考虑希望那种采用选择晶体管类型的存储单元。
以上用几个实施例对本发明进行了说明，但只要不脱离本发明的目的，其变形也是可以的，本发明的范围也不局限于这些实施例。
从以上说明可见，只要采用本发明，在用一次写入动作和验证动作完成写入之后触发电路的数据就会被强制反转装置所反转。其结果就实现了按位验证。
另外，不会象现有技术那样使位线的电位发生变化。因为位线的电位仅仅是输入给强制反转装置而已。并且，也没有电流的穿透路径，消耗功率也不会增大。

Claims (30)

1.一种非易失性半导体存储装置，包括：
以第1状态及第2状态保持写入数据的触发电路，
连接该触发电路的位线，以及
包括与上述位线相连，通过将其阈值取在第1范围及第2范围内从而存储信息的晶体管的非易失性存储单元，在写入动作中，当上述双稳电路保持上述第1状态时，使上述阈值从上述第1范围朝第2范围方向变化，当上述双稳电路保持上述第2状态时，上述阈值的变化受到抑制，在写入动作之后所进行的验证动作中，当上述阈值处于第2范围内时，使上述位线处于第1电位，
其特征在于，还包括：
强行翻转装置，在上述验证动作中，当上述位线处于上述第1电位时，通过将上述双稳电路的一端接至规定电位，使该双稳电路进入上述第2状态，而不管其在验证之前保持何种状态。
2.如权利要求1所述的非易失性半导体存储装置，其特征在于，上述位线与上述触发电路之间接有开关元件，在验证动作中，该开关元件关断，将上述位线与上述触发电路从电气上断开。
3.如权利要求2所述的非易失性半导体存储装置，其特征在于，上述触发电路与CMOS倒相器反向并联，上述强行翻转装置是MOS晶体管，其源、漏极接于上述触发电路和上述规定电位之间，其栅极连接上述位线。
4.如权利要求3所述的非易失性半导体存储装置，其特征在于，上述MOS晶体管的电导gmN与用于对上述触发电路的上述端子充电或使其放电的MOS晶体管的电导gmP有以下关系
                  gmN/gmP＞1.8。
5.如权利要求2所述的非易失性半导体存储装置，其特征在于，上述触发电路反向并联COMS倒相器，上述强行翻转装置包括串联在上述触发电路与上述规定电位之间的第1及第2MOS晶体管，上述第1MOS晶体管的栅极连接上述位线，控制信号输入上述第2MOS晶体管的栅极，在上述验证动作中，上述第2MOS晶体管导通。
6.如权利要求5所述的非易失性半导体存储装置，其特征在于，上述第1及第2MOS晶体管的等价电导gmN与用于对上述触发电路的上述端子充电或使其放电的MOS晶体管的电导gmP的关系为：
                   gmN/gmP＞1.8。
7.如权利要求5所述的非易失性半导体存储装置，其特征在于，上述第1MOS晶体管连接上述触发电路，上述第2MOS晶体管连接上述规定电位。
8.如权利要求5所述的非易失性半导体存储装置，其特征在于，上述第2MOS晶体管连接上述触发电路，上述第1MOS晶体管连接上述规定电位。
9.如权利要求1所述的非易失性半导体存储装置，其特征在于，上述非易失性存储单元在写入动作中利用FN隧道电流。
10.如权利要求9所述的非易失性半导体存储装置，其特征在于，上述非易失性存储单元包括：多个具有浮栅的MOS晶体管；处于这些MOS晶体管与上述位线之间的选择晶体管。
11.一种非易失性半导体存储装置，包括：
以第1状态及第2状态保持数据的触发电路，
在复位动作中，通过将该触发电路的一端连接第1规定电位，从而使该触发电路保持上述第1状态的复位装置，
连接上述触发电路的位线，以及
包括与上述位线相连，通过将其阈值取在第1范围及第2范围内从而存储信息的晶体管的非易失性存储单元，在上述复位动作之后所进行的读出动作中，当上述阈值处于第2范围时，使上述位线处于第1电位，
其特征在于，还包括：
强行翻转装置，在上述读出动作中，当上述位于处于上述第1电位时，通过将上述触发电路的一端与第2规定电位相连，从而使该触发电路保持上述第2状态。
12.如权利要求11所述的非易失性半导体存储装置，其特征在于，在上述位线与触发电路之间连接开关元件，在读出动作中，该开关元件关断，将上述位线与上述触发电路从电气上断开。
13.如权利要求12所述的非易失性半导体存储装置，其特征在于，上述触发电路反向并联CMOS倒相器，上述强行翻转装置是MOS晶体管，其源极、漏极连接在上述触发电路与上述规定电位之间，其栅极连接上述位线。
14.如权利要求13所述的非易失性半导体存储装置，其特征在于，上述MOS晶体管的电导gmN与用于对上述触发电路的上述端子充电或使其放电的MOS晶体管的电导gmP关系为：
                   gmN/gmP＜1.8。
15.如权利要求12所述的非易失性半导体存储装置，其特征在于，上述触发电路反向并联CMOS倒相器，上述强行翻转装置包括串联在上述触发电路与上述规定电位之间的第1及第2MOS晶体管，上述第1MOS晶体管的栅极连接上述位线，上述第2MOS晶体管的栅极输入控制信号，在上述验证动作中，上述第2MOS晶体管导通。
16.如权利要求15所述的非易失性半导体存储装置，其特征在于，上述第1及第2MOS晶体管的等价电导与用于对上述触发电路的上述端子充电或使其放电的MOS晶体管的电导gmP关系为：
                    gmN/gmP＜1.8。
17.如权利要求15所述的非易失性半导体存储装置，其特征在于，上述第1MOS晶体管连接上述触发电路，上述第2MOS晶体管连接上述规定电位。
18.如权利要求15所述的非易失性半导体存储装置，其特征在于，上述第2MOS晶体管连接上述触发电路，上述第1MOS晶体管连接上述规定电位。
19.如权利要求11所述的非易失性半导体存储装置，其特征在于，上述非易失性存储单元在写入动作中采用FN隧道电流。
20.如权利要求19所述的非易失性半导体存储装置，其特征在于，上述非易失性存储单元包括：多个具有浮栅的MOS晶体管；处于这些MOS晶体管和上述位线之间的选择晶体管。
21.一种非易失性半导体存储装置，包括：
以第1及第2状态保持数据的触发电路，
在复位动作中，通过将触发电路的一端与第1规定电位连接，而使该触发电路保持上述第1状态的复位装置，
连接上述触发电路的位线，以及
包括与上述位线相连，依靠其阈值取在第1及第2范围内而存储信息的晶体管的非易失性存储单元，在写入动作中，当上述触发电路保持上述第1状态时，使上述阈值从上述第1范围朝上述第2范围变化，当上述触发电路保持上述第2状态时，上述阈值的变化受到抑制，在写入动作后所进行的验证动作中，以及在上述复位动作后所进行的读出动作中，当上述阈值处于第2范围内时，使上述位线处于第1电位，
其特征在于，还包括：
强行翻转装置，在上述验证动作及上述读出动作中，当上述位线处于上述第1电位时，通过将上述触发电路的一端与规定电位相连，使该触发电路保持上述第2状态，而不管该触发电路在此之前保持何种状态。
22.如权利要求21所述的非易失性半导体存储装置，其特征在于，在上述位线与上述触发电路之间连接开关元件，在读出动作中，该开关元件关断，将上述位线与上述触发电路从电气上断开。
23.如权利要求22所述的非易失性半导体存储装置，其特征在于，上述触发电路反向并联CMOS倒相器，上述强行翻转装置是MOS晶体管，其源、漏极连接在上述触发电路与上述规定电位之间，其栅极连接上述位线。
24.如权利要求14所述的非易失性半导体存储装置，其特征在于，上述MOS晶体管的电导gmN与用于对上述触发电路的上述端子充电或使其放电的MOS晶体管的电导gmP关系为：
                  gmN/gmP＜1.8。
25.如权利要求22所述的非易失性半导体存储装置，其特征在于，上述触发电路反向并联CMOS倒相器，上述强行翻转装置包括串联在上述触发电路与上述规定电位之间的第1及第2MOS晶体管，上述第1MOS晶体管的栅极连接上述位线，上述第2MOS晶体管的栅极输入控制信号，在上述验证动作中，上述第2MOS晶体管导通。
26.如权利要求25所述的非易失性半导体存储装置，其特征在于，上述第1及第2MOS晶体管的等价电导gmN与用于对上述触发电路的上述端子充电或使其放电的MOS晶体管的电导gmP关系为：
                    gmN/gmP＜1.8。
27.如权利要求25所述的非易失性半导体存储装置，其特征在于，上述第1MOS晶体管连接上述触发电路，上述第2MOS晶体管连接上述规定电位。
28.如权利要求25所述的非易失性半导体存储装置，其特征在于，上述第2MOS晶体管连接上述触发电路，上述第1MOS晶体管连接上述规定电位。
29.如权利要求21所述的非易失性半导体存储装置，其特征在于，上述非易失性存储单元在写入动作中采用FN隧道电流。
30.如权利要求29所述的非易失性半导体存储装置，其特征在于，上述非易失性存储单元包括：多个具有浮栅的MOS晶体管；处于这些MOS晶体管和上述位线之间的选择晶体管。
CN94103081A 1993-03-31 1994-03-31 非易失性半导体存储装置 Expired - Lifetime CN1078960C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7479793 1993-03-31
JP074797/93 1993-03-31
JP01020994A JP3373632B2 (ja) 1993-03-31 1994-02-01 不揮発性半導体記憶装置
JP010209/94 1994-02-01

Publications (2)

Publication Number Publication Date
CN1098220A CN1098220A (zh) 1995-02-01
CN1078960C true CN1078960C (zh) 2002-02-06

Family

ID=26345439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94103081A Expired - Lifetime CN1078960C (zh) 1993-03-31 1994-03-31 非易失性半导体存储装置

Country Status (7)

Country Link
US (5) US5452249A (zh)
EP (1) EP0618590B1 (zh)
JP (1) JP3373632B2 (zh)
KR (1) KR970002069B1 (zh)
CN (1) CN1078960C (zh)
DE (1) DE69418522T2 (zh)
TW (1) TW360872B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3373632B2 (ja) * 1993-03-31 2003-02-04 株式会社東芝 不揮発性半導体記憶装置
JP3737525B2 (ja) * 1994-03-11 2006-01-18 株式会社東芝 半導体記憶装置
JP3739102B2 (ja) * 1994-07-07 2006-01-25 富士通株式会社 不揮発性半導体記憶装置
JPH0844626A (ja) * 1994-07-28 1996-02-16 Nec Niigata Ltd キャッシュシステムのフラッシュサイクル制御方法
JP2755197B2 (ja) * 1995-01-13 1998-05-20 日本電気株式会社 半導体不揮発性記憶装置
US5982738A (en) 1995-02-14 1999-11-09 Hitachi, Ltd. Optical recording medium having at least wobbled synchronous information shared between tracks
JP3739104B2 (ja) * 1995-02-27 2006-01-25 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US5724366A (en) * 1995-05-16 1998-03-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
DE19548053A1 (de) * 1995-12-21 1997-07-03 Siemens Ag Verfahren zum Betrieb einer SRAM MOS-Transistor Speicherzelle
KR0182866B1 (ko) * 1995-12-27 1999-04-15 김주용 플래쉬 메모리 장치
JP3200012B2 (ja) * 1996-04-19 2001-08-20 株式会社東芝 記憶システム
JP3404712B2 (ja) * 1996-05-15 2003-05-12 株式会社東芝 不揮発性半導体記憶装置及びその書き込み方法
KR100223868B1 (ko) * 1996-07-12 1999-10-15 구본준 비휘발성 메모리를 프로그램하는 방법
KR100248868B1 (ko) * 1996-12-14 2000-03-15 윤종용 플래시 불휘발성 반도체 메모리 장치 및 그 장치의 동작 모드 제어 방법
JP3489958B2 (ja) * 1997-03-19 2004-01-26 富士通株式会社 不揮発性半導体記憶装置
US6041221A (en) * 1997-05-21 2000-03-21 Motorola, Inc. Circuit and method for verifying data of a wireless communications device
US5898617A (en) * 1997-05-21 1999-04-27 Motorola, Inc. Sensing circuit and method
US5828607A (en) * 1997-05-21 1998-10-27 Motorola, Inc. Memory programming circuit and method
US5898633A (en) * 1997-05-21 1999-04-27 Motorola, Inc. Circuit and method of limiting leakage current in a memory circuit
US5754010A (en) * 1997-05-21 1998-05-19 Motorola, Inc. Memory circuit and method for sensing data
US6146943A (en) * 1997-07-09 2000-11-14 Hyundai Electronics Industries Co., Ltd. Method for fabricating nonvolatile memory device
EP1643507B1 (en) * 1997-08-19 2011-08-31 Altera Corporation Static random access memory circuits
JP3012589B2 (ja) * 1998-03-24 2000-02-21 日本電気アイシーマイコンシステム株式会社 不揮発性半導体記憶装置
KR100373670B1 (ko) 1999-09-27 2003-02-26 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치
JP4149637B2 (ja) * 2000-05-25 2008-09-10 株式会社東芝 半導体装置
JP4726033B2 (ja) * 2000-08-30 2011-07-20 ルネサスエレクトロニクス株式会社 不揮発性メモリ、不揮発性メモリの制御方法、及びｉｃカード
JP4663094B2 (ja) * 2000-10-13 2011-03-30 株式会社半導体エネルギー研究所 半導体装置
JP3875570B2 (ja) 2001-02-20 2007-01-31 株式会社東芝 半導体記憶装置のデータ書き込み方法及び半導体記憶装置
US6807073B1 (en) 2001-05-02 2004-10-19 Oltronics, Inc. Switching type power converter circuit and method for use therein
KR100423894B1 (ko) * 2002-05-09 2004-03-22 삼성전자주식회사 저전압 반도체 메모리 장치
KR100560801B1 (ko) * 2003-11-24 2006-03-13 삼성전자주식회사 플래시 메모리 장치
KR100631765B1 (ko) 2004-10-18 2006-10-09 삼성전자주식회사 플래시 메모리의 데이터 처리 장치 및 방법
KR100643288B1 (ko) 2004-11-16 2006-11-10 삼성전자주식회사 플래시 메모리의 데이터 처리 장치 및 방법
WO2006084132A2 (en) 2005-02-01 2006-08-10 Agencourt Bioscience Corp. Reagents, methods, and libraries for bead-based squencing
US20060256623A1 (en) * 2005-05-12 2006-11-16 Micron Technology, Inc. Partial string erase scheme in a flash memory device
KR100694968B1 (ko) * 2005-06-30 2007-03-14 주식회사 하이닉스반도체 비휘발성 메모리 장치와 그것의 멀티-페이지 프로그램,독출 및 카피백 프로그램 방법
JP4846314B2 (ja) * 2005-09-22 2011-12-28 株式会社東芝 半導体記憶装置
US20090062129A1 (en) * 2006-04-19 2009-03-05 Agencourt Personal Genomics, Inc. Reagents, methods, and libraries for gel-free bead-based sequencing
US20090191553A1 (en) * 2007-10-01 2009-07-30 Applied Biosystems Inc. Chase Ligation Sequencing
JP2015142175A (ja) * 2014-01-27 2015-08-03 株式会社東芝 プログラマブル論理回路および不揮発性ｆｐｇａ
CN104979007A (zh) * 2014-04-03 2015-10-14 晶宏半导体股份有限公司 位线多工器及位线多工系统
US10043578B2 (en) * 2015-11-12 2018-08-07 Mediatek Inc. Sense amplifier circuits
TWI724895B (zh) * 2020-05-11 2021-04-11 力旺電子股份有限公司 具多階型記憶胞陣列之非揮發性記憶體及其相關編程控制方法
FR3122024B1 (fr) * 2021-04-20 2024-03-29 St Microelectronics Grenoble 2 Procédé de gestion de données pour mémoire non volatile programmable bit à bit, et dispositif correspondant

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0031643A1 (en) * 1979-12-04 1981-07-08 Fujitsu Limited Semiconductor memory device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63251999A (ja) * 1987-04-08 1988-10-19 Mitsubishi Electric Corp 半導体記憶装置
JPS6432494A (en) * 1987-07-27 1989-02-02 Mitsubishi Electric Corp Non-volatile semiconductor storage device
JPH0778997B2 (ja) * 1987-10-30 1995-08-23 株式会社東芝 不揮発性半導体メモリ
US5222040A (en) * 1990-12-11 1993-06-22 Nexcom Technology, Inc. Single transistor eeprom memory cell
US5361227A (en) * 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
KR950011965B1 (ko) * 1992-02-19 1995-10-12 삼성전자주식회사 불휘발성 반도체 메모리 장치
KR950000273B1 (ko) * 1992-02-21 1995-01-12 삼성전자 주식회사 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
JP3373632B2 (ja) * 1993-03-31 2003-02-04 株式会社東芝 不揮発性半導体記憶装置
US5343445A (en) * 1993-07-06 1994-08-30 David Stern Athletic shoe with timing device
JP2922116B2 (ja) * 1993-09-02 1999-07-19 株式会社東芝 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0031643A1 (en) * 1979-12-04 1981-07-08 Fujitsu Limited Semiconductor memory device

Also Published As

Publication number Publication date
EP0618590A3 (en) 1995-11-29
US5726882A (en) 1998-03-10
KR970002069B1 (ko) 1997-02-21
US5880994A (en) 1999-03-09
KR940022571A (ko) 1994-10-21
US5452249A (en) 1995-09-19
JPH07182886A (ja) 1995-07-21
JP3373632B2 (ja) 2003-02-04
EP0618590A2 (en) 1994-10-05
EP0618590B1 (en) 1999-05-19
DE69418522T2 (de) 1999-10-28
TW360872B (en) 1999-06-11
US5557568A (en) 1996-09-17
CN1098220A (zh) 1995-02-01
DE69418522D1 (de) 1999-06-24
US6023424A (en) 2000-02-08

Similar Documents

Publication Publication Date Title
CN1078960C (zh) 非易失性半导体存储装置
CN1204561C (zh) 多阈值存储器及其数据写入方法
CN1039608C (zh) 非易失型半导体存贮器
CN100338775C (zh) 在单个存储单元中存储多值数据的非易失性半导体存储器
CN1701383A (zh) 位线串扰误差得到减少的非易失性存储器及方法
CN1703758A (zh) 用减少的相邻场误差编程非易失性存储器及方法
US7630251B2 (en) Semiconductor memory device and method for erasing the same
CN1129910C (zh) 基准电位发生装置和备有该装置的半导体存贮装置
CN1045350C (zh) 非易失性半导体存储器件及其过写入补救方法
CN1197163C (zh) 非挥发性半导体存储器件
CN1269137C (zh) 半导体存储器件
CN1866544A (zh) 非易失性半导体存储装置
CN101060013A (zh) 高速可写半导体存储器装置
US7495965B2 (en) Semiconductor memory device
CN1848299A (zh) 非易失性半导体存储装置的基准电流生成电路
US9196366B2 (en) Semiconductor memory apparatus and method for erasing the same
CN1453790A (zh) 数据读出数据线充电时间缩短的薄膜磁性体存储装置
CN1102903A (zh) 半导体存储装置
CN1542856A (zh) 非易失性半导体存储器件及其记录方法
CN1135644A (zh) 具有抑制故障存储单元漏电流冗余功能的半导体存储器件
CN1779859A (zh) 页面缓存器和包括页面缓存器的非易失性半导体存储器
US20050135183A1 (en) Non-volatile semiconductor memory device and electric device with the same
JP5631436B2 (ja) 半導体記憶装置
KR100613078B1 (ko) 낸드 플래시 메모리 내의 롬을 이용한 워드라인 패스바이어스 보존 방법 및 장치
CN1692450A (zh) 非易失性存储器及其写入方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20140331

Granted publication date: 20020206