JP2011171582A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2011171582A JP2011171582A JP2010035028A JP2010035028A JP2011171582A JP 2011171582 A JP2011171582 A JP 2011171582A JP 2010035028 A JP2010035028 A JP 2010035028A JP 2010035028 A JP2010035028 A JP 2010035028A JP 2011171582 A JP2011171582 A JP 2011171582A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- well region
- cell array
- well
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】書き込み/消去におけるディスターブを抑制し、かつ面積の増大を抑えた不揮発性半導体記憶装置を提供する。
【解決手段】複数のメモリセルMCを含む第1セルアレイ32が形成された第1導電型の第1のウェル領域と、複数のメモリセルMCを含む第2セルアレイ32が形成された第1導電型の第2のウェル領域と、第1、第2のウェル領域を含む第2導電型の第3のウェル領域とを備える。さらに、第1セルアレイ32が含むメモリセルと第2セルアレイ32が含むメモリセルとに共通に接続されたビット線BLと、ビット線BLに接続されたカラムデコーダ13とを備える。
【選択図】図5
【解決手段】複数のメモリセルMCを含む第1セルアレイ32が形成された第1導電型の第1のウェル領域と、複数のメモリセルMCを含む第2セルアレイ32が形成された第1導電型の第2のウェル領域と、第1、第2のウェル領域を含む第2導電型の第3のウェル領域とを備える。さらに、第1セルアレイ32が含むメモリセルと第2セルアレイ32が含むメモリセルとに共通に接続されたビット線BLと、ビット線BLに接続されたカラムデコーダ13とを備える。
【選択図】図5
Description
本発明は、不揮発性半導体記憶装置に関し、例えば電気的に書き込み及び消去が可能なフラッシュメモリに関するものである。
従来から、電気的に書き込み及び消去が可能なフラッシュメモリとして、NOR型フラッシュメモリが多く用いられている。NOR型フラッシュメモリでは、記憶容量に関して大容量化が進められ、書き込み/消去が大容量単位で行われている。
近年、このようなNOR型フラッシュメモリにおいて、小容量単位での書き込み/消去を行いたいとの要求がある。
そこで、NOR型フラッシュメモリの中には、書き込み/消去におけるディスターブ(Disturb)の影響を最小限に抑えるため、セクタ毎にウェル領域を分離し、かつデコーダも1セクタ毎に独立して設けられたものがある(例えば、特許文献1参照)。
しかしながら、小容量のセクタを実現しようとした場合、ウェル領域の分離数が増加し、さらに増加したウェル領域(セクタ)毎にカラムデコーダを設ける必要があるため、チップサイズが増大するという問題があった。
本発明は、書き込み/消去におけるディスターブを抑制し、かつ面積の増大を抑えた不揮発性半導体記憶装置を提供する。
本発明の一実施態様の不揮発性半導体記憶装置は、複数のメモリセルを含む第1セルアレイが形成された第1導電型の第1のウェル領域と、複数のメモリセルを含む第2セルアレイが形成された第1導電型の第2のウェル領域と、前記第1、第2のウェル領域を含む第2導電型の第3のウェル領域と、前記第1セルアレイが含むメモリセルと前記第2セルアレイが含むメモリセルとに共通に接続されたビット線と、前記ビット線に接続されたカラムデコーダとを具備することを特徴とする。
本発明によれば、書き込み/消去におけるディスターブを抑制し、かつ面積の増大を抑えた不揮発性半導体記憶装置を提供できる。
以下、図面を参照して本発明の実施形態の不揮発性半導体記憶装置について説明する。ここでは、不揮発性半導体記憶装置として、NOR型フラッシュメモリを例に取る。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
[1]実施形態の全体構成
まず、本発明の実施形態に係る不揮発性半導体記憶装置の全体構成について説明する。
まず、本発明の実施形態に係る不揮発性半導体記憶装置の全体構成について説明する。
図1は、実施形態の不揮発性半導体記憶装置の全体構成を示すブロック図である。
図示するように、不揮発性半導体記憶装置は、メモリセルアレイ11、ローデコーダ12、カラムデコーダ13、センスアンプ14、電源スイッチ回路15、高電圧発生回路16、アドレスデコーダ17、出力バッファ18、ベリファイ回路19、コマンドデコーダ20、及びステートマシン(シーケンサ)21から構成されている。
アドレスデコーダ17は、アドレスADD及びチップイネーブル信号CEを受け取り、アドレスADDをデコードしてデコード信号をローデコーダ12、カラムデコーダ13に出力する。
ローデコーダ12は、デコード信号に基づいてメモリセルに接続されたワード線を選択する。カラムデコーダ13は、デコード信号に基づいてメモリセルに接続されたビット線を選択する。
メモリセルアレイ11は、アレイ状に配列された複数のメモリセルからなり、所定数のメモリセルが形成されたセルアレイ(ウェル領域)を複数備えている。
コマンドデコーダ20は、アドレスADD及びライトイネーブル信号WEを受け取り、これらをデコードしてコマンド信号をステートマシン21に出力する。ステートマシン21は、コマンド信号に基づいて記憶装置内の各部の動作を制御する。
高電圧発生回路16は、書き込み及び消去動作で使用する電圧を発生する。
センスアンプ14は、デコーダ12,13により選択されたメモリセルからデータを読み出す。出力バッファ18は、センスアンプ14により読み出されたデータを一時的に記憶し、外部に出力する。ベリファイ回路19は、センスアンプ14により読み出されたデータを検証し、検証結果をステートマシン21に出力する。
[2]NOR型フラッシュメモリの消去/書き込み動作
以下に、NOR型フラッシュメモリの消去動作、及び書き込み動作について説明する。
以下に、NOR型フラッシュメモリの消去動作、及び書き込み動作について説明する。
図2は、NOR型フラッシュメモリにおける消去動作を示すメモリセルの断面図であり、図3は、書き込み動作を示すメモリセルの断面図である。図4は、消去動作及び書き込み動作後のメモリセルのしきい値分布を示す図である。
まず、図2を参照して、NOR型フラッシュメモリのメモリセルアレイ11を構成するメモリセルの構造を簡単に説明しておく。
図2に示すように、半導体基板30にはNウェル領域31が形成され、Nウェル領域31上にはPウェル領域32が形成されている。Pウェル領域32の表面領域には、ソース領域(N+領域)33とドレイン領域(N+領域)34とが互いに離隔して配置されている。
ソース領域33とドレイン領域34との間のPウェル領域32上には、図示しないゲート絶縁膜を介して浮遊ゲート電極35が形成されている。浮遊ゲート電極35上には、図示しないゲート間絶縁膜を介して制御ゲート電極36が形成されている。メモリセルは、制御ゲート電極36と浮遊ゲート電極35を含むセルトランジスタ(不揮発性メモリセル)から構成されている。
以下に、図2を参照して消去動作の一例を説明する。
消去動作時には、図2に示すように、Pウェル領域32、及びNウェル領域31に10Vが印加される。ソース領域33には、10V(ソース電圧Vs)が印加される。制御ゲート電極36には、−7.5V(ゲート電圧Vg)が印加される。ドレイン領域34は、電圧が印加されずオープンとなる。これにより、浮遊ゲート電極35に蓄積されていた電子が、FN(Fowler-Nordheim)トンネル電流によりチャネル領域(Pウェル領域32)に抜け出る。
次に、図3を参照して書き込み動作の一例を説明する。
書き込み動作時には、図3に示すように、Pウェル領域32、及びNウェル領域31に0Vが印加される。ソース領域33には、0V(ソース電圧Vs)が印加される。制御ゲート電極36には、10V(ゲート電圧Vg)が印加される。ドレイン領域34には、5V(ドレイン電圧Vd)が印加される。これにより、チャネル領域から浮遊ゲート電極35へ電子が注入される。
消去動作の終了後、図4に示すように、メモリセルのしきい値は、過消去ベリファイ電圧(例えば、2V)と消去ベリファイ電圧(例えば、4V)との間の電圧となる。一方、書き込み動作後、メモリセルのしきい値は、書き込みベリファイ電圧以上の電圧となる。
[3]第1実施形態
次に、本発明の第1実施形態に係る不揮発性半導体記憶装置の構成と消去動作について説明する。
次に、本発明の第1実施形態に係る不揮発性半導体記憶装置の構成と消去動作について説明する。
[3−1]第1実施形態の構成
図5(a)及び図5(b)は、第1実施形態の不揮発性半導体記憶装置の構成を示す図である。ここでは、メモリセルアレイ11、カラムデコーダ13、及びセンスアンプ14を示し、その他の構成は省略する。また、メモリセルアレイ11として、複数のセルアレイを含む1つのNウェル領域を示す。
図5(a)及び図5(b)は、第1実施形態の不揮発性半導体記憶装置の構成を示す図である。ここでは、メモリセルアレイ11、カラムデコーダ13、及びセンスアンプ14を示し、その他の構成は省略する。また、メモリセルアレイ11として、複数のセルアレイを含む1つのNウェル領域を示す。
図5(a)に示すように、複数のメモリセルを有するセルアレイ(Pウェル領域)32がビット線方向に複数配列されている。セルアレイ32は、所定の小さな記憶容量、例えば4KBの記憶容量を持つ。セルアレイ32には、隣接するようにカラムデコーダ13が配置されている。さらに、カラムデコーダ13の近傍には、センスアンプ14が配置されている。
図5(b)に、図5(a)に示したセルアレイ32とカラムデコーダ13の回路図を示す。
Nウェル領域31は、複数のセルアレイ32とカラムデコーダ13を備える。
セルアレイ32の各々は、Pウェル領域32に形成された複数のメモリセルMCと、ワード線WLを備える。複数のメモリセルMCはワード線方向に沿って配列され、メモリセルの各々のゲートがワード線WLに接続されている。また、複数のセルアレイ32間では、ビット線方向に配列されたセルアレイ32内のそれぞれのメモリセルのドレインに、ビット線BLが接続されている。
また、カラムデコーダ13は、複数のセルアレイ32を有するNウェル領域31毎に設けられている。カラムデコーダ13は、複数の選択トランジスタSTと選択トランジスタSTのゲートに接続されたカラム選択線CLを備える。選択トランジスタSTのドレインにはそれぞれビット線BLが接続されている。選択トランジスタSTのゲートには、カラム選択線CLが接続されている。そして、カラム選択線CLにより、ビット線BLとセンスアンプ14との接続状態が制御される。
図5(b)に示したように、複数のセルアレイは複数の分割されたPウェル領域32に形成されている。すなわち、1つのセルアレイは1つのPウェル領域32に形成され、複数のセルアレイ(Pウェル領域)32は、1つのNウェル領域31に形成されている。
[3−2]第1実施形態の動作
第1実施形態の不揮発性半導体記憶装置における消去動作及び従来例に対して新たに発生するディスターブ対策について説明する。
第1実施形態の不揮発性半導体記憶装置における消去動作及び従来例に対して新たに発生するディスターブ対策について説明する。
図6は、第1実施形態の不揮発性半導体記憶装置における消去動作時のバイアス状態を示す断面図である。消去対象のメモリセルを含むPウェル領域32Aを選択Pウェル領域(選択セルアレイ)と記し、消去対象のメモリセルを含まないPウェル領域32Bを非選択Pウェル領域(非選択セルアレイ)と記す。
まず、選択Pウェル領域32Aと非選択Pウェル領域32Bで共有化されているNウェル領域31と、選択Pウェル領域32Aを、例えば10Vに充電する。このとき、選択Pウェル領域32Aと非選択Pウェル領域32Bとでビット線BLが共有化されているため、選択Pウェル領域32AのPNジャンクションを介して“10V−Vf”がビット線BLに印加される。ここで、Vfは、PNダイオードにおける順方向降下電圧を示す。
例えば、従来のように、非選択Pウェル領域の電圧が0Vであれば、非選択Pウェル領域32B内のドレイン領域34とPウェル領域32Bとの間の耐圧(ドレイン耐圧)が問題となるため、本実施形態では非選択Pウェル領域32Bを、例えば6Vに充電する。
前記ウェル領域の電位関係が、“非選択Pウェル領域32B>Nウェル領域31”になると、フォワードバイアスとなりラッチアップの懸念がある。このため、Nウェル領域31、選択Pウェル領域32A、及び非選択Pウェル領域32Bの充電タイミングは、常時、“非選択Pウェル領域32B≦Nウェル領域31”の電位関係にする必要がある。
図7に示すタイミングチャートを用いて、消去動作を詳述する。
まず、時刻0〜T1の期間で、選択Pウェル領域32A、Nウェル領域31、及び非選択Pウェル領域32Bを同時に充電し、選択Pウェル領域32A及びNウェル領域31を例えば、10V(=電圧VDDH)に、非選択Pウェル領域32Bを例えば、6V(=電圧VSWBS)にする。このとき、ソース線SLには、例えば10Vが印加される。なお、ここでは、選択Pウェル領域32A、Nウェル領域31、及び非選択Pウェル領域32Bを同時に充電したが、タイミングをずらして充電しても良い。また、図7に示すAにおいては、電圧VSWBSの上がり過ぎを防止するために放電パスが行われている。
前記ウェル領域の充電が完了した後、時刻T1〜T2において、消去対象のメモリセルの制御ゲート電極36に接続された選択ワード線を、例えば−7.5V(=電圧VBB)にする。これにより、選択ワード線に接続されたメモリセルを含む選択ページおいては、選択Pウェル領域32Aが10V、選択ワード線が−7.5Vになるため、17.5Vの電位差が生じる。これによって、浮遊ゲート電極35からチャネル領域に電子が抜けるFNトンネル電流が発生して、消去が行われる。
このとき、消去対象でないメモリセルの制御ゲート電極36に接続された非選択ワード線の電圧は、選択Pウェル領域32Aで発生する消去ディスターブ、および非選択Pウェル領域32Bで発生する消去ディスターブ/GIDL(Gate Induced Drain Leakage)によるしきい値変動を抑えるために、Pウェル領域32A,32Bとの電位差は小さいほうが好ましい。本実施形態では、ローデコーダの素子耐圧を10Vとした場合、例えば2.5V(=電圧VSW)を非選択ワード線に印加する。
これにより、非選択ワード線に接続されたメモリセルを含む非選択ページおいては、選択Pウェル領域32Aが10V、非選択ワード線が2.5Vになるため、7.5Vの電位差が生じる。しかし、この電位差では、浮遊ゲート電極35からチャネル領域に抜ける電子の数は少なく問題とはならない。
一方、非選択Pウェル領域32Bでは、非選択ワード線に接続されたメモリセルを含む非選択ページ(非選択セクタ)おいて、非選択Pウェル領域32Bが6V、非選択ワード線が2.5Vになるため、3.5Vの電位差が生じる。しかし、この電位差では、浮遊ゲート電極35からチャネル領域に抜ける電子の数は少なく問題とはならない。
消去が終了した後、時刻T2〜T3において、前記ウェル領域の電圧を放電する。充電時と同様の制約を守るため、すなわち“非選択Pウェル領域32B≦Nウェル領域31”の電位関係を守るため、選択Pウェル領域32A及びNウェル領域31(10V)と、非選択Pウェル領域32B(6V)と、非選択ワード線(2.5V)をトランジスタを介してショートさせる。すなわち、図7に示すBにおいて、非選択Pウェル領域32Bの電圧が上がると、非選択ワード線の電圧も上がってしまい、耐圧違反を起こすので、非選択Pウェル領域32Bの電圧が6Vより上がらないようにクランプしてショートさせる。
本実施形態では、5V(=電圧VDDR)がゲートに入力されるトランジスタを挿入することにより、カップリングノイズなどによる電位の逆転を抑制しつつ、ウェル領域32A,32B,31の電圧を0Vへ放電する。
以上により、複数のPウェル領域(複数のセルアレイ)間でビット線を共有化することにより発生する、ドレイン耐圧、消去ディスターブ、GIDLの問題を解決することができる。
図8は、前述した消去動作時に使用する電源回路の構成を示すブロック図である。
図示するように、電源回路は、正電圧チャージポンプ41、負電圧チャージポンプ42、オシレータ(OSC)43,44、レベル検知回路45,46、BGR(Band Gap Reference)回路47、レギュレータ48、デジタル/アナログコンバータ(D/AC)49から構成されている。
正電圧チャージポンプ41は、レベル検知回路45及びオシレータ43を用いて、Nウェル領域31及び選択Pウェル領域32Aを充電するための電圧VDDH(10V)を発生する。レギュレータ48は、電圧VDDHを調整して非選択Pウェル領域32Bを充電するための電圧VSWBSを出力する。
デジタル/アナログコンバータ49は、デジタルコードをアナログ電圧に変換する回路であり、電圧VDDHを用いて非選択ワード線に供給される電圧VSW(2.5V)を出力する。負電圧チャージポンプ42は、レベル検知回路46及びオシレータ44を用いて、選択ワード線に供給される電圧VBB(−7.5V)を発生する。
次に、消去動作において、選択Pウェル領域32A、非選択Pウェル領域32B、及びNウェル領域31に対して充放電を行う充放電スイッチ回路について説明する。
図9は、消去動作時におけるウェル領域の充放電スイッチ回路の回路図である。
図示するように、充放電スイッチ回路は、非選択Pウェル用電源回路51、非選択ワード線用電源回路52、及びショート回路53を備えている。
非選択Pウェル用電源回路51は、MOS電界効果トランジスタ(以下、MOSトランジスタ)TR1,TR2,…,TR7、抵抗R1から構成されている。非選択ワード線用電源回路52は、MOSトランジスタTR8から構成される。さらに、ショート回路53は、MOSトランジスタTR9,TR10,…,TR12から構成されている。
MOSトランジスタTR1、TR5、TR9の一端には、電圧VDDHがそれぞれ供給されている。MOSトランジスタTR5、TR2のゲートには、電圧VSWBSがそれぞれ供給されている。MOSトランジスタTR9、TR11のゲートには、電圧VDDRがそれぞれ供給されている。
MOSトランジスタTR7のゲートにはイレーズ信号ERAが入力され、MOSトランジスタTR8のゲートには、イレーズ信号ERAの反転信号であるイレーズ信号/ERAが入力されている。なお、“/”は反転信号であることを示す。
MOSトランジスタTR1、TR10、TR12のゲートにはショート信号SHOがそれぞれ入力され、MOSトランジスタTR4のゲートには、ショート信号SHOの反転信号であるショート信号/SHOが入力されている。
さらに、MOSトランジスタTR4、TR7の一端には、基準電圧、例えば接地電位Vssがそれぞれ供給されている。
図9に示した回路において、消去動作の充電時には、イレーズ信号ERA、/ERAが入力され、放電時にはショート信号SHO、/SHOが入力される。
第1実施形態では、メモリセルアレイの分割を、Pウェル領域32のみで行い、複数のPウェル領域32をNウェル領域31内に形成している。すなわち、複数のPウェル領域32でNウェル領域31を共有化している。これにより、小さい記憶容量単位で消去動作を行うことができ、消去時間を短縮することが可能である。さらに、小さい記憶容量単位で消去動作を行うことができるため、大きな記憶容量単位で行う場合に比べて、消去動作におけるディスターブを抑制することができる。
また、複数のセルアレイ内のそれぞれのメモリセルに共通のビット線を接続している。このように、ウェル領域で分離された複数のセルアレイ間でビット線を共通にすることにより、必要なカラムデコーダの個数を減らすことができる。これにより、チップサイズの増大を抑制できる。さらに、主ビット線と主ビット線に接続された副ビット線とを有する構造、すなわち2重ビット線構造が不要となるため、配線層の削減が可能である。
[4]第2実施形態
次に、第2実施形態の不揮発性半導体記憶装置について説明する。前記第1実施形態では、複数のセルアレイ間で共通のビット線を使用している。すなわち、ビット線を2重構造にする必要がなく、同一のビット線に複数のセルアレイが配置可能である。一方、このような構造では書き込み時のディスターブが悪化する。そこで、第2実施形態では、書き込み時のディスターブを抑制する手段として、書き込み動作時にドレイン領域に印加する電圧をステップアップ方式で高めていく手段を用いる。
次に、第2実施形態の不揮発性半導体記憶装置について説明する。前記第1実施形態では、複数のセルアレイ間で共通のビット線を使用している。すなわち、ビット線を2重構造にする必要がなく、同一のビット線に複数のセルアレイが配置可能である。一方、このような構造では書き込み時のディスターブが悪化する。そこで、第2実施形態では、書き込み時のディスターブを抑制する手段として、書き込み動作時にドレイン領域に印加する電圧をステップアップ方式で高めていく手段を用いる。
第2実施形態を説明する前に、第2実施形態の理解を容易にするために、比較例における書き込み動作について説明する。
図10は比較例としての不揮発性半導体記憶装置の構成を示す回路図であり、図11は書き込み前(初期状態)と書き込み後のメモリセルのしきい値分布を示す図である。
比較例における書き込み動作時の制御では、書き込み時間を短縮するために、書き込み特性の遅いメモリセルに着目し、書き込み特性の遅いメモリセルに合わせて、書き込み時に印加するゲート電圧Vg/ドレイン電圧Vd/書き込みパルスtPWを決定していた。
例として、1ビット線当たり、例えば512個のメモリセルが接続されているとする。このとき、Vg=10V、Vd=5V、tPW=1μSの書き込み条件により、図11に示すように、512個の全てのメモリセルが1回の書き込みで書き込み動作が終了するとしたとき、512個のメモリセルに対し100K回ずつ書き込みを行った場合、ドレイン領域のストレスは、ドレイン電圧Vd=5V、51Sで表すことができる。なおここで、100K回は、一般的に市場で要求される書き込み可能な回数である。
[4−1]第2実施形態の構成
図12は、第2実施形態の不揮発性半導体記憶装置の構成を示す回路図である。第2実施形態では、メモリセルアレイ11、カラムデコーダ13、及びセンスアンプ14の構成が第1実施形態と同様であるため、図12に示すように簡略化して示す。また、ここでも例として、1ビット線当たり、例えば512個のメモリセルが接続されているとする。
図12は、第2実施形態の不揮発性半導体記憶装置の構成を示す回路図である。第2実施形態では、メモリセルアレイ11、カラムデコーダ13、及びセンスアンプ14の構成が第1実施形態と同様であるため、図12に示すように簡略化して示す。また、ここでも例として、1ビット線当たり、例えば512個のメモリセルが接続されているとする。
[4−2]第2実施形態の動作
図13は、第2実施形態における書き込み動作を示すフローチャートである。図14は、書き込み前(初期状態)と書き込み後のメモリセルのしきい値分布を示す図である。
図13は、第2実施形態における書き込み動作を示すフローチャートである。図14は、書き込み前(初期状態)と書き込み後のメモリセルのしきい値分布を示す図である。
図13に示すように、書き込み時のディスターブを緩和するために、まず、メモリセルに対して低電圧のドレイン電圧Vd、例えば4V(第1の書き込み電圧)で書き込みを行う(ステップS1)。
その後、メモリセルに対して書き込みベリファイを行う(ステップS2)。このとき、書き込み特性が速いメモリセルは、書き込みベリファイ電圧PVと同じかまたは高いしきい値まで書き込まれるため、これらのメモリセルの書き込みは終了する。一方、書き込み特性が遅いメモリセルは、しきい値が書き込みベリファイ電圧PVより低くなるため、第1の書き込み電圧より高いドレイン電圧Vd、例えば5V(第2の書き込み電圧)で再度、書き込みを行う(ステップS3)。すなわち、ドレイン電圧Vd=4Vで書き込まれなかったメモリセルのみを、4Vより高い5Vで書き込みを行う。これにより、書き込み特性が遅いメモリセルのみを再度書き込む。
このときのドレイン領域のストレスを計算すると、“Vd=4V、51S”+“Vd=5V、25S”となる。
図15は、前述した書き込み動作時のドレイン領域のストレスによりしきい値変動が発生した場合の図である。
比較例におけるドレイン領域のストレスは、Vd=5V、51Sで、しきい値変動が約1.5Vである。これに対して、第2実施形態では、ドレイン領域のストレスが“Vd=4V、51S”+“Vd=5V、25S”で、しきい値変動が約1.3Vであり、しきい値変動が改善(低減)できる。このため、ディスターブによるしきい値変動を抑制することができる。さらに、メモリセルにおいて書き込み特性のばらつきが大きい場合は、さらに効果が増大する。
一方、メモリセルへの書き込み時間は約1.5倍に増加するが、外部電源の低電圧化によりワード線の昇圧(10V)に必要な時間が支配的であるため、書き込み動作の全体の時間に対する前記書き込み時間の増加分は小さく、さほど問題とはならない。
図16は、前述した書き込み動作時に使用する電源回路の構成を示すブロック図である。
図示するように、電源回路は、正電圧チャージポンプ61、負電圧チャージポンプ62、オシレータ(OSC)63,64、レベル検知回路65,66、BGR(Band Gap Reference)回路67、レギュレータ68、デジタル/アナログコンバータ(D/AC)69から構成されている。
正電圧チャージポンプ61は、レベル検知回路65及びオシレータ63を用いて電圧VDDH(10V)を発生する。レギュレータ68は、電圧VDDHを調整して、選択されたメモリセルのドレイン領域を充電するためのドレイン電圧Vd(4Vまたは5V)を出力する。
デジタル/アナログコンバータ69は、デジタルコードをアナログ電圧に変換する回路であり、電圧VDDHを用いて選択ワード線に供給されるゲート電圧Vg(10V)を出力する。負電圧チャージポンプ62は、レベル検知回路66及びオシレータ64を用いて電圧VBB(0V)を発生する。
第2実施形態では、メモリセルのドレイン領域に印加するドレイン電圧を徐々に高めながら、複数回書き込みを行うことにより、ドレイン領域のストレスを低減できるため、書き込み動作におけるディスターブを抑制することができる。さらに、第1実施形態と同様に、ウェル領域で分離された複数のセルアレイ間でビット線を共有することにより、必要なカラムデコーダの個数を減らすことができる。これにより、チップサイズの増大を抑制することが可能である。その他の効果は、前記第1実施形態と同様である。
[5]比較例
次に、前記実施形態の不揮発性半導体記憶装置と比較するために、比較例としての不揮発性半導体記憶装置について図17を用いて説明する。この説明において、前記実施形態と重複する部分の詳細な説明は省略する。
次に、前記実施形態の不揮発性半導体記憶装置と比較するために、比較例としての不揮発性半導体記憶装置について図17を用いて説明する。この説明において、前記実施形態と重複する部分の詳細な説明は省略する。
[5−1]比較例の構成
図17(a)及び図17(b)は、比較例の不揮発性半導体記憶装置の構成を示す図である。
図17(a)及び図17(b)は、比較例の不揮発性半導体記憶装置の構成を示す図である。
図17(a)に示すように、複数のメモリセルを有するセルアレイ101がビット線方向に複数配列されている。セルアレイ101は、4KBの記憶容量を持つ。1つのセルアレイ101には、隣接するように1つのカラムデコーダ102が配置されている。さらに、カラムデコーダ102の近傍には、センスアンプ103が配置されている。
図17(b)に、図17(a)に示したセルアレイ101とカラムデコーダ102の回路図を示す。セルアレイ101は、複数のメモリセルMC、ワード線WL、複数の副ビット線SBL、及び主ビット線MBLを有する。ワード線方向に配列されたメモリセルMCのゲートにはワード線WLが接続され、ビット線方向に配列されたメモリセルMCのドレインには、副ビット線SBLが接続されている。
カラムデコーダ102内で、副ビット線SBLは選択トランジスタSTを介して主ビット線MBLに接続されている。
比較例として示すフラッシュメモリでは、大容量化が要求される一方で、携帯機器向けに、書き換え時間の高速化、小容量単位の書き換え、書き換え回数の保障などの要求がある。これらを満足させようとした場合、メモリセルアレイの小分割化が必要である。しかし、メモリセルアレイを小分割化すると、チップサイズの増大が問題となる。
以上説明したように第1、第2実施形態では、書き込みまたは消去におけるディスターブによるしきい値変動を抑制し、かつ面積の増大を抑えた不揮発性半導体記憶装置を提供することができる。
なお、前述した実施形態では、不揮発性半導体記憶装置としてNOR型フラッシュメモリを例に取り説明したが、本発明はこれに限るわけではなく、その他の不揮発性半導体記憶装置にも適用可能である。
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
11…メモリセルアレイ、12…ローデコーダ、13…カラムデコーダ、14…センスアンプ、15…電源スイッチ回路、16…高電圧発生回路、17…アドレスデコーダ、18…出力バッファ、19…ベリファイ回路、20…コマンドデコーダ、21…ステートマシン(シーケンサ)、30…半導体基板、31…Nウェル領域、32…Pウェル領域、33…ソース領域(N+領域)、34…ドレイン領域(N+領域)、35…浮遊ゲート電極、36…制御ゲート電極、32A…選択Pウェル領域、32B…非選択Pウェル領域、41…正電圧チャージポンプ、42…負電圧チャージポンプ、43,44…オシレータ(OSC)、45,46…レベル検知回路、47…BGR回路、48…レギュレータ48、デジタル/アナログコンバータ(D/AC)49、51…非選択Pウェル用電源回路、52…非選択ワード線用電源回路、53…ショート回路、61…正電圧チャージポンプ、62…負電圧チャージポンプ、63,64…オシレータ(OSC)、65,66…レベル検知回路、67…BGR回路、68…レギュレータ、69…デジタル/アナログコンバータ(D/AC)。
Claims (6)
- 複数のメモリセルを含む第1セルアレイが形成された第1導電型の第1のウェル領域と、
複数のメモリセルを含む第2セルアレイが形成された第1導電型の第2のウェル領域と、
前記第1、第2のウェル領域を含む第2導電型の第3のウェル領域と、
前記第1セルアレイが含むメモリセルと前記第2セルアレイが含むメモリセルとに共通に接続されたビット線と、
前記ビット線に接続されたカラムデコーダと、
を具備することを特徴とする不揮発性半導体記憶装置。 - 消去動作において、前記第1セルアレイの消去対象メモリセルを消去するとき、前記第1のウェル及び前記第3のウェル領域を第1電圧とし、前記第2のウェル領域を前記第1電圧より低い第2電圧とし、
前記第1セルアレイ内の前記消去対象メモリセルのゲートに、前記第2電圧より低い第3電圧を印加し、前記消去対象メモリセル以外のメモリセルのゲートに、前記第2電圧より低く、前記第3電圧より高い第4電圧を印加することを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記第1のウェル及び前記第3のウェル領域を第1電圧とし、
前記第2のウェル領域を前記第1電圧より低い第2電圧とし、
前記第1セルアレイ内の消去動作の対象メモリセルのゲートに、前記第2電圧より低い第3電圧を印加し、
前記消去動作の対象メモリセル以外のメモリセルのゲートに、前記第2電圧より低く、前記第3電圧より高い第4電圧を印加することを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記消去動作において、
前記第1のウェル領域と前記第3のウェル領域を充電する第1昇圧回路と、
前記第2のウェル領域を充電する第2昇圧回路と、
をさらに具備することを特徴とする請求項1乃至3のいずれかに記載の不揮発性半導体記憶装置。 - 前記第1、第2のウェル領域はP型半導体領域であり、前記第3のウェル領域はN型半導体領域であり、
前記消去動作において、前記第3のウェル領域が持つ電圧は、前記第1、第2のウェル領域が持つ電圧以上に設定されていることを特徴とする請求項1乃至4のいずれかに記載の不揮発性半導体記憶装置。 - 書き込み動作時に、メモリセルのドレイン領域に印加するドレイン電圧を徐々に高めながら、複数回書き込みを行うことを特徴とする請求項1乃至5のいずれかに記載の不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010035028A JP2011171582A (ja) | 2010-02-19 | 2010-02-19 | 不揮発性半導体記憶装置 |
US12/882,232 US8331156B2 (en) | 2010-02-19 | 2010-09-15 | Nonvolatile semiconductor storage device with multiple well regions and a shared bit line |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010035028A JP2011171582A (ja) | 2010-02-19 | 2010-02-19 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011171582A true JP2011171582A (ja) | 2011-09-01 |
Family
ID=44476364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010035028A Abandoned JP2011171582A (ja) | 2010-02-19 | 2010-02-19 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8331156B2 (ja) |
JP (1) | JP2011171582A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8982632B2 (en) | 2012-05-09 | 2015-03-17 | Fujitsu Semiconductor Limited | Semiconductor memory device and method of driving semiconductor memory device |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140307504A1 (en) * | 2013-04-12 | 2014-10-16 | Winbond Electronics Corp. | Data storage device, and fabrication and control methods thereof |
US9400712B2 (en) * | 2014-01-22 | 2016-07-26 | Macronix International Co., Ltd. | Memory device and erasing method thereof |
JP6492202B1 (ja) * | 2018-03-05 | 2019-03-27 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置および消去方法 |
CN113470718A (zh) * | 2021-06-30 | 2021-10-01 | 芯天下技术股份有限公司 | 一种闪存结构、擦除方法、装置和电子设备 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001043691A (ja) | 1999-07-28 | 2001-02-16 | Hitachi Ltd | 不揮発性記憶回路およびマイクロコンピュータ |
JP4434405B2 (ja) * | 2000-01-27 | 2010-03-17 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
JP4357351B2 (ja) * | 2004-04-23 | 2009-11-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP4521243B2 (ja) * | 2004-09-30 | 2010-08-11 | 株式会社東芝 | 不揮発性半導体記憶装置及びそのデータ消去方法 |
US7817474B2 (en) * | 2006-06-01 | 2010-10-19 | Microchip Technology Incorporated | Method for programming and erasing an array of NMOS EEPROM cells that minimizes bit disturbances and voltage withstand requirements for the memory array and supporting circuits |
KR101245298B1 (ko) * | 2007-10-11 | 2013-03-19 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 |
US7894267B2 (en) * | 2007-10-30 | 2011-02-22 | Spansion Llc | Deterministic programming algorithm that provides tighter cell distributions with a reduced number of programming pulses |
-
2010
- 2010-02-19 JP JP2010035028A patent/JP2011171582A/ja not_active Abandoned
- 2010-09-15 US US12/882,232 patent/US8331156B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8982632B2 (en) | 2012-05-09 | 2015-03-17 | Fujitsu Semiconductor Limited | Semiconductor memory device and method of driving semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
US8331156B2 (en) | 2012-12-11 |
US20110205810A1 (en) | 2011-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10269409B2 (en) | Non-volatile semiconductor memory device and driving method for block selection by boosting thereof | |
US8331160B2 (en) | Memory device having improved programming operation | |
US8811093B2 (en) | Non-volatile memory device and a method of operating same | |
JP2019169233A (ja) | 相補的電圧源を使用した分割ゲートフラッシュメモリシステム | |
US9922715B2 (en) | Non-volatile split gate memory device and a method of operating same | |
US20090091973A1 (en) | Reducing effects of program disturb in a memory device | |
JP2006309890A (ja) | 不揮発性半導体記憶装置 | |
JP2009211744A (ja) | 半導体記憶装置 | |
JP2003059278A (ja) | 不揮発性半導体メモリ装置及びそのプログラム方法。 | |
JP2003242792A (ja) | 不揮発性半導体記憶装置 | |
JP2011171582A (ja) | 不揮発性半導体記憶装置 | |
JP2016514446A (ja) | フラッシュメモリ装置のハイブリッドチャージポンプ並びに調節手段及び方法 | |
US8665652B2 (en) | Method for erasing memory array | |
JP2012203947A (ja) | 不揮発性半導体記憶装置 | |
JP2009266351A (ja) | 半導体記憶装置、及びその制御方法 | |
TWI464739B (zh) | 記憶體陣列的抹除方法 | |
JP2013198308A (ja) | 電圧生成回路 | |
JP2009289367A (ja) | 不揮発性半導体記憶装置 | |
JP2018181400A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120302 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20120730 |