CN1967879A - 非挥发性存储器及其制造方法与操作方法 - Google Patents

非挥发性存储器及其制造方法与操作方法 Download PDF

Info

Publication number
CN1967879A
CN1967879A CNA2006101425540A CN200610142554A CN1967879A CN 1967879 A CN1967879 A CN 1967879A CN A2006101425540 A CNA2006101425540 A CN A2006101425540A CN 200610142554 A CN200610142554 A CN 200610142554A CN 1967879 A CN1967879 A CN 1967879A
Authority
CN
China
Prior art keywords
conductivity type
voltage
grid
volatility memorizer
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101425540A
Other languages
English (en)
Inventor
王世辰
陈信铭
卢俊宏
何明洲
沈士杰
徐清祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN1967879A publication Critical patent/CN1967879A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Abstract

一种非挥发性存储器设置于第一导电型基底上，其具有栅极、第二导电型漏极区、电荷储存层以及第二导电型第一淡掺杂区。栅极设置于第一导电型基底上。第二导电型漏极区设置于栅极的第一侧的第一导电型基底中。电荷储存层设置于栅极的第一侧的第一导电型基底上，且位于第二导电型漏极区与栅极之间。第二导电型第一淡掺杂区设置于栅极的第二侧的第一导电型基底中，其中第二侧与第一侧相对。

Description

非挥发性存储器及其制造方法与操作方法
技术领域
本发明涉及一种半导体元件，且特别是涉及一种非挥发性存储器及其制造方法与操作方法。
背景技术
非挥发性存储器中的可电抹除且可程序只读存储器(EEPROM)具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种存储元件。
目前，业界提出一种非挥发性存储器，采用氮化硅作为电荷储存层。这种氮化硅电荷储存层上下通常各有一层氧化硅，而形成一种具有硅-氧化硅/氮化硅/氧化硅-硅(SONOS)结构的存储单元。当施加电压于此元件的控制栅极与源极区/漏极区上以进行程序化时，沟道区中接近漏极区之处会产生热电子而注入电荷储存层中。由于注入电荷储存层之中的电子并不会均匀分布于整个电荷储存层之中，而是集中于电荷储存层的局部区域上，并在沟道方向上呈高斯分布，因此元件漏电流的现象较不易发生。
然而，在制作SONOS存储器时，在存储单元区的SONOS存储单元的栅极与逻辑电路区的晶体管的栅极通常是同一步骤中形成的。而且在形成栅极之后，紧接着将SONOS存储单元的氧化硅/氮化硅/氧化硅层以及将逻辑电路区的晶体管的栅氧化层图案化。然而，由于SONOS存储单元的氧化硅/氮化硅/氧化硅层与逻辑电路区的晶体管的栅氧化层的厚度与结构均有很大的差异，再加上随着元件的缩小化，栅氧化层的厚度是越来越薄。因此，要将SONOS存储单元的氧化硅/氮化硅/氧化硅层完全图案化，又要使逻辑电路区的基底表面不受到遭受过度蚀刻而产生凹陷是相当困难的。为了解决上述问题，将存储单元区的SONOS存储单元与逻辑电路区的晶体管分开制作，因而会增加工艺的复杂性。
发明内容
本发明的目的就是提供一种非挥发性存储器及其制造方法与操作方法，此种非挥发性存储器的结构简单，且工艺可以与一般的逻辑电路工艺兼容。
本发明提出一种非挥发性存储器，具有设置于第一导电型基底上的第一存储单元。第一存储单元具有栅极、第二导电型漏极区、电荷储存层以及第二导电型第一淡掺杂区。栅极设置于第一导电型基底上。第二导电型漏极区设置于栅极的第一侧的第一导电型基底中。电荷储存层设置于栅极的第一侧的第一导电型基底上，且位于第二导电型漏极区与栅极之间。第二导电型第一淡掺杂区设置于栅极的第二侧的第一导电型基底中，其中第二侧与第一侧相对。
依照本发明的优选实施例所述的非挥发性存储器，其中第一导电型为P型，则第二导电型为N型；第一导电型为N型，该第二导电型为P型。
依照本发明的优选实施例所述的非挥发性存储器，还包括第一介电层。第一介电层设置于栅极与第一导电型基底之间，其中第一介电层在第一侧具有第一厚度，在第二侧具有第二厚度，第一厚度大于第二厚度。
依照本发明的优选实施例所述的非挥发性存储器，还包括第二存储单元。此第二存储单元的结构与第一存储单元相同，且与第一存储单元成镜向配置，共享第二导电型第一淡掺杂区。
依照本发明的优选实施例所述的非挥发性存储器，还包括第二导电型源极区。第二导电型源极区设置于栅极的第二侧的第一导电型基底中，其中第二导电型第一淡掺杂区位于第二导电型源极区与栅极之间。
依照本发明的优选实施例所述的非挥发性存储器，还包括第一导电型淡掺杂区。第一导电型淡掺杂区设置于栅极的第一侧的第一导电型基底中，且位于第二导电型漏极区与栅极之间。
依照本发明的优选实施例所述的非挥发性存储器，还包括第二导电型第二淡掺杂区。第二导电型第二淡掺杂区设置于栅极的第一侧的第一导电型基底中，且位于第二导电型漏极区与栅极之间。
依照本发明的优选实施例所述的非挥发性存储器，还包括第二介电层。第二介电层设置于电荷储存层与第一导电型基底之间以及电荷储存层与栅极之间。
依照本发明的优选实施例所述的非挥发性存储器，其中电荷储存层的材料包括氮化硅。
本发明提出一种非挥发性存储器，具有多个存储单元、多条源极线、多条位线、多条字线。多个存储单元设置于第一导电型基底上，且排列成行/列阵列。各存储单元具有栅极、第二导电型漏极区、电荷储存层、第二导电型源极区、第二导电型第一淡掺杂区。栅极设置于第一导电型基底上。第二导电型漏极区设置于栅极的第一侧的第一导电型基底中。电荷储存层设置于栅极的第一侧的第一导电型基底上，且位于第二导电型漏极区与栅极之间。第二导电型源极区设置于栅极的第二侧的第一导电型基底中，第二侧与第一侧相对。第二导电型第一淡掺杂区设置于第二导电型源极区与栅极之间，其中在行的方向上，各存储单元会和与其相邻的存储单元共享第二导电型源极区或第二导电型漏极区。多条源极线在列方向上平行排列，连接同一列的第二导电型源极区。多条位线在行方向上平行排列，连接同一行的第二导电型漏极区。多条字线在列方向上平行排列连接同一列的存储单元的栅极。
依照本发明的优选实施例所述的非挥发性存储器，其中第一导电型为P型，则第二导电型为N型；第一导电型为N型，则第二导电型为P型。
依照本发明的优选实施例所述的非挥发性存储器，还包括第一介电层。第一介电层设置于栅极与第一导电型基底之间，其中第一介电层在第一侧具有第一厚度，在第二侧具有第二厚度，第一厚度大于第二厚度。
依照本发明的优选实施例所述的非挥发性存储器，还包括第一导电型淡掺杂区。第一导电型淡掺杂区设置于栅极的第一侧的第一导电型基底中，且位于第二导电型漏极区与栅极之间。
依照本发明的优选实施例所述的非挥发性存储器，还包括第二导电型第二淡掺杂区。第二导电型第二淡掺杂区设置于栅极的第一侧的第一导电型基底中，且位于第二导电型漏极区与栅极之间。
依照本发明的优选实施例所述的非挥发性存储器，还包括第二介电层，第二介电层设置于电荷储存层与第一导电型基底之间以及电荷储存层与栅极之间。
依照本发明的优选实施例所述的非挥发性存储器，其中该电荷储存层的材料包括氮化硅。
本发明提出一种非挥发性存储器，具有多个存储单元、多条位线与多条字线。多个存储单元设置于第一导电型基底上，且排列成行/列阵列。各存储单元具有栅极、第二导电型漏极区、电荷储存层、第二导电型源极区、第二导电型第一淡掺杂区。栅极设置于第一导电型基底上。第二导电型漏极区设置于栅极的第一侧的第一导电型基底中。电荷储存层设置于栅极的第一侧的第一导电型基底上，且位于第二导电型漏极区与栅极之间。第二导电型源极区设置于栅极的第二侧的第一导电型基底中，第二侧与第一侧相对。第二导电型第一淡掺杂区设置于第二导电型源极区与栅极之间，其中在行的方向上，各存储单元串联连接在一起。多条位线在列方向上平行排列，连接同一列的第二导电型漏极区及第二导电型源极区。多条字线在行方向上平行排列，连接同一行的存储单元的栅极。
依照本发明的优选实施例所述的非挥发性存储器，其中第一导电型为P型，则第二导电型为N型；第一导电型为N型，则第二导电型为P型。
依照本发明的优选实施例所述的非挥发性存储器，还包括第一介电层。第一介电层设置于栅极与第一导电型基底之间，其中第一介电层在第一侧具有第一厚度，在第二侧具有第二厚度，第一厚度大于第二厚度。
依照本发明的优选实施例所述的非挥发性存储器，还包括第一导电型淡掺杂区。第一导电型淡掺杂区设置于该
栅极的第一侧的第一导电型基底中，且位于第二导电型漏极区与栅极之间。
依照本发明的优选实施例所述的非挥发性存储器，还包括第二导电型第二淡掺杂区。第二导电型第二淡掺杂区设置于栅极的第一侧的第一导电型基底中，且位于第二导电型漏极区与栅极之间。
依照本发明的优选实施例所述的非挥发性存储器，还包括第二介电层。第二介电层设置于电荷储存层与第一导电型基底之间以及电荷储存层与栅极之间。
依照本发明的优选实施例所述的非挥发性存储器，其中电荷储存层的材料包括氮化硅。
本发明提出一种非挥发性存储器的制造方法，包括下列步骤。首先，提供第一导电型基底，并于第一导电型基底上形成栅极。于栅极的第一侧的基底中形成第二导电型第一淡掺杂区后，于栅极的侧壁形成电荷储存层。接着，于栅极的第一侧的基底中形成第二导电型源极区，并于栅极的第二侧的基底中形成第二导电型漏极区，其中第二导电型第一淡掺杂区形成于第二导电型源极区与栅极之间的第一导电型基底中。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，其中第一导电型为P型，则第二导电型为N型；第一导电型为N型，则第二导电型为P型。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，其中于第一导电型基底上形成栅极的步骤前，还包括于第一导电型基底上形成第一介电层。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，其中第一介电层在第一侧具有第一厚度，在第二侧具有第二厚度，第二厚度大于第一厚度。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，其中于第一导电型基底上形成栅极的步骤后，还包括于第一导电型基底上形成第二介电层。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，其中于栅极的第一侧的第一导电型基底中形成第二导电型第一淡掺杂区的步骤如下。首先，于基底上形成图案化光致抗蚀剂层，此图案化光致抗蚀剂层暴露栅极的第一侧的第一导电型基底。接着，进行离子注入工艺，形成第二导电型第一淡掺杂区。之后，移除图案化光致抗蚀剂层。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，还包括于栅极的第二侧的基底中形成第一导电型淡掺杂区，第一导电型淡掺杂区位于第二导电型漏极区与栅极之间。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，其中于栅极的第一侧的第一导电型基底中形成第二导电型第一淡掺杂区及于栅极的第二侧的基底中形成第一导电型淡掺杂区的步骤如下。于基底上形成第一图案化光致抗蚀剂层，此第一图案化光致抗蚀剂层暴露栅极的第一侧的第一导电型基底。进行第一离子注入工艺，形成第二导电型第一淡掺杂区。接着，移除第一图案化光致抗蚀剂层后，于基底上形成第二图案化光致抗蚀剂层，此第二图案化光致抗蚀剂层暴露栅极的第二侧的第一导电型基底。然后，进行第二离子注入工艺，形成第一导电型淡掺杂区。之后，移除该第二图案化光致抗蚀剂层。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，还包括于栅极的第二侧的基底中形成第二导电型第二淡掺杂区，第二导电型第二淡掺杂区位于第二导电型漏极区与栅极之间。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，其中于栅极的第一侧及第二侧的第一导电型基底中形成第二导电型第一淡掺杂区、第二导电型第二淡掺杂区及于栅极的第二侧的第一导电型基底中形成第一导电型淡掺杂区的步骤如下。首先，进行第一离子注入工艺，形成第二导电型第一淡掺杂区与第二导电型第二淡掺杂区。于第一导电型基底上形成图案化光致抗蚀剂层，此图案化光致抗蚀剂层暴露栅极的第二侧的第一导电型基底。进行第二离子注入工艺，形成第一导电型淡掺杂区后，移除图案化光致抗蚀剂层。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，其中于栅极的侧壁形成电荷储存层的步骤如下。于第一导电型基底上形成电荷储存材料层后，进行各向异性蚀刻工艺，移除部分电荷储存材料层。
本发明提供一种非挥发性存储器的操作方法，适用于设置于第一导电型基底的存储单元，此存储单元包括栅极，设置于该第一导电型基底上；第二导电型漏极区与第二导电型源极区，设置于栅极的两侧的第一导电型基底中；电荷储存层，设置于栅极与第二导电型漏极区之间的第一导电型基底上；以及第二导电型第一淡掺杂区，设置于栅极与第二导电型源极区之间的第一导电型基底中，在正常偏压操作下，使存储单元具有最大导通电流时的电压为第一电压，此方法包括利用沟道热电子注入模式、价带-导带间穿隧机制引发热空穴注入模式、漏极崩溃引发热空穴注入模式、沟道热载子引发二次载子注入模式及的其中之一，使电子或空穴进入电荷储存层或从电荷陷入层排出。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，其中第一导电型为P型，第二导电型为N型。
由此以下所注记的电压条件应以该施作工艺参数为准。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，以沟道热电子注入模式使电子进入电荷储存层时，于栅极施加第二电压，于第二导电型漏极区施加第三电压，使第二导电型源极区与第一导电型基底接地，第二电压为大于第一电压，第三电压为1.5～3倍的第一电压。
第二电压为3～7伏特，第三电压为3～7伏特。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，以价带-导带间穿隧机制引发热空穴注入模式使空穴进入电荷储存层时，于栅极施加第四电压，于第二导电型漏极区施加第五电压，使第二导电型源极区为浮置，第一导电型基底为接地，第四电压为小于0伏特，第五电压为1.5～3倍的第一电压。第四电压为-3～-7伏特，第五电压为3～7伏特。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，以漏极崩溃引发热空穴注入模式使空穴进入该电荷储存层时，于该栅极施加第六电压，于第二导电型漏极区施加第七电压，于第二导电型源极区及第一导电型基底施加0伏特的电压，第六电压为大于存储单元的启始电压、且小于第一电压，第七电压为1.5～3倍的第一电压。第六电压为0.4～2伏特，第七电压为3～7伏特。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，以通道热载子引发二次载子注入机制引发热电子注入模式使电子进入电荷储存层时，于栅极施加第十七电压，于第二导电型漏极区施加第十八电压，于第二导电型源极区施加第十九电压，于第一导电型基底施加第二十电压。第十七电压大于第一电压，第十八电压为1.5～3倍的第一电压，第十九电压介于0伏特与第一电压之间，第二十电压为小于0伏特。第十七电压为3～7伏特，第十八电压为3～7伏特，第十九电压为0～2伏特，第二十电压为0～-2伏特。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，其中第一导电型为N型，第二导电型为P型。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，以沟道热电子注入模式使电子进入电荷储存层时，于栅极施加第八电压，于第二导电型漏极区施加第九电压，于第二导电型源极区及第一导电型基底施加0伏特的电压，第八电压为小于或等于存储单元的启始电压，第九电压为负的1.5～3倍的第一电压。第八电压为-3～-7伏特，第九电压为-3～-7伏特。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，以价带-导带间穿隧机制引发热电子注入模式使电子进入电荷储存层时，于栅极施加第十电压，于第二导电型漏极区施加第十一电压，使第二导电型源极区浮置及于第一导电型基底施加0伏特的电压，第十电压为大于0伏特，第十一电压为负的1.5～3倍的第一电压。第十电压为3～7伏特，第十一电压为-3～-7伏特。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，还包括读取存储单元时，于栅极施加第十二电压，于第二导电型漏极区施加第十三电压，于第二导电型源极区施加第十四电压，第十二电压等于第一电压。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，第十二电压为2.5伏特，第十三电压为1伏特，第十四电压为0伏特。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，第十二电压也可为2.5伏特，第十三电压也可为0伏特或0.5伏特，第十四电压也可为1伏特或1.5伏特。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，还包括以高能量射线抹除存储单元中已储存的电荷。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，高能量射线包括紫外线。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，还包括以FN穿遂效应抹除存储单元中已储存的电荷。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，以FN穿遂效应抹除存储单元时，于栅极施加第十五电压，于第二导电型漏极区施加第十六电压，使第二导电型源极区及第一导电型基底浮置，第十五电压与十六电压的电压差可引发FN穿遂效应。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，其中第十五电压为-6～-10伏特，第十六电压为3～7伏特。
依照本发明的优选实施例所述的非挥发性存储器的操作方法，其中第十五电压为6～10伏特，第十六电压为-3～-7伏特。
本发明的非挥发性存储器，由于存储单元的电荷储存层是设置在栅极结构的侧壁，与传统SONOS存储器的氧化硅/氮化硅/氧化硅(ONO)层设置于栅极下方，大不相同。此结构可以大幅地缩小元件尺寸。
而且，由于本发明的非挥发性存储单元的制造方法能与一般互补式金氧半导体晶体管的工艺整合，无须多道光掩模的光刻蚀刻工艺，能够缩短元件制作所需要的时间。
此外，由于本发明的存储单元在源极侧设置导电型态与源极区相同的淡掺杂区，在漏极侧则不设置淡掺杂区或者使漏极侧的基底成中性，甚至于漏极侧设置导电型态与漏极区相反的淡掺杂区。因此，在读取存储单元时，不论顺向读取或反向读取，所得到的导通电流较小，而可以得到优选的元件效能。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1A为绘示本发明的非挥发性存储单元的优选实施例的结构剖面图。
图1B为绘示本发明的非挥发性存储单元的优选实施例的结构剖面图。
图1C为绘示本发明的非挥发性存储单元的优选实施例的结构剖面图。
图1D为绘示本发明的非挥发性存储单元的优选实施例的结构剖面图。
图1E为绘示本发明的非挥发性存储单元的优选实施例的结构剖面图。
图1F为绘示本发明的非挥发性存储单元的优选实施例的结构剖面图。
图2A为绘示由本发明的非挥发性存储单元所构成的存储单元阵列的实施例的电路简图。
图2B为绘示对应图2A中的第一行存储单元的结构剖面图。
图3A为绘示由本发明的非挥发性存储单元所构成的存储单元阵列的实施例的电路简图。
图3B为绘示对应图3A中的第一行存储单元的结构剖面图。
图4A至图4E所绘示为本发明的非挥发性存储器的优选实施例的制造流程剖面图。
图5A至图5B所绘示为本发明的非挥发性存储器的优选实施例的制造流程剖面图。
图6A至图6C所绘示为本发明的非挥发性存储器的优选实施例的制造流程剖面图。
图7A至图7D所绘示为本发明的非挥发性存储器的优选实施例的制造流程剖面图。
图8A至图8C与8I所绘示为N型非挥发性存储器的操作示意图。
图8D至图8E所绘示为P型非挥发性存储器的操作示意图。
图8F所绘示为对本发明的非挥发性存储器进行顺向读取操作的示意图。
图8G所绘示为对本发明的非挥发性存储器进行反向读取操作的示意图。
图8H所绘示为对本发明的非挥发性存储器进行抹除操作的示意图。
图8I所绘示为N型非挥发性存储器的操作示意图。
简单符号说明
101a、101b、101c、101d、Q11～Q46：存储单元
101e、101f：记忆单元
100、200：第一导电型基底
102、102a、202a：栅介电层
104、204a：栅极
106：介电层
108a、108b：电荷储存层
110、218a：第二导电型源极区
112、218b：第二导电型漏极区
114、114a、114b、212、212a、212b：第二导电型淡掺杂区
116、224、230：第一导电型淡掺杂区
201a、201b、202、206：介电层
204：导体层
208、226：图案化光致抗蚀剂层
210、216、220、222、224、225、228：掺杂物注入步骤
214：电荷储存层
BL1～BL7：位线
d1、d2：厚度
D1～D3：漏极区
S1～S4：源极区
S/D：掺杂区
SL1～SL4：源极线     WL1～WL6：字线
具体实施方式
图1A为绘示本发明的非挥发性存储单元的优选实施例的结构剖面图。
请参照图1A，本发明的存储单元101a例如是设置在第一导电型基底100上。第一导电型基底100例如是硅基底。存储单元例如是由栅介电层102、栅极104、介电层106、电荷储存层108a与电荷储存层108b以及第二导电型源极区110、第二导电型漏极区112与第二导电型淡掺杂区114所构成。
栅极104例如设置于第一导电型基底100上。栅极104的材料例如是掺杂多晶硅。
栅介电层102例如是设置于栅极104与第一导电型基底100之间。栅介电层102的材料例如是氧化硅。
第二导电型源极区110与第二导电型漏极区112例如设置于栅极104两侧的第一导电型基底100中。
电荷储存层108a与电荷储存层108b例如设置于栅极104的侧壁，其中电荷储存层108a设置于第二导电型漏极区112与栅极104之间的基底上，电荷储存层108b设置于第二导电型源极区112与栅极104之间的基底上。在本实施例中，只有电荷储存层108a用于储存电荷，而电荷储存层108b则不会储存电荷，可视作为绝缘间隙壁。电荷储存层108a与电荷储存层108b的材料例如是氮化硅。当然，电荷储存层108a与电荷储存层108b的材料并不限于氮化硅，也可以是其它能够使电荷陷入于其中的材料，例如氮氧化硅、氧化钽、钛酸锶或氧化铪等。
第二导电型淡掺杂区114例如是设置于栅极104与第二导电型源极区110之间的第一导电型基底100中，亦即位于电荷储存层108b下方。
在上述实施例中，若第一导电型为P型，第二导电型为N型，则存储单元为N型沟道存储单元；若第一导电型为N型，第二导电型为P型，则存储单元为P型沟道存储单元。
在本发明的存储单元中，由于在第二导电型漏极区112侧未形成第二导电型淡掺杂区，因此电荷储存层108a可以用于储存电荷。在第二导电型源极区110侧形成第二导电型淡掺杂区114，则电荷储存层108b无法用于储存电荷。而且，本发明的存储单元的结构简单，其制作方法可以与一般的互补式金氧半导体工艺整合在一起。
图1B为绘示本发明的非挥发性存储单元的另一优选实施例的结构剖面图。在图1B中，构件与图1A相同者给予相同的标号，并省略其说明。在此只针对其不同点作说明。
请参照图1B，存储单元101b包括在第二导电型漏极区112侧设置的第一导电型淡掺杂区116。第一导电型淡掺杂区116例如设置于栅极104与第二导电型漏极区112之间的第一导电型基底100中，亦即位于电荷储存层108a下方。
在图1B所示的存储单元101b中，由于在漏极侧设置导电型态与源极/漏极区相反的淡掺杂区，因此有助于载子注入电荷储存层108a。
图1C为绘示本发明的非挥发性存储单元的另一优选实施例的结构剖面图。在图1C中，构件与图1A相同者给予相同的标号，并省略其说明。在此只针对其不同点作说明。
请参照图1C，存储单元101c包括在第二导电型漏极区112侧设置的第二导电型淡掺杂区114a与第一导电型淡掺杂区116。第一导电型淡掺杂区116例如是设置于栅极104与第二导电型漏极区112之间的第一导电型基底100中，亦即位于电荷储存层108a下方。第二导电型淡掺杂区114a例如设置于栅极104与第二导电型漏极区112之间的第一导电型基底100中，亦即位于电荷储存层108a下方。
在图1C所示的存储单元101c中，由于在漏极侧设置有导电型态彼此相反的第二导电型淡掺杂区114a与第一导电型淡掺杂区116，因此可以使电荷储存层108a下方的基底100维持在第一导电型态，而有助于载子注入电荷储存层108a。
图1D为绘示本发明的非挥发性存储单元的另一优选实施例的结构剖面图。在图1D中，构件与图1A相同者给予相同的标号，并省略其说明。在此只针对其不同点作说明。
请参照图1D，在栅极104与第一导电型基底100之间的栅介电层102a在靠近第二导电型漏极区112附近的厚度与靠近第二导电型源极区110附近的厚度不同。举例来说，栅介电层102a在靠近第二导电型漏极区112附近的厚度为d1；栅介电层102a在靠近第二导电型漏极区112附近的厚度为d2。且厚度d2大于厚度d1。
在图1D所示的存储单元101d中，由于栅介电层102a在靠近第二导电型漏极区112附近较厚，可以耐较高的电压。因此可以降低在对漏极施加高电压时所造成的栅介电层受到损害的问题。
图1E为绘示本发明的非挥发性存储单元的另一优选实施例的结构剖面图。在图1E中，构件与图1A相同者给予相同的标号，并省略其说明。在此只针对其不同点作说明。
如图1E所示，记忆单元101e例如由两个成镜向配置的存储单元101a所构成。亦即，两个相邻的存储单元101a共享一个第二导电型源极区110。
由于两个存储单元共享一个第二导电型源极区110，因此可以增加元件集成度。当然，在图1E中所示为由两个存储单元101a所构成的记忆单元101e，当然也可以由两个图1B至图1D所绘示存储单元101b～存储单元101d成镜向配置而构成记忆单元101e。
图1F为绘示本发明的非挥发性存储单元的另一优选实施例的结构剖面图。在图1F中，构件与图1E相同者给予相同的标号，并省略其说明。在此只针对其不同点作说明。
如图1F所示，记忆单元101f例如由两个成镜向配置的存储单元101a所构成。但是两个存储单元101a非常靠近，而没有设置第二导电型源极区110，但是会共享一个第二导电型淡掺杂区114。由于两个存储单元101a之间未形成第二导电型源极区110，因此还可以增加元件集成度。
由于本发明的非挥发性存储单元的电荷储存层设置在栅极结构的侧壁，与传统SONOS存储器的氧化硅/氮化硅/氧化硅(ONO)层设置于栅极下方，大不相同。此结构可以大幅地缩小元件尺寸，且其工艺简单，无须多道光掩模的光刻蚀刻工艺，并能与一般互补式金氧半导体晶体管的工艺整合，能够缩短元件制作所需要的时间。而且，在上述图1A至图1F的非挥发性存储单元中，第二导电型漏极区112不必为与栅极自我对准的结构。
图2A为绘示由本发明的非挥发性存储单元所构成的存储单元阵列的实施例的电路简图。图2B为绘示对应图2A中的第一行存储单元的结构剖面图。
如图2A及图2B所示，存储单元阵列例如由存储单元Q11～Q46、多条源极线SL1～SL4、多条位线BL1～BL4与多条字线WL1～WL6构成。存储单元Q11～Q46的结构如前述图1A～图1D所示。在图2B中，以图1A所示的存储单元为例作说明。
存储单元Q11～Q46排列成行/列阵列。在X方向(行方向)上，存储单元Q11～Q16例如是成镜向配置。相邻的两个存储单元Q11～Q16会共享一个源极区S或漏极区D。举例来说，存储单元Q11与Q12共享漏极区D1；存储单元Q13与Q14共享漏极区D2；存储单元Q15与Q16共享漏极区D3。存储单元Q12与Q13共享源极区S2；存储单元Q14与Q15共享源极区S3。
多条源极线SL1～SL4在Y方向(列方向)上平行排列，并连接同一列的存储单元的源极区。举例来说，源极线SL1连接存储单元Q11～存储单元Q41的源极区；源极线SL2连接存储单元Q12～存储单元Q41、存储单元Q13～存储单元Q43的源极区；...；依此类推，源极线SL4连接存储单元Q16～存储单元Q46的源极区。
多条位线BL1～BL4在X方向(行方向)上平行排列，连接同一行的存储单元的漏极区。举例来说，位线BL1连接存储单元Q11～存储单元Q16的漏极区；位线BL2连接存储单元Q21～存储单元Q26的漏极区；...；依此类推，位线BL4连接存储单元Q41～存储单元Q46的漏极区。
多条字线WL1～WL6在列方向上平行排列，并连接同一列的存储单元的栅极。举例来说，字线WL1连接存储单元Q11～存储单元Q41的栅极；字线WL2连接存储单元Q12～存储单元Q42的栅极；...；依此类推，字线WL6连接存储单元Q16～存储单元Q46的栅极。
图3A为绘示由本发明的非挥发性存储单元所构成的存储单元阵列的另一实施例的电路简图。图3B为绘示对应图3A中的第一行存储单元的结构剖面图。
如图3A及图3B所示，存储单元阵列例如是由存储单元Q11～Q46、多条位线BL1～BL7与多条字线WL1～WL6。存储单元Q11～Q46的结构如前述图1A～图1D所示。在图3B中，以图1A所示的存储单元为例作说明。
存储单元Q11～Q46排列成行/列阵列。在X方向(行方向)上，存储单元Q11～Q16例如是串联连接在一起；存储单元Q21～Q26例如是串联连接在一起；...；依此类推，存储单元Q41～Q46例如是串联连接在一起。在此，所谓的串联连接是指存储单元的源极区会与前一个相邻存储单元的漏极区连接在一起，而此存储单元的漏极区会与后一个存储单元的源极区连接在一起。亦即，在行的方向上，相邻两个存储单元会共享一个掺杂区S/D，此掺杂区S/D作为一个存储单元的源极区，且作为另一个存储单元的漏极区。
多条位线BL1～BL7在Y方向(列方向)上平行排列，连接同一列的掺杂区S/D。举例来说，位线BL1连接存储单元Q11～存储单元Q41的一侧掺杂区S/D；位线BL2连接存储单元Q12～存储单元Q42与存储单元Q13～存储单元Q42之间的掺杂区S/D；...；依此类推，位线BL6连接存储单元Q15～存储单元Q45与存储单元Q16～存储单元Q46之间的掺杂区S/D；位线BL7连接存储单元Q16～存储单元Q46另一侧的掺杂区S/D。
多条字线WL1～WL6在行方向上平行排列，并连接同一行的存储单元的栅极。举例来说，字线WL1连接存储单元Q11～存储单元Q16的栅极；字线WL2连接存储单元Q21～存储单元Q26的栅极；...；依此类推，字线WL4连接存储单元Q41～存储单元Q46的栅极。
在本发明的存储单元阵列中，由于存储单元Q11～Q46的电荷储存层设置在栅极的侧壁，此结构可以大幅地缩小元件尺寸，且其工艺简单，无须多道光掩模的光刻蚀刻工艺，并能与一般互补式金氧半导体晶体管的工艺整合，能够缩短元件制作所需要的时间。
接着，说明本发明的非挥发性存储器的制造方法。图4A至图4E所绘示为本发明的非挥发性存储器的优选实施例的制造流程剖面图。
请参照图4A，首先，先提供第一导电型的基底200，并于基底200上形成一层介电层202与一层导体层204。第一导电型基底200例如是硅基底。介电层202的材料例如是氧化硅，其形成方法例如是热氧化法。导体层204的材料例如是掺杂多晶硅，其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅之后，进行离子注入步骤来形成，或者也可以采用临场注入掺杂物的方式以化学气相沉积法来形成。
请参照图4B，图案化导体层204与介电层202，以形成栅极204a与栅介电层202a。图案化导体层204与介电层202的方法例如是光刻蚀刻技术。然后，于基底200上形成介电层206。介电层206的材料例如是氧化硅，其形成方法例如是热氧化法或化学气相沉积法。
请参照图4C，于基底200上形成一层图案化光致抗蚀剂层208，此图案化光致抗蚀剂层208暴露栅极204a的一侧的基底200。图案化光致抗蚀剂层208例如是利用光刻技术形成的。然后，以图案化光致抗蚀剂层208为掩模，进行掺杂物注入步骤210，而于基底200中形成第二导电型淡掺杂区212。掺杂物注入步骤210例如是采用离子注入法将掺杂物注入基底200中。
请参照图4D，移除图案化光致抗蚀剂层208后，于栅极204侧壁形成电荷储存层214。电荷储存层214的材料例如是氮化硅、氮氧化硅、氧化钽、钛酸锶或氧化铪等。电荷储存层214的形成方法例如是先以化学气相沉积法形成一层电荷储存材料层后，利用各向异性蚀刻移除部分电荷储存材料层而形成。
请参照图4E，然后，以具有电荷储存层214的栅极204a为掩模，进行掺杂物注入步骤216，而于基底200中形成第二导电型源极区218a与第二导电型漏极区218b。掺杂物注入步骤216例如是采用离子注入法将掺杂物注入基底200中。
图5A至图5B所绘示为本发明的非挥发性存储器的另一优选实施例的制造流程剖面图。在图5A至图5B构件与图4A至图4E相同者，给予相同的标号，并省略其说明。
请参照图5A，图5A的步骤是接续于图4C，于基底200中形成第二导电型淡掺杂区212后，移除图案化光致抗蚀剂层208。接着，于基底200上形成另一层图案化光致抗蚀剂层220，此图案化光致抗蚀剂层220暴露栅极204a的另一侧(与第二导电型淡掺杂区212相对的那一侧)的基底200。图案化光致抗蚀剂层220例如利用光刻技术形成。然后，以图案化光致抗蚀剂层220为掩模，进行掺杂物注入步骤222，而于基底200中形成第一导电型淡掺杂区224。掺杂物注入步骤222例如采用离子注入法将掺杂物注入基底200中。
请参照图5B，移除图案化光致抗蚀剂层220后，于栅极204侧壁形成电荷储存层214。然后，以具有电荷储存层214的栅极204a为掩模，进行掺杂物注入步骤216，而于基底200中形成第二导电型源极区218a与第二导电型漏极区218b。
图6A至图6C所绘示为本发明的非挥发性存储器的另一优选实施例的制造流程剖面图。在图6A至图6C构件与图4A至图4E相同者，给予相同的标号，并省略其说明。
请参照图6A，图6A的步骤是接续于图4B，于基底200上形成栅极204a、栅介电层202a及介电层206后，以栅极204a为掩模，进行掺杂物注入步骤225，而于栅极204a两侧的基底200中形成第二导电型淡掺杂区212a及212b。掺杂物注入步骤225例如是采用离子注入法将掺杂物注入基底200中。
请参照图6B，于基底200上形成一层图案化光致抗蚀剂层226，此图案化光致抗蚀剂层226暴露栅极204a的一侧的基底200。图案化光致抗蚀剂层226例如利用光刻技术形成。然后，以图案化光致抗蚀剂层226为掩模，进行掺杂物注入步骤228，而于基底200中形成第一导电型淡掺杂区230。掺杂物注入步骤228例如是采用离子注入法将掺杂物注入基底200中。
请参照图6C，移除图案化光致抗蚀剂层226后，于栅极204侧壁形成电荷储存层214。然后，以具有电荷储存层214的栅极204a为掩模，进行掺杂物注入步骤216，而于基底200中形成第二导电型源极区218a与第二导电型漏极区218b。
图7A至图7D所绘示为本发明的非挥发性存储器的优选实施例的制造流程剖面图。在图7A至图7D构件与图4A至图4E相同者，给予相同的标号，并省略其说明。
请参照图7A，首先，先提供第一导电型的基底200，并于基底200上形成一层介电层202与一层导体层204。第一导电型基底200例如是硅基底。介电层202例如由介电层201a与介电层201b所构成。因此，介电层202具有两种不同的厚度。介电层202的材料例如是氧化硅。介电层202的形成方法例如是先于基底200上形成一层介电层，然后图案化此介电层以形成介电层201a，之后再于基底200上形成介电层201b。导体层204的材料例如是掺杂多晶硅，其形成方法例如利用化学气相沉积法形成一层未掺杂多晶硅之后，进行离子注入步骤而形成，或者也可以采用临场注入掺杂物的方式以化学气相沉积法而形成。
请参照图7B，图案化导体层204与介电层202，以形成栅极204a与门介电层202a。图案化导体层204与介电层202的方法例如是光刻蚀刻技术。然后，于基底200上形成介电层206。介电层206的材料例如是氧化硅，其形成方法例如是热氧化法或化学气相沉积法。
请参照图7C，于基底200上形成一层图案化光致抗蚀剂层208，此图案化光致抗蚀剂层208暴露栅极204a的一侧的基底200。图案化光致抗蚀剂层208例如是利用光刻技术形成的。然后，以图案化光致抗蚀剂层208为掩模，进行掺杂物注入步骤210，而于基底200中形成第二导电型淡掺杂区212。第二导电型淡掺杂区212是形成在介电层202a厚度较薄的那一侧。掺杂物注入步骤210例如是采用离子注入法将掺杂物注入基底200中。
请参照图7D，移除图案化光致抗蚀剂层208后，于栅极204侧壁形成电荷储存层214。然后，以具有电荷储存层214的栅极204a为掩模，进行掺杂物注入步骤216，而于基底200中形成第二导电型源极区218a与第二导电型漏极区218b。掺杂物注入步骤216例如是采用离子注入法将掺杂物注入基底200中。图7A至图7D中所示的淡掺杂区制作方法亦可以采用图5A至图5B的实施例及图6A至图6C的实施例的方法。
在本发明的非挥发性存储单元的制造方法中，由于电荷储存层形成在栅极结构的侧壁，与传统SONOS存储器的氧化硅/氮化硅/氧化硅(ONO)层设置于栅极下方，大不相同。因此，本发明的非挥发性存储单元的制造方法能与一般互补式金氧半导体晶体管的工艺整合，并能够缩短元件制作所需要的时间。
接着，说明本发明的操作方法。首先，针对N型沟道存储单元作说明。图8A至图8C、图8I所绘示为N型非挥发性存储器的操作示意图。图8D至图8E所绘示为P型非挥发性存储器的操作示意图。而且，在正常偏压操作下，使存储单元具有最大导通电流时的电压为电压VD，电压VD例如是2.5伏特。
由此以下所注记的电压条件应以该施作工艺参数为准。
如图8A所示，于栅极施加电压V1，电压V1例如是大于电压VD，其例如是3～7伏特。于N型漏极区施加电压V2，电压V2为1.5～3倍的电压VD，其例如是3～7伏特。使N型源极区与P型基底接地。以利用沟道热电子注入模式使电子进入电荷储存层。
如图8B所示，于栅极施加电压V3，电压V3例如是小于0伏特，其例如是-3～-7伏特。于N型漏极区施加电压V4，电压V4为1.5～3倍的电压VD，其例如是3～7伏特。使N型源极区为浮置，P型基底接地。以利用价带-导带间穿隧机制引发热空穴注入模式使空穴进入电荷储存层。
如图8C所示，于栅极施加电压V5，电压V5例如是大于存储单元的启始电压Vth且小于电压VD，其例如是1伏特。于N型漏极区施加电压V6，电压V6为1.5～3倍的电压VD，其例如是3～7伏特。于N型源极区及P型基底施加0伏特电压。以利用漏极崩溃引发热空穴注入模式使空穴进入该电荷储存层。
如图8I所示，于栅极施加电压V17，电压V17例如大于电压VD，其例如是3～7伏特。于N型漏极区施加电压V18，电压V18为1.5～3倍的电压VD，其例如是3～7伏特。于N型源极区施加电压V19，其例如是0～2伏特。于P型基底施加电压V20，其例如是0～-2伏特。以利用通道热载子引发二次载子注入模式使电子进入电荷储存层。
如图8D所示，于栅极施加电压V7，电压V7例如是小于存储单元的启始电压Vth，其例如是-3～-7伏特。于P型漏极区施加电压V8，电压V9为负的1.5～3倍的电压VD，其例如是-3～-7伏特。于P型源极区与N型基底施加0伏特的电压。以利用沟道热电子注入模式使电子进入电荷储存层。
如图8E所示，于栅极施加电压V9，电压V9例如是大于0伏特，其例如是3～7伏特。于P型漏极区施加电压V10，电压V10为负的1.5～3倍的电压VD，其例如是-3～-7伏特。使P型源极区为浮置，并于N型基底施加0伏特的电压。以利用价带-导带间穿隧机制引发热电子注入模式使电子进入该电荷储存层。
接着，说明本发明的读取方法。图8F与图8G所绘示为本发明的非挥发性存储器的读取操作示意图。图8F所绘示为顺向读取的示意图，图8G所绘示反向读取的示意图。
如图8F所示，于栅极施加电压Vr1，电压Vr1例如等于电压VD，其例如是2.5伏特。于第二导电型漏极区施加电压Vr2，电压Vr2例如是1伏特。于第二导电型源极区施加0伏特的电压。在上述偏压情况下，可通过检测存储单元的沟道电流大小来判断储存于此存储单元中的数字信息。
如图8G所示，于栅极施加电压Vr3，电压Vr3例如等于电压VD，其例如是2.5伏特。于第二导电型源极区施加电压Vr4，电压Vr4例如是1伏特或1.5伏特。于第二导电型漏极区施加电压Vr5，电压Vr5例如是0伏特或0.5伏特的电压。在上述偏压情况下，可通过检测存储单元的沟道电流大小来判断储存于此存储单元中的数字信息。
当然，本发明非挥发性存储器的操作方法，也可以利用高能量射线(如紫外线)或FN穿遂效应抹除存储单元中已储存的电荷。
图8H所绘示为对本发明的非挥发性存储器进行抹除操作的示意图。
如图8H所示，以FN穿遂效应抹除存储单元时，于栅极施加电压Ve1，于第二导电型漏极区施加电压Ve2，使第二导电型源极区及第一导电型基底浮置。其中，电压Ve1与电压Ve2的电压差可引发FN穿遂效应。电压Ve1为-6～-10伏特，电压Ve2为3～7伏特。当然，电压Ve1也可以为6～10伏特，电压Ve2也可以为-3～-7伏特。
在本发明的非挥发性存储单元的操作方法中，利用沟道热电子注入模式、价带-导带间穿隧机制引发热空穴注入模式、漏极崩溃引发热空穴注入模式、沟道热载子引发二次载子注入的其中之一，使电子或空穴进入电荷储存层，来达到程序化/抹除存储单元的目的。而且，本发明的非挥发性存储单元，可以利用顺向读取或反向读取来进行读取。此外，也可以利用高能量射线(如紫外线)或FN穿遂效应来抹除存储单元中已储存的电荷。
此外，由于本发明的存储单元在源极侧设置导电型态与源极区相同的淡掺杂区，在漏极侧则不设置淡掺杂区或者使漏极侧的基底成中性，甚至于漏极侧设置导电型态与漏极区相反的淡掺杂区。因此，在读取存储单元时，不论顺向读取或反向读取，本发明的存储单元与现有同时在源极测与漏极侧设置有导电型态与源极区相同的淡掺杂区的存储单元相比较，本发明的存储单元的导通电流较小，而可以得到优选的元件效能。
接着，说明本发明的非挥发性存储器阵列的操作模式，其包括程序化、抹除与数据读取等操作模式。就本发明的非挥发性存储器的操作方法而言，以下仅提供优选实施例作为说明。但本发明的非挥发性存储器阵列的操作方法，并不限定于这些方法。在下述说明中以图2A及图2B所示的记忆单元Q13为实例做说明。
请同时参照图2A及图2B，当对选定存储单元Q13进行程序化操作时，于选定的字线WL3施加电压Vp1，例如是5伏特。于选定的位线BL1施加电压Vp2，例如是5伏特。使选定的源极线SL2接地。使其它非选定的字线WL1～WL2、WL4～WL6、非选定的位线BL2～BL4与源极线SL1、SL3～SL4接地。以利用沟道热电子注入模式程序化选定存储单元Q13。
请同时参照图2A及图2B，当对选定存储单元Q13进行抹除操作时，于选定的字线WL3施加电压Ve1，例如是-5伏特。于选定的位线BL1施加电压Ve2，例如是5伏特。使选定的源极线SL2浮置。使其它非选定的字线WL1～WL2、WL4～WL6、非选定的位线BL2～BL4与源极线SL1、SL3～SL4接地。以利用价带-导带间穿隧机制引发热空穴注入模式抹除选定存储单元Q13。当然，亦可以于全部的字线WL1～WL6施加电压Ve1，例如是-5伏特。于全部的位线BL1～BL4施加电压Ve2，例如是5伏特。使全部的源极线SL2浮置。以抹除整个节区的存储单元。
请同时参照图2A及图2B，当对选定存储单元Q13进行读取操作时，于选定的字线WL3施加电压Vr1，其例如是2.5伏特。于选定的位线BL1施加电压Vr2，其例如是0.5伏特。于选定的源极线SL2施加电压Vr3，其例如是1伏特。使其它非选定的字线WL1～WL2、WL4～WL6、非选定的位线BL2～BL4与源极线SL1、SL3～SL4接地。以读取选定存储单元Q13。
在上述说明中，虽以存储单元阵列中单一存储单元为单位进行操作，然而本发明的非挥发性存储器阵列也可通过各字线、源极线、位线的控制，而以字节、节区，或是区块为单位进行程序化、抹除或读取。
接着，说明本发明的另一非挥发性存储器阵列的操作模式，其包括程序化、抹除与数据读取等操作模式。在下述说明中以图3A及图3B所示的记忆单元Q13为实例做说明。
请同时参照图3A及图3B，当对选定存储单元Q13进行程序化操作时，于选定的字线WL3施加电压Vp1，例如是5伏特。于连接选定存储单元Q13的漏极的选定位线BL4施加电压Vp2，例如是5伏特。使连接选定存储单元Q13的源极的选定位线BL3接地。于位于选定存储单元的漏极侧的非选定的位线BL5～BL7施加电压Vp3，例如是3伏特，以抑制非选定的位线BL5～BL7所连接的存储单元被程序化。使其它非选定的字线WL1～WL2、WL4～WL6、位于选定存储单元的源极侧的非选定的位线BL1～BL2接地。以利用沟道热电子注入模式程序化选定存储单元Q13。
请同时参照图3A及图3B，当对选定存储单元Q13进行抹除操作时，于选定的字线WL3施加电压Ve1，例如是-5伏特。于连接选定存储单元Q13的漏极的选定位线BL4施加电压Ve2，例如是5伏特。使连接选定存储单元Q13的源极的选定位线BL3浮置。于位于选定存储单元的漏极侧的非选定的位线BL5～BL7施加电压Vp3，例如是3伏特，以抑制非选定的位线BL5～BL7所连接的存储单元被抹除。使其它非选定的字线WL1～WL2、WL4～WL6、位于选定存储单元的源极侧的非选定的位线BL1～BL2接地。以利用价带-导带间穿隧机制引发热空穴注入模式抹除选定存储单元Q13。
请同时参照图3A及图3B，当对选定存储单元Q13进行读取操作时，于选定的字线WL3施加电压Vr1，其例如是2.5伏特。于选定的位线BL3施加电压Vr2，其例如是0.5伏特。于选定的位线BL4施加电压Vr3，其例如是1伏特。于位于选定存储单元的漏极侧的非选定的位线BL5～BL7施加电压Vr2，其例如是0.5伏特。于位于选定存储单元的源极侧的非选定的位线BL1～BL2施加电压Vr3，其例如是1伏特。使其它非选定的字线WL1～WL2、WL4～WL6接地。以读取选定存储单元Q13。
在上述说明中，虽以存储单元阵列中单一存储单元为单位进行操作，然而本发明的非挥发性存储器阵列也可通过各字线、位线的控制，而以字节、节区，或是区块为单位进行程序化、抹除或读取。
综上所述，在本发明的非挥发性存储器中，由于存储单元的电荷储存层是设置在栅极结构的侧壁，与传统SONOS存储器的氧化硅/氮化硅/氧化硅(ONO)层设置于栅极下方，大不相同。此结构可以大幅地缩小元件尺寸。
而且，由于本发明的非挥发性存储单元的制造方法能与一般互补式金氧半导体晶体管的工艺整合，无须多道光掩模的光刻蚀刻工艺，能够缩短元件制作所需要的时间。
此外，由于本发明的存储单元在源极侧设置导电型态与源极区相同的淡掺杂区，在漏极侧则不设置淡掺杂区或者使漏极侧的基底成中性，甚至于漏极侧设置导电型态与漏极区相反的淡掺杂区。因此，在读取存储单元时，不论顺向读取或反向读取，所得到的导通电流较小，而可以得到优选的元件效能。
虽然本发明以优选实施例揭示如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与修改，因此本发明的保护范围应当以所附权利要求所界定者为准。

Claims (77)

1、一种非挥发性存储器，包括：
第一存储单元，设置于第一导电型基底，该第一存储单元包括：
栅极，设置于该第一导电型基底上，
第二导电型漏极区，设置于该栅极的第一侧的该第一导电型基底中；
电荷储存层，设置于该栅极的该第一侧的该第一导电型基底上，且位于该第二导电型漏极区与该栅极之间；以及
第二导电型第一淡掺杂区，设置于该栅极的第二侧的该第一导电型基底中，该第二侧与该第一侧相对。
2、如权利要求1所述的非挥发性存储器，其中该第一导电型为P型，则该第二导电型为N型；该第一导电型为N型，则该第二导电型为P型。
3、如权利要求2所述的非挥发性存储器，还包括：第一介电层，设置于该栅极与该第一导电型基底之间，其中该第一介电层在该第一侧具有第一厚度，在该第二侧具有第二厚度，该第一厚度大于该第二厚度。
4、如权利要求2所述的非挥发性存储器，还包括：第二存储单元，该第二存储单元的结构与该第一存储单元相同，且与该第一存储单元成镜向配置，共享该第二导电型第一淡掺杂区。
5、如权利要求2所述的非挥发性存储器，还包括：第二导电型源极区，设置于该栅极的该第二侧的该第一导电型基底中，其中该第二导电型第一淡掺杂区位于该第二导电型源极区与该栅极之间。
6、如权利要求5所述的非挥发性存储器，还包括：第一介电层，设置于该栅极与该第一导电型基底之间，其中该第一介电层在该第一侧具有第一厚度，在该第二侧具有第二厚度，该第一厚度大于该第二厚度。
7、如权利要求5所述的非挥发性存储器，还包括：第二存储单元，该第二存储单元的结构与该第一存储单元相同，且与该第一存储单元成镜向配置，共享该第二导电型源极区。
8、如权利要求5所述的非挥发性存储器，还包括：第一导电型淡掺杂区，设置于该栅极的该第一侧的该第一导电型基底中，且位于该第二导电型漏极区与该栅极之间。
9、如权利要求8所述的非挥发性存储器，还包括：第一介电层，设置于该栅极与该第一导电型基底之间，其中该第一介电层在该第一侧具有第一厚度，在该第二侧具有第二厚度，该第一厚度大于该第二厚度。
10、如权利要求8所述的非挥发性存储器，还包括：第二存储单元，该第二存储单元的结构与该第一存储单元相同，且与该第一存储单元成镜向配置，共享该第二导电型源极区。
11、如权利要求8所述的非挥发性存储器，还包括：第二导电型第二淡掺杂区，设置于该栅极的该第一侧的该第一导电型基底中，且位于该第二导电型漏极区与该栅极之间。
12、如权利要求11所述的非挥发性存储器，还包括：第一介电层，设置于该栅极与该第一导电型基底之间，其中该第一介电层在该第一侧具有第一厚度，在该第二侧具有第二厚度，该第一厚度大于该第二厚度。
13、如权利要求11所述的非挥发性存储器，还包括：第二存储单元，该第二存储单元的结构与该第一存储单元相同，且与该第一存储单元成镜向配置，共享该第二导电型源极区。
14、如权利要求1所述的非挥发性存储器，还包括：第二介电层，设置于该电荷储存层与该第一导电型基底之间以及该电荷储存层与该栅极之间。
15、如权利要求1所述的非挥发性存储器，其中该电荷储存层的材料包括氮化硅。
16、一种非挥发性存储器，包括：
多个存储单元，设置于第一导电型基底上，且排列成行/列阵列，各该些存储单元包括：
栅极，设置于该第一导电型基底上，
第二导电型漏极区，设置于该栅极的第一侧的该第一导电型基底中；
电荷储存层，设置于该栅极的该第一侧的该第一导电型基底上，且位于该第二导电型漏极区与该栅极之间；
第二导电型源极区，设置于该栅极的第二侧的该第一导电型基底中，该第二侧与该第一侧相对；以及
第二导电型第一淡掺杂区，设置于该第二导电型源极区与该栅极之间，其中在行的方向上，各该些存储单元会和与其相邻的该些存储单元共享该第二导电型源极区或该第二导电型漏极区；
多条源极线，在列方向上平行排列，连接同一列的该些第二导电型源极区；
多条位线，在行方向上平行排列，连接同一行的该些第二导电型漏极区；
多条字线，在列方向上平行排列，连接同一列的该些存储单元的该栅极。
17、如权利要求16所述的非挥发性存储器，其中该第一导电型为P型，则该第二导电型为N型；该第一导电型为N型，则该第二导电型为P型。
18、如权利要求16所述的非挥发性存储器，还包括：第一介电层，设置于该栅极与该第一导电型基底之间，其中该第一介电层在该第一侧具有第一厚度，在该第二侧具有第二厚度，该第一厚度大于该第二厚度。
19、如权利要求16所述的非挥发性存储器，还包括：第一导电型淡掺杂区，设置于该栅极的该第一侧的该第一导电型基底中，且位于该第二导电型漏极区与该栅极之间。
20、如权利要求19所述的非挥发性存储器，还包括：第一介电层，设置于该栅极与该第一导电型基底之间，其中该第一介电层在该第一侧具有第一厚度，在该第二侧具有第二厚度，该第一厚度大于该第二厚度。
21、如权利要求19所述的非挥发性存储器，还包括：第二导电型第二淡掺杂区，设置于该栅极的该第一侧的该第一导电型基底中，且位于该第二导电型漏极区与该栅极之间。
22、如权利要求21所述的非挥发性存储器，还包括：第一介电层，设置于该栅极与该第一导电型基底之间，其中该第一介电层在该第一侧具有第一厚度，在该第二侧具有第二厚度，该第一厚度大于该第二厚度。
23、如权利要求16所述的非挥发性存储器，还包括：第二介电层，设置于该电荷储存层与该第一导电型基底之间以及该电荷储存层与该栅极之间。
24、如权利要求16所述的非挥发性存储器，其中该电荷储存层的材料包括氮化硅。
25、一种非挥发性存储器，包括：
多个存储单元，设置于第一导电型基底上，且排列成行/列阵列，各该些存储单元包括：
栅极，设置于该第一导电型基底上，
第二导电型漏极区，设置于该栅极的第一侧的该第一导电型基底中；
电荷储存层，设置于该栅极的该第一侧的该第一导电型基底上，且位于该第二导电型漏极区与该栅极之间；
第二导电型源极区，设置于该栅极的第二侧的该第一导电型基底中，该第二侧与该第一侧相对；以及
第二导电型第一淡掺杂区，设置于该第二导电型源极区与该栅极之间，其中在行的方向上，各该些存储单元串联连接在一起；
多条位线，在列方向上平行排列，连接同一列的该些第二导电型漏极区或该些第二导电型源极区；
多条字线，在行方向上平行排列，连接同一行的该些存储单元的该栅极。
26、如权利要求25所述的非挥发性存储器，其中该第一导电型为P型，则该第二导电型为N型；该第一导电型为N型，则该第二导电型为P型。
27、如权利要求25所述的非挥发性存储器，还包括：第一介电层，设置于该栅极与该第一导电型基底之间，其中该第一介电层在该第一侧具有第一厚度，在该第二侧具有第二厚度，该第一厚度大于该第二厚度。
28、如权利要求25所述的非挥发性存储器，还包括：第一导电型淡掺杂区，设置于该栅极的该第一侧的该第一导电型基底中，且位于该第二导电型漏极区与该栅极之间。
29、如权利要求28所述的非挥发性存储器，还包括：第一介电层，设置于该栅极与该第一导电型基底之间，其中该第一介电层在该第一侧具有第一厚度，在该第二侧具有第二厚度，该第一厚度大于该第二厚度。
30、如权利要求28所述的非挥发性存储器，还包括：第二导电型第二淡掺杂区，设置于该栅极的该第一侧的该第一导电型基底中，且位于该第二导电型漏极区与该栅极之间。
31、如权利要求30所述的非挥发性存储器，还包括：第一介电层，设置于该栅极与该第一导电型基底之间，其中该第一介电层在该第一侧具有第一厚度，在该第二侧具有第二厚度，该第一厚度大于该第二厚度。
32、如权利要求25所述的非挥发性存储器，还包括：第二介电层，设置于该电荷储存层与该第一导电型基底之间以及该电荷储存层与该栅极之间。
33、如权利要求25所述的非挥发性存储器，其中该电荷储存层的材料包括氮化硅。
34、一种非挥发性存储器的制造方法，包括：
提供第一导电型基底；
于该第一导电型基底上形成栅极；
于该栅极的第一侧的该基底中形成第二导电型第一淡掺杂区；
于该栅极的侧壁形成电荷储存层；以及
于该栅极的该第一侧的该基底中形成第二导电型源极区，并于该栅极的第二侧的该基底中形成第二导电型漏极区，其中，该第二导电型第一淡掺杂区形成于该第二导电型源极区与该栅极之间的该第一导电型基底中。
35、如权利要求34所述的非挥发性存储器的制造方法，其中该第一导电型为P型，则该第二导电型为N型；该第一导电型为N型，则该第二导电型为P型。
36、如权利要求34所述的非挥发性存储器的制造方法，其中于该第一导电型基底上形成该栅极的步骤前，还包括于该第一导电型基底上形成第一介电层。
37、如权利要求36所述的非挥发性存储器的制造方法，其中该第一介电层在该第一侧具有第一厚度，在该第二侧具有第二厚度，该第二厚度大于该第一厚度。
38、如权利要求34所述的非挥发性存储器的制造方法，其中于该第一导电型基底上形成该栅极的步骤后，还包括于该第一导电型基底上形成第二介电层。
39、如权利要求34所述的非挥发性存储器的制造方法，其中于该栅极的该第一侧的该第一导电型基底中形成该第二导电型第一淡掺杂区的步骤包括：
于该基底上形成图案化光致抗蚀剂层，该图案化光致抗蚀剂层暴露该栅极的该第一侧的该第一导电型基底；
进行离子注入工艺，形成该第二导电型第一淡掺杂区；以及
移除该图案化光致抗蚀剂层。
40、如权利要求34所述的非挥发性存储器的制造方法，还包括于该栅极的该第二侧的该基底中形成第一导电型淡掺杂区，该第一导电型淡掺杂区位于该第二导电型漏极区与该栅极之间。
41、如权利要求40所述的非挥发性存储器的制造方法，其中于该栅极的该第一侧的该第一导电型基底中形成该第二导电型第一淡掺杂区及于该栅极的该第二侧的该基底中形成第一导电型淡掺杂区的步骤包括：
于该基底上形成第一图案化光致抗蚀剂层，该第一图案化光致抗蚀剂层暴露该栅极的该第一侧的该第一导电型基底；
进行第一离子注入工艺，形成该第二导电型第一淡掺杂区；
移除该第一图案化光致抗蚀剂层；
于该基底上形成第二图案化光致抗蚀剂层，该第二图案化光致抗蚀剂层暴露该栅极的该第二侧的该第一导电型基底；
进行第二离子注入工艺，形成第一导电型淡掺杂区；以及
移除该第二图案化光致抗蚀剂层。
42、如权利要求40所述的非挥发性存储器的制造方法，还包括于该栅极的该第二侧的该基底中形成第二导电型第二淡掺杂区，该第二导电型第二淡掺杂区位于该第二导电型漏极区与该栅极之间。
43、如权利要求42所述的非挥发性存储器的制造方法，其中于该栅极的该第一侧及该第二侧的该第一导电型基底中形成该第二导电型第一淡掺杂区、该第二导电型第二淡掺杂区及于该栅极的该第二侧的该基底中形成该第一导电型淡掺杂区的步骤包括：
进行第一离子注入工艺，形成该第二导电型第一淡掺杂区与该第二导电型第二淡掺杂区；
于该基底上形成图案化光致抗蚀剂层，该图案化光致抗蚀剂层暴露该栅极的该第二侧的该第一导电型基底；
进行第二离子注入工艺，形成该第一导电型淡掺杂区；以及
移除该图案化光致抗蚀剂层。
44、如权利要求34所述的非挥发性存储器的制造方法，其中于该栅极的侧壁形成该电荷储存层的步骤包括：
于该第一导电型基底上形成电荷储存材料层；以及
进行各向异性蚀刻工艺，移除部分该电荷储存材料层。
45、一种非挥发性存储器的操作方法，适用于设置于第一导电型基底的存储单元，该存储单元包括栅极，设置于该第一导电型基底上；第二导电型漏极区与第二导电型源极区，设置于该栅极的两侧的该第一导电型基底中；电荷储存层，设置于该栅极与该第二导电型漏极区之间的该第一导电型基底上；以及第二导电型第一淡掺杂区，设置于该栅极与该第二导电型源极区之间的该第一导电型基底中，在正常偏压操作下，使该存储单元具有最大导通电流时的电压为第一电压，该方法包括：
利用沟道热电子(洞)注入模式、价带-导带间穿隧机制引发热空穴(子)注入模式、漏极崩溃引发热空穴注入模式及其中之一，使电子或空穴进入该电荷储存层。
46、如权利要求45所述的非挥发性存储器的操作方法，其中该第一导电型为P型，该第二导电型为N型。
47、如权利要求46所述的非挥发性存储器的操作方法，其中以沟道热电子注入模式使电子进入该电荷储存层时，于该栅极施加第二电压，于该第二导电型漏极区施加第三电压。
48、如权利要求47所述的非挥发性存储器的操作方法，使该第二导电型源极区与该第一导电型基底接地，该第二电压为大于该第一电压，该第三电压为1.5～3倍的该第一电压。
49、如权利要求48所述的非挥发性存储器的操作方法，其中该第二电压为3～7伏特，该第三电压为3～7伏特。
50、如权利要求46所述的非挥发性存储器的操作方法，其中以价带-导带间穿隧机制引发热空穴注入模式使空穴进入该电荷储存层时，于该栅极施加第四电压，于该第二导电型漏极区施加第五电压。
51、如权利要求50所述的非挥发性存储器的操作方法，使该第二导电型源极区为浮置，该第一导电型基底为接地，该第四电压为低于0伏特，该第五电压为1.5～3倍的该第五电压。
52、如权利要求51所述的非挥发性存储器的操作方法，其中该第四电压为-3～-7伏特，该第五电压为3～7伏特。
53、如权利要求46所述的非挥发性存储器的操作方法，其中漏极崩溃引发热空穴注入模式使空穴进入该电荷储存层时，于该栅极施加第六电压，于该第二导电型漏极区施加第七电压。
54、如权利要求53所述的非挥发性存储器的操作方法，于该第二导电型源极区及该第一导电型基底施加0伏特的电压，该第六电压为大于该存储单元的启始电压、且小于该第一电压，该第七电压为1.5～3倍的该第一电压。
55、如权利要求54所述的非挥发性存储器的操作方法，其中该第六电压为0.4～2伏特，该第七电压为3～7伏特。
56、如权利要求45所述的非挥发性存储器的操作方法，其中该第一导电型为N型，该第二导电型为P型。
57、如权利要求56所述的非挥发性存储器的操作方法，其中以沟道热电子注入模式使电子进入该电荷储存层时，于该栅极施加第八电压，于该第二导电型漏极区施加第九电压。
58、如权利要求56所述的非挥发性存储器的操作方法，于该第二导电型源极区及该第一导电型基底施加0伏特的电压，该第八电压为小于或等于该存储单元的启始电压，该第九电压为负的1.5～3倍的该第一电压。
59、如权利要求58所述的非挥发性存储器的操作方法，其中该第八电压为-3～-7伏特，该第九电压为-3～-7伏特。
60、如权利要求56所述的非挥发性存储器的操作方法，其中以价带-导带间穿隧机制引发热电子注入模式使电子进入该电荷储存层时，于该栅极施加第十电压，于该第二导电型漏极区施加第十一电压。
61、如权利要求60所述的非挥发性存储器的操作方法，使该第二导电型源极区浮置及于该第一导电型基底施加0伏特的电压，该第十电压为大于0伏特，该第十一电压为负的1.5～3倍的该第一电压。
62、如权利要求61所述的非挥发性存储器的操作方法，其中该第十电压为3～7伏特，该第十一电压为-3～-7伏特。
63、如权利要求45所述的非挥发性存储器的操作方法，还包括读取该存储单元时，于该栅极施加第十二电压，于该第二导电型漏极区施加第十三电压，于该第二导电型源极区施加第十四电压，该第十二电压等于该第一电压。
64、如权利要求58所述的非挥发性存储器的操作方法，其中该第十二电压为使栅极下方通道得以导通，而第十三电压高于第十四电压。
65、如权利要求64所述的非挥发性存储器的操作方法，其中该第十二电压为2.5伏特，该第十三电压为1伏特，该第十四电压为0伏特。
66、如权利要求63所述的非挥发性存储器的操作方法，其中该第十二电压为使栅极下方通道得以导通，而第十四电压高于第十三电压。
67、如权利要求66所述的非挥发性存储器的操作方法，其中该第十二电压为2.5伏特，该第十三电压为0伏特或0.5伏特，该第十四电压为1伏特或1.5伏特。
68、如权利要求45所述的非挥发性存储器的操作方法，还包括以高能量射线抹除该存储单元中已储存的电荷。
69、如权利要求68所述的非挥发性存储器的操作方法，其中该高能量射线包括紫外线。
70、如权利要求45所述的非挥发性存储器的操作方法，还包括以FN穿遂效应抹除该存储单元中已储存的电荷。
71、如权利要求70所述的非挥发性存储器的操作方法，其中以FN穿遂效应抹除该存储单元时，于该栅极施加第十五电压，于该第二导电型漏极区施加第十六电压，使该第二导电型源极区及该第一导电型基底浮置，该第十五电压与该十六电压的电压差可引发FN穿遂效应。
72、如权利要求71所述的非挥发性存储器的操作方法，其中该第十五电压为-6～-10伏特，该第十六电压为3～7伏特。
73、如权利要求71所述的非挥发性存储器的操作方法，其中该第十五电压为6～10伏特，该第十六电压为-3～-7伏特。
74、如权利要求45所述的非挥发存储器的操作方法，还包括以通道热载子引发二次载子注入机制使电荷进入电荷储存层。
75、如权利要求56所述的非挥发性存储器的操作方法，其中以通道热载子引发二次载子注入机制引发热电子注入模式使电子进入该电荷储存层时，于该栅极施加第十七电压，于该第二导电型漏极区施加第十八电压，该第二导电型源极区施加第十九电压，该第一导电型基底施加第二十电压。
76、如权利要求75所述的非挥发性存储器的操作方法，其中该第十七电压大于第一电压，该第十八电压为负的1.5～3倍的该第一电压，该第十九电压介于第一电压与0伏特之间，该第二十电压小于等于0伏特。
77、如权利要求76所述的非挥发性存储器的操作方法，其中该第十七电压为3～7伏特，该第十八电压为-3～-7伏特，第十九电压为0～2伏特，第二十电压为0～-2伏特。
CNA2006101425540A 2005-11-17 2006-10-30 非挥发性存储器及其制造方法与操作方法 Pending CN1967879A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US59721005P 2005-11-17 2005-11-17
US60/597,210 2005-11-17
US60/743,630 2006-03-22

Publications (1)

Publication Number Publication Date
CN1967879A true CN1967879A (zh) 2007-05-23

Family

ID=38076506

Family Applications (3)

Application Number Title Priority Date Filing Date
CNA2006101216827A Pending CN1967871A (zh) 2005-11-17 2006-08-28 半导体装置及其制造方法
CNA2006101280024A Pending CN1967878A (zh) 2005-11-17 2006-08-31 单层多晶硅非易失性存储器装置的操作方法
CNA2006101425540A Pending CN1967879A (zh) 2005-11-17 2006-10-30 非挥发性存储器及其制造方法与操作方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CNA2006101216827A Pending CN1967871A (zh) 2005-11-17 2006-08-28 半导体装置及其制造方法
CNA2006101280024A Pending CN1967878A (zh) 2005-11-17 2006-08-31 单层多晶硅非易失性存储器装置的操作方法

Country Status (3)

Country Link
US (4) US20070108508A1 (zh)
CN (3) CN1967871A (zh)
TW (3) TWI287868B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354528A (zh) * 2011-07-13 2012-02-15 北京兆易创新科技有限公司 一种非易失性存储单元及其数据编程、读取、擦除方法
CN103165611A (zh) * 2011-12-15 2013-06-19 无锡华润上华科技有限公司 只读存储器及其制作方法
CN103165611B (zh) * 2011-12-15 2016-12-14 无锡华润上华科技有限公司 只读存储器及其制作方法
CN107978600A (zh) * 2015-10-16 2018-05-01 力旺电子股份有限公司 单层多晶硅非易失性存储器元件

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI287868B (en) * 2005-11-17 2007-10-01 Ememory Technology Inc Single-poly non-volatile memory device
TWI325165B (en) * 2006-04-20 2010-05-21 Ememory Technology Inc Method for operating a single-poly single-transistor non-volatile memory cell
US7391652B2 (en) * 2006-05-05 2008-06-24 Macronix International Co., Ltd. Method of programming and erasing a p-channel BE-SONOS NAND flash memory
JP4282702B2 (ja) * 2006-09-22 2009-06-24 株式会社東芝 不揮発性半導体記憶装置
US8269203B2 (en) 2009-07-02 2012-09-18 Actel Corporation Resistive RAM devices for programmable logic devices
TWI471915B (zh) * 2009-07-10 2015-02-01 United Microelectronics Corp 閘極結構及其製作方法
US8076207B2 (en) * 2009-07-14 2011-12-13 United Microelectronics Corp. Gate structure and method of making the same
CN102064178B (zh) * 2009-11-18 2013-07-24 上海华虹Nec电子有限公司 Otp器件的单元结构及其制造方法、操作方法
CN102097383B (zh) * 2009-12-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102097385B (zh) * 2009-12-15 2014-05-07 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102097490A (zh) * 2009-12-15 2011-06-15 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102104045B (zh) * 2009-12-18 2013-01-09 上海华虹Nec电子有限公司 P型otp器件及其制造方法
CN102110657A (zh) * 2009-12-29 2011-06-29 中芯国际集成电路制造(上海)有限公司 双位快闪存储器的制作方法
CN102214693B (zh) * 2010-04-09 2013-05-29 台湾积体电路制造股份有限公司 半导体装置
CN102623048A (zh) * 2011-01-27 2012-08-01 北京兆易创新科技有限公司 一种非易失性存储单元及其数据编程、读取、擦除方法
CN102623455A (zh) * 2011-01-27 2012-08-01 北京兆易创新科技有限公司 一种非易失性存储单元及其制造方法
US20120223381A1 (en) * 2011-03-03 2012-09-06 Lu Hau-Yan Non-volatile memory structure and method for manufacturing the same
US8389358B2 (en) 2011-07-22 2013-03-05 United Microelectronics Corp. Manufacturing method and structure of non-volatile memory
CN103050444B (zh) * 2011-10-13 2015-09-16 旺宏电子股份有限公司 非挥发性记忆体及其制造方法
US8837220B2 (en) * 2013-01-15 2014-09-16 United Microelectronics Corp. Nonvolatile memory and manipulating method thereof
US9287278B2 (en) * 2013-03-01 2016-03-15 Microsemi SoC Corporation Non-volatile push-pull non-volatile memory cell having reduced operation disturb and process for manufacturing same
JP6298240B2 (ja) * 2013-03-22 2018-03-20 サイプレス セミコンダクター コーポレーション 半導体装置及びその消去方法
CN104422865B (zh) * 2013-08-22 2017-06-20 上海东软载波微电子有限公司 晶圆级一次性编程otp芯片测试方法及装置
US9136276B1 (en) 2014-04-18 2015-09-15 United Microelectronics Corp. Memory cell structure and method for forming the same
US20160020143A1 (en) * 2014-07-17 2016-01-21 Macronix International Co., Ltd. Semiconductor Devices and Fabrication Methods With Reduced Topology And Reduced Word Line Stringer Residual Material
US9608066B1 (en) * 2015-09-29 2017-03-28 International Business Machines Corporation High-K spacer for extension-free CMOS devices with high mobility channel materials
US10270451B2 (en) 2015-12-17 2019-04-23 Microsemi SoC Corporation Low leakage ReRAM FPGA configuration cell
CN107293594B (zh) * 2016-04-01 2020-05-01 中芯国际集成电路制造（天津）有限公司 金属浮栅mtp器件及其制备方法
US10147485B2 (en) 2016-09-29 2018-12-04 Microsemi Soc Corp. Circuits and methods for preventing over-programming of ReRAM-based memory cells
WO2018106450A1 (en) 2016-12-09 2018-06-14 Microsemi Soc Corp. Resistive random access memory cell
CN107256721B (zh) * 2017-07-28 2023-06-02 深圳市航顺芯片技术研发有限公司 多次可擦写的单层多晶硅非挥发性存储器及其存储方法
DE112018004134T5 (de) 2017-08-11 2020-04-23 Microsemi Soc Corp. Schaltlogik und verfahren zur programmierung von resistiven direktzugriffs-speichervorrichtungen
JP7091675B2 (ja) 2018-01-26 2022-06-28 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置
JP7115037B2 (ja) 2018-05-25 2022-08-09 ユナイテッド・セミコンダクター・ジャパン株式会社 半導体装置
CN110739313B (zh) * 2018-07-19 2022-07-19 合肥晶合集成电路股份有限公司 一种非易失性存储器单元、阵列及制备方法
US11404537B2 (en) * 2020-04-17 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with air-void in spacer
US11877456B2 (en) 2020-09-15 2024-01-16 Ememory Technology Inc. Memory cell of non-volatile memory

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216268A (en) * 1991-09-23 1993-06-01 Integrated Silicon Solution, Inc. Full-featured EEPROM
US5687117A (en) * 1996-02-23 1997-11-11 Micron Quantum Devices, Inc. Segmented non-volatile memory array with multiple sources having improved source line decode circuitry
US5930002A (en) * 1996-05-16 1999-07-27 Konica Corporation Image forming apparatus having a single-body image forming drum unit
US5761126A (en) * 1997-02-07 1998-06-02 National Semiconductor Corporation Single-poly EPROM cell that utilizes a reduced programming voltage to program the cell
US6025625A (en) * 1999-02-25 2000-02-15 Worldwide Semiconductor Manufacturing Corporation Single-poly EEPROM cell structure operations and array architecture
JP2002050703A (ja) * 2000-08-01 2002-02-15 Hitachi Ltd 多値不揮発性半導体記憶装置
JP4923321B2 (ja) * 2000-09-12 2012-04-25 ソニー株式会社 不揮発性半導体記憶装置の動作方法
US6555865B2 (en) * 2001-07-10 2003-04-29 Samsung Electronics Co. Ltd. Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same
US7006378B1 (en) * 2002-12-23 2006-02-28 Halo Lsi, Inc. Array architecture and operation methods for a nonvolatile memory
JP4601287B2 (ja) * 2002-12-26 2010-12-22 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
JP2004335026A (ja) * 2003-05-09 2004-11-25 Sharp Corp 電気的にプログラム可能でかつ電気的に消去可能な半導体記憶装置
JP2004348805A (ja) * 2003-05-20 2004-12-09 Sharp Corp 半導体記憶装置
US6816414B1 (en) * 2003-07-31 2004-11-09 Freescale Semiconductor, Inc. Nonvolatile memory and method of making same
US6952369B2 (en) * 2003-08-04 2005-10-04 Ememory Technology Inc. Method for operating a NAND-array memory module composed of P-type memory cells
US7026692B1 (en) * 2003-11-12 2006-04-11 Xilinx, Inc. Low voltage non-volatile memory transistor
US6885072B1 (en) * 2003-11-18 2005-04-26 Applied Intellectual Properties Co., Ltd. Nonvolatile memory with undercut trapping structure
US6930002B1 (en) * 2004-04-29 2005-08-16 United Microelectronics Corp. Method for programming single-poly EPROM at low operation voltages
US7227234B2 (en) * 2004-12-14 2007-06-05 Tower Semiconductor Ltd. Embedded non-volatile memory cell with charge-trapping sidewall spacers
TWI277204B (en) * 2005-06-27 2007-03-21 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
US7319618B2 (en) * 2005-08-16 2008-01-15 Macronic International Co., Ltd. Low-k spacer structure for flash memory
TWI311796B (en) * 2005-11-17 2009-07-01 Ememory Technology Inc Semiconductor device and manufacturing method thereof
TWI287868B (en) * 2005-11-17 2007-10-01 Ememory Technology Inc Single-poly non-volatile memory device
US20070278556A1 (en) * 2006-05-30 2007-12-06 Ya-Chin King Two bits non volatile memory cells and method of operating the same
US20070297224A1 (en) * 2006-06-27 2007-12-27 Ya-Chin King MOS based nonvolatile memory cell and method of operating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354528A (zh) * 2011-07-13 2012-02-15 北京兆易创新科技有限公司 一种非易失性存储单元及其数据编程、读取、擦除方法
CN103165611A (zh) * 2011-12-15 2013-06-19 无锡华润上华科技有限公司 只读存储器及其制作方法
CN103165611B (zh) * 2011-12-15 2016-12-14 无锡华润上华科技有限公司 只读存储器及其制作方法
CN107978600A (zh) * 2015-10-16 2018-05-01 力旺电子股份有限公司 单层多晶硅非易失性存储器元件

Also Published As

Publication number Publication date
CN1967878A (zh) 2007-05-23
TWI299866B (en) 2008-08-11
TWI292622B (en) 2008-01-11
TW200721462A (en) 2007-06-01
TW200721461A (en) 2007-06-01
US20070109872A1 (en) 2007-05-17
US20080293199A1 (en) 2008-11-27
US7551494B2 (en) 2009-06-23
TWI287868B (en) 2007-10-01
US20070109860A1 (en) 2007-05-17
US20070108508A1 (en) 2007-05-17
CN1967871A (zh) 2007-05-23
TW200721162A (en) 2007-06-01

Similar Documents

Publication Publication Date Title
CN1967879A (zh) 非挥发性存储器及其制造方法与操作方法
CN1320655C (zh) 非易失半导体存储器及其制造方法
CN1217415C (zh) 半导体存储器件
CN1203547C (zh) 半导体器件及其制造方法
CN1477644A (zh) 非易失性半导体存储器及其操作方法
CN1677675A (zh) 非易失性半导体存储器件
CN101030556A (zh) 半导体器件的制造方法
CN1311555C (zh) 非易失性半导体存储装置、电子卡及电子装置
CN1679110A (zh) 差分浮栅非挥发性存储器
CN1147314A (zh) 一种利用福勒-诺德海姆可编程可擦的低压晶体管闪速电可擦可编程只读存贮器单元
CN1591904A (zh) 半导体器件及其制造方法
CN101047190A (zh) 非易失性半导体存储器件及其制造方法
CN1524297A (zh) 半导体器件
CN101043038A (zh) 非易失性半导体存储装置
CN1314122C (zh) 非易失性半导体存储器件
CN101047028A (zh) Nand型非易失性存储器的数据擦除方法
CN101047191A (zh) 非易失性半导体存储装置
CN1755934A (zh) 一种半导体器件
CN101043039A (zh) 非易失性半导体存储装置
CN1303127A (zh) 非易失性半导体存储器及其制造方法
CN1290118C (zh) 非易失半导体存储装置
CN1389927A (zh) 半导体器件及电子装置
CN1162913C (zh) 半导体存储器及其制造方法和驱动方法
CN1306616C (zh) 包括每个有浮动栅和控制栅极的mos晶体管的半导体存储器
CN1399345A (zh) 非易失性半导体存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication