CN103165611A - 只读存储器及其制作方法 - Google Patents
只读存储器及其制作方法 Download PDFInfo
- Publication number
- CN103165611A CN103165611A CN2011104225119A CN201110422511A CN103165611A CN 103165611 A CN103165611 A CN 103165611A CN 2011104225119 A CN2011104225119 A CN 2011104225119A CN 201110422511 A CN201110422511 A CN 201110422511A CN 103165611 A CN103165611 A CN 103165611A
- Authority
- CN
- China
- Prior art keywords
- lightly doped
- oxide
- metal
- semiconductor
- doped drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
- H10B20/38—Doping programmed, e.g. mask ROM
- H10B20/387—Source region or drain region doping programmed
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种只读存储器,包含若干个阵列排布的存储单元。只读存储器包含两种不同结构的存储单元;两种存储单元分别为第一MOS管和第二MOS管;第一MOS管的源极和漏极均设有轻掺杂漏区,第二MOS管的源极和漏极其中之一具有轻掺杂漏区或者均无轻掺杂漏区。因此,这两种不同结构的MOS管输出的驱动电流差别可用于区别只读存储器存储单元存储的“0”或“1”信号。且只读存储器的存储单元的制作与传统MOS管制作工艺,可以省去传统掩模只读存储器额外的掩模板,缩短只读存储器的制作周期与成本。
Description
【技术领域】
本发明涉及半导体存储器,尤其是涉及一种只读存储器及其制作方法。
【背景技术】
只读存储器(ROM,read only memory)是半导体存储器的一种。顾名思义,只读存储器只可以读取其已存入的信息,而无法对已存入的信息进行擦除或重新写入。ROM存储数据稳定,即使在没有电源支持的情况下,所存的数据也不会丢失。
只读存储器包含若干个呈阵列排布,用于储存信息的存储单元。目前,市面上较为常见的只读存储器为掩模只读存储器。该掩模只读存储器制作时需要额外的掩模板来形成用于存储信息的存储单元。利用此额外的掩模板离子注入形成两种不同开启电压的存储单元。在读取信息时,利用介于两种开启电压之间的操作电压读取存储单元信息。例如,读取时,低于操作电压的开启电压的存储单元就会开启有相应的电信号获得;高于操作电压的开启电压的存储单元就会处于关闭状态,没有电信号获得。因此,掩模只读存储器存储的信息采用上述方法就可进行有效地读取。
然而,此种掩模只读存储器需要利用到额外的掩模板来形成两种不同开启电压的存储单元,增加了只读存储器的制作成本。
【发明内容】
基于此,本发明提供一种只读存储器及其制作方法,可省去传统掩模只读存储器中额外的掩模板,缩短只读存储器的制作周期以及制作成本。
一种只读存储器,包含若干个阵列排布的存储单元。只读存储器包含两种不同结构的存储单元。两种存储单元分别为第一MOS管和第二MOS管。第一MOS管的源极和漏极均设有轻掺杂漏区,第二MOS管的源极和漏极其中之一具有轻掺杂漏区或者均无轻掺杂漏区。
进一步地,以两种不同结构的存储单元均为P型存储单元为例,第一MOS管的源极和漏极均设有P型轻掺杂漏区,第二MOS管的源极和漏极其中之一具有P型轻掺杂漏区或者均无P型轻掺杂漏区。
进一步地,以两种不同结构的存储单元为N型存储单元为例,第一MOS管的源极和漏极均设有N型轻掺杂漏区,第二MOS管的源极和漏极其中之一具有N型轻掺杂漏区或者均无N型轻掺杂漏区。
一种上述只读存储器的制作方法,包括以下步骤:
步骤1:提供硅衬底,在硅衬底同时形成两种不同结构的存储单元的有源区;
步骤2:在有源区表面形成两种不同结构存储单元的栅氧介质及控制栅;
步骤3:在第一MOS管控制栅的两侧形成漏极及源极各自的轻掺杂漏区,同时在第二MOS管控制栅的一侧形成漏极的轻掺杂漏区或源极的轻掺杂漏区;或者仅在第一MOS管控制栅的两侧形成漏极及源极各自的轻掺杂漏区;
步骤4:在第一MOS管和第二MOS管的控制栅两侧形成侧壁;
步骤5:在具有侧壁的控制栅两侧同时形成第一MOS管漏极及源极各自的离子掺杂区和第二MOS管漏极及源极各自的离子掺杂区。
进一步地,步骤3包括以下分步骤:
步骤31:在形成有控制栅的硅衬底表面涂覆光阻;
步骤32:去除两种不同结构存储单元中即将形成轻掺杂漏区的区域上的光阻部分;
步骤33:向去除了光阻的区域进行离子注入,形成轻掺杂漏区;
步骤34:去除离子注入后残留在硅衬底表面的光阻。
进一步地,步骤32包括以下步骤:
提供轻掺杂漏区掩模板,将第一MOS管漏极和源极的轻掺杂漏区和第二MOS管漏极或源极的轻掺杂漏区定义在轻掺杂漏区掩模板上;或者仅将第一MOS管漏极和源极的轻掺杂漏区定义在轻掺杂漏区掩模板上;
通过轻掺杂漏区的掩模板,曝光形成有控制栅的硅衬底表面的光阻,显影去除硅衬底表面对应于轻掺杂漏区掩模板上定义的轻掺杂漏区区域上的光阻部分。
上述只读存储器,利用第二MOS管漏极和源极相对第一MOS管具有轻掺杂漏区的漏极和源极只有其一具有轻掺杂漏区或者两者均无掺杂漏区,使得两种MOS管在读取信息时,电流之间的差别可用于判断其存储的“0”或“1”信息。在只读存储器的制作方法中,直接在轻掺杂漏区的掩模板上定义出要形成的轻掺杂漏区位置即可,无需额外的掩模板,因此可以省去传统掩模只读存储器额外的掩模板。
【附图说明】
图1为本发明只读存储器实施例中第一MOS管结构示意图;
图2为本发明只读存储器实施例中第二MOS管结构示意图;
图3为本发明只读存储器实施例中第二MOS管另一种结构示意图;
图4为图1、图2和图3所示的三种MOS管输出的驱动电流示意图;
图5为本发明实施例中只读存储器存储单元部分版图示意图。
【具体实施方式】
本实施例提出了只读存储器及其制作方法,可省去传统掩模只读存储器额外的掩模板,缩短只读存储器的制作周期及成本。
本实施例的只读存储器,包含若干个阵列排布的存储单元。只读存储器包含两种不同结构的存储单元。两种存储单元分别为图1所示的第一MOS管101、图2或图3所示的第二MOS管102或102′。第一MOS管101的源极14和漏极16均设有轻掺杂漏区12(LDD,Lightly Doped Drain)。如图2所示第二MOS管102的源极18和漏极20中仅漏极20设有轻掺杂漏区12,或者仅源极18设有轻掺杂漏区12。总之,第二MOS管102的源极18或者漏极20之一具有轻掺杂漏区12即可。或者如图3所示,第二MOS管102′漏极20′和源极18′均无轻掺杂漏区。
存储单元中第一MOS管101与第二MOS管102相比,漏极16及源极14均设有轻掺杂漏区12,而第二MOS管102源极18和漏极20只有其一设有轻掺杂漏区12。因此当第一MOS管101和第二MOS管102,加载相同的电压条件时,输出的驱动电流Id幅度是有较大差别的。第二MOS管102的源极18和漏极20只有两者之一具有轻掺杂漏区12,因此第二MOS管102有效沟道长度大于第一MOS管101的有效沟道长度,从而第二MOS管102输出的驱动电流Id则小于第一MOS管101输出的驱动电流Id。同理,图3所示的第二MOS管102′由于漏极20′和源极18′两者均无轻掺杂漏区,因此在工作状态时,第二MOS管102′有效沟道长度大于图2所示第二MOS管102的沟道有效长度,从而第二MOS管102′输出的驱动电流小于第二MOS管102的输出的驱动电流。
请参阅图4,图4中的实线曲线对应图3所示第二MOS管102′输出的驱动电流,点划线曲线对应图2所示第二MOS管102输出的驱动电流,虚线曲线则对应图1所示的第一MOS管101输出的驱动电流。因此,存储单元中第二MOS管无论采用图2所示的结构或者图3所示的结构,只读存储器都能依靠第二MOS管与第一MOS管输出的驱动电流的差别来辨别信号“0”或“1”。第二MOS管优选地选择图3所示的结构,由于图3所示的第二MOS管102′与第一MOS管输出的驱动电流是最大的,更利于信息读取装置清楚分辨只读存储器存储的信号“0”或“1”。
以P型存储单元为例,两种不同结构的存储单元均为P型存储单元。第一MOS管的源极和漏极均设有P型轻掺杂漏区(PLDD),第二MOS管的源极和漏极其中之一具有P型轻掺杂漏区或者均无P型轻掺杂漏区。
以N型存储单元为例,两种不同结构的存储单元为N型存储单元。第一MOS管的源极和漏极均设有N型轻掺杂漏区,第二MOS管的源极和漏极其中之一具有N型轻掺杂漏区或者均无N型轻掺杂漏区。
一种上述只读存储器实施例的制作方法,包括以下步骤:
步骤1:提供硅衬底,在硅衬底同时形成两种不同结构的存储单元的有源区。请参阅图1至图3以及图5,同时在硅衬底上形成图1和图2或图3所示的第一MOS管和第二MOS管的有源区10。图5所示有源区10为有源区掩模板上只读存储器存储单元部分版图示意图。
步骤2:在有源区10表面形成两种不同结构存储单元的栅氧介质及控制栅。请参阅图1至图3以及图5,在有源区10表面同时形成依次堆叠的MOS管的栅氧介质17及控制栅11。
步骤3:请参阅图1和图2,在第一MOS管101控制栅11的两侧形成漏极16及源极14各自的轻掺杂漏区12,同时在第二MOS管102控制栅11的一侧形成漏极20的轻掺杂漏区12或源极18的轻掺杂漏区12。或者,请参阅图1和图3仅在第一MOS管101控制栅11的两侧形成漏极20及源极18各自的轻掺杂漏区12,第二MOS管102′的控制栅11两侧无需形成轻掺杂区。
步骤3具体包括以下分步骤:
步骤31:在形成有控制栅11的硅衬底表面涂覆光阻;
步骤32:去除两种不同结构存储单元中即将形成轻掺杂漏区的区域上的光阻部分,以便后序步骤进行离子注入;
步骤33:向去除了光阻的区域进行离子注入,形成轻掺杂漏区;
步骤34:去除离子注入后残留在硅衬底表面的光阻。
其中,步骤32包括以下步骤:
提供轻掺杂漏区掩模板,将第一MOS管101漏极16和源极14的轻掺杂漏区12和第二MOS管102漏极20或源极18的轻掺杂漏区12定义在轻掺杂漏区掩模板上。或者,选择优选方案:仅第一MOS管101需要形成轻掺杂漏区12。因此,仅将第一MOS管101漏极20和源极18的轻掺杂漏区12定义在轻掺杂漏区掩模板上。如图5示例的区域20为轻掺杂漏区掩模板上定义的两个图1所示的第一MOS管101漏极16及源极14的轻掺杂漏区12。图5例举的仅为只读存储器中存储单元部分版图示意图。实际上,只读存储器中包含了若干个如图1所示的第一MOS管101和若干图3所示的第二MOS管102′。因此在轻掺杂漏区的掩模板上实际上定义有若干个区域20对应于若干个第一MOS管101漏极16和源极14的轻掺杂漏区12。
通过轻掺杂漏区的掩模板,曝光形成有控制栅11的硅衬底表面的光阻,显影去除硅衬底表面对应于轻掺杂漏区掩模板上定义的轻掺杂漏区区域20上的光阻部分。
其中,步骤33注入的离子类型是依据只读存储器中存储单元的类型而定。若存储单元为P型,第一MOS管和第二MOS管则均为PMOS管,轻掺杂漏区对应为P型轻掺杂漏区,步骤33注入的离子类型则为P型。若存储单元为N型,第一MOS管和第二MOS管则均为NMOS管,轻掺杂漏区对应为N型轻掺杂漏区,步骤33注入的离子类型则为N型。
步骤4:在第一MOS管和第二MOS管的控制栅11两侧形成侧壁。请参阅图1、图2或图3,形成的控制栅11两侧的侧壁13可以通过以下例举的实现方法形成:在完成轻掺杂漏区离子注入后,在控制栅11表面生长绝缘介质层,然后进行刻蚀形成绝缘介质材料的侧壁13。
步骤5:在具有侧壁13的控制栅11两侧同时形成图1所示的第一MOS管101漏极16及源极14各自的离子掺杂区和图2或图3所示的第二MOS管102或102′漏极20或20′及源极18或18′各自的离子掺杂区。MOS管漏极和源极的离子掺杂区主要通过以下步骤完成:在形成带有侧壁的控制栅的硅衬底表面涂敷光阻,通过漏极和源极掩模板曝光,去除漏极和源极区域上的光阻。请参阅图5,虚线框21为漏极和源极掩模板上示意的漏极和源极的离子掺杂区。然后进行漏极和源极的离子注入,形成漏极和源极的离子掺杂区,即漏极和源极。最后去除离子注入残留在硅衬底表面的光阻。
因此,从整个只读存储器的制作方法中可以看出,相对传统的只读存储器,整个过程无需额外的掩模板,和传统MOS管的制作工艺兼容。因此,本实施例的只读存储器的制作周期会缩短,其成本也有所降低。
以上实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (6)
1.一种只读存储器,包含若干个阵列排布的存储单元,其特征在于,所述只读存储器包含两种不同结构的存储单元;所述两种存储单元分别为第一MOS管和第二MOS管;所述第一MOS管的源极和漏极均设有轻掺杂漏区,所述第二MOS管的源极和漏极其中之一具有轻掺杂漏区或者均无轻掺杂漏区。
2.根据权利要求1所述的只读存储器,其特征在于,所述两种不同结构的存储单元均为P型存储单元,所述第一MOS管的源极和漏极均设有P型轻掺杂漏区,所述第二MOS管的源极和漏极其中之一具有P型轻掺杂漏区或者均无P型轻掺杂漏区。
3.根据权利要求1所述的只读存储器,其特征在于,所述两中不同结构的存储单元均为N型存储单元,所述第一MOS管的源极和漏极均设有N型轻掺杂漏区,所述第二MOS管的源极和漏极其中之一具有N型轻掺杂漏区或者均无N型轻掺杂漏区。
4.一种如权利要求1所述的只读存储器的制作方法,其特征在于,包括以下步骤:
步骤1:提供硅衬底,在所述硅衬底同时形成所述两种不同结构的存储单元的有源区;
步骤2:在所述有源区表面形成所述两种不同结构存储单元的栅氧介质及控制栅;
步骤3:在所述第一MOS管控制栅的两侧形成漏极及源极各自的轻掺杂漏区,同时在第二MOS管控制栅的一侧形成漏极的轻掺杂漏区或源极的轻掺杂漏区;或者仅在第一MOS管控制栅的两侧形成漏极及源极各自的轻掺杂漏区;
步骤4:在所述第一MOS管和第二MOS管的控制栅两侧形成侧壁;
步骤5:在具有所述侧壁的控制栅两侧同时形成所述第一MOS管漏极及源极各自的离子掺杂区和第二MOS管漏极及源极各自的离子掺杂区。
5.根据权利要求4所述的只读存储器的制作方法,其特征在于,所述步骤3包括以下分步骤:
步骤31:在形成有控制栅的硅衬底表面涂覆光阻;
步骤32:去除所述两种不同结构存储单元中即将形成所述轻掺杂漏区的区域上的光阻部分;
步骤33:向所述去除了光阻的区域进行离子注入,形成轻掺杂漏区;
步骤34:去除离子注入后残留在所述硅衬底表面的光阻。
6.根据权利要求5所述的只读存储器的制作方法,其特征在于,去除即将形成所述轻掺杂漏区的区域上的光阻部分包括以下步骤:
提供轻掺杂漏区掩模板,将所述第一MOS管漏极和源极的轻掺杂漏区和所述第二MOS管漏极或源极的轻掺杂漏区定义在所述轻掺杂漏区掩模板上;或者仅将所述第一MOS管漏极和源极的轻掺杂漏区定义在所述轻掺杂漏区掩模板上;
通过所述轻掺杂漏区的掩模板,曝光所述形成有控制栅的硅衬底表面的光阻,显影去除所述硅衬底表面对应于所述轻掺杂漏区掩模板上定义的轻掺杂漏区区域上的光阻部分。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110422511.9A CN103165611B (zh) | 2011-12-15 | 只读存储器及其制作方法 | |
PCT/CN2012/084284 WO2013086912A1 (zh) | 2011-12-15 | 2012-11-08 | 只读存储器及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110422511.9A CN103165611B (zh) | 2011-12-15 | 只读存储器及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103165611A true CN103165611A (zh) | 2013-06-19 |
CN103165611B CN103165611B (zh) | 2016-12-14 |
Family
ID=
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024026916A1 (zh) * | 2022-08-03 | 2024-02-08 | 长鑫存储技术有限公司 | 一种半导体结构及其制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4208780A (en) * | 1978-08-03 | 1980-06-24 | Rca Corporation | Last-stage programming of semiconductor integrated circuits including selective removal of passivation layer |
US6803283B1 (en) * | 2002-09-30 | 2004-10-12 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method to code flashROM using LDD and source/drain implant |
CN1967879A (zh) * | 2005-11-17 | 2007-05-23 | 力旺电子股份有限公司 | 非挥发性存储器及其制造方法与操作方法 |
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4208780A (en) * | 1978-08-03 | 1980-06-24 | Rca Corporation | Last-stage programming of semiconductor integrated circuits including selective removal of passivation layer |
US6803283B1 (en) * | 2002-09-30 | 2004-10-12 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method to code flashROM using LDD and source/drain implant |
CN1967879A (zh) * | 2005-11-17 | 2007-05-23 | 力旺电子股份有限公司 | 非挥发性存储器及其制造方法与操作方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024026916A1 (zh) * | 2022-08-03 | 2024-02-08 | 长鑫存储技术有限公司 | 一种半导体结构及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2013086912A1 (zh) | 2013-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8669607B1 (en) | Methods and apparatus for non-volatile memory cells with increased programming efficiency | |
JP2001024076A (ja) | フラッシュeepromセル及びその製造方法 | |
CN104425366A (zh) | 半导体结构的形成方法 | |
TW200605272A (en) | Single transistor dram cell with reduced current leakage and method of manufacture | |
US8877585B1 (en) | Non-volatile memory (NVM) cell, high voltage transistor, and high-K and metal gate transistor integration | |
JP2000208650A (ja) | 分割ゲ―ト・メモリ・セルの製造方法 | |
US7208371B2 (en) | Method of fabricating split gate flash memory device | |
CN105448842A (zh) | 半导体器件的制作方法 | |
CN103022040B (zh) | 只读存储器及其制作方法 | |
US6380045B1 (en) | Method of forming asymmetric wells for DRAM cells | |
CN103165611A (zh) | 只读存储器及其制作方法 | |
CN103165611B (zh) | 只读存储器及其制作方法 | |
US8243492B2 (en) | One time programmable memory device and manufacturing method of one time programmable memory device | |
CN1979788A (zh) | 多位闪存单元的制造方法 | |
US20120261740A1 (en) | Flash memory and method for fabricating the same | |
CN102751286B (zh) | 与深亚微米cmos逻辑工艺兼容的嵌入式动态存储器及制备方法 | |
US20130107630A1 (en) | Non-volatile memory devices having vertical drain to gate capacitive coupling | |
US6759298B2 (en) | Methods of forming an array of flash field effect transistors and circuitry peripheral to such array | |
KR20010061403A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
CN109103191B (zh) | 改善闪存单元擦除相关失效的工艺集成方法 | |
US6664164B2 (en) | UV-programmed P-type Mask ROM and fabrication thereof | |
US6579763B1 (en) | Methods of forming an array of FLASH field effect transistors and circuitry peripheral to the array | |
CN104600071B (zh) | 掩模型只读存储器及制造方法 | |
CN101452890B (zh) | 半导体装置及其制造方法 | |
CN109638015B (zh) | 分离栅flash器件的工艺方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |