CN104600071B - 掩模型只读存储器及制造方法 - Google Patents
掩模型只读存储器及制造方法 Download PDFInfo
- Publication number
- CN104600071B CN104600071B CN201310526470.7A CN201310526470A CN104600071B CN 104600071 B CN104600071 B CN 104600071B CN 201310526470 A CN201310526470 A CN 201310526470A CN 104600071 B CN104600071 B CN 104600071B
- Authority
- CN
- China
- Prior art keywords
- drain
- region
- memory cell
- nmos memory
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种掩模型只读存储器，NMOS存储单元所存储的信息包括信息1和信息0两种；信息0所对应的NMOS存储单元都包括：源区、漏区、轻掺杂漏区和栅极结构，在读取时沟道导通；信息1所对应的NMOS存储单元在信息0所对应的NMOS存储单元的基础上增加了漏端P型重掺杂区，漏端P型重掺杂区的掺杂浓度和漏区相当，在横向位置上漏端P型重掺杂区位于漏端的轻掺杂漏区和漏区之间；在读取时漏端P型重掺杂区对轻掺杂漏区和漏区进行夹断并使沟道不导通。本发明还公开了一种掩模型只读存储器的制造方法。本发明能降低器件的面积、提高器件的集成度、降低工艺成本，能提高器件的击穿电压并易于集成。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种掩模型只读存储器；本发明还涉及一种掩模型只读存储器的制造方法。
背景技术
可编程只读存储器(Read-Only Memory，ROM)包括掩模型只读存储器(MASK ROM)，MASK ROM的内容能由用户自己定制，然后通过集成电路制造过程中的掩模工艺来实现满足用户需要的ROM编程。
现有一种Mask ROM通常采用的编码方式为：通过设置漏极端的通孔(Via)的有无对NMOS存储单元器件进行0和1编码，该种编码形成的MASK ROM简称为Via ROM。Via ROM需要对漏区上方是否设置接触孔来进行NMOS存储单元的编程，每一个NMOS存储单元存储信息完全是由漏区决定的，故无法实现相邻的两个NMOS存储单元共用同一个漏区，所以现有ViaROM只能实现两个相邻的NMOS存储单元之间的源区共用、不能实现漏区共用，故现有ViaROM中，一个有源区中只能设置两个NMOS存储单元，各有源区之间必须通过浅沟槽场氧进行隔离，这样漏区的过多的设置以及浅沟槽场氧的过多的设置都大大增加了器件的面积，降低了器件的集成度，提高了工艺成本。
现有另一种Mask ROM通常采用的编码方式为沟道离子注入编码，即通过对器件即NMOS存储单元器件的沟道区进行离子注入来对器件设置不同的开启电压来对器件进行编码。沟道离子注入编码有如下的问题：
首先、为了获得足够高的阈值电压，沟道内必须注入的高浓度的离子，在形成器件之后，由于源漏区的注入离子类型与上述沟道区的高浓度的注入离子类型相反，这会降低漏极与衬底之间的击穿电压。
另外、对沟道区进行编码时的沟道区的离子注入的注入能量会很高，当进行沟道区的离子注入时，沟道区外需要采用光刻胶来阻挡该离子注入对沟道区外的影响，而由于沟道区的离子注入很有很高的能量，为了保证沟道区外用于阻挡的光刻胶不被注入离子穿透，光刻胶的厚度必须较厚，过厚的光刻胶层不易精确的控制形貌，这样不利于器件集成。
发明内容
本发明所要解决的技术问题是提供一种掩模型只读存储器，能降低器件的面积、提高器件的集成度、降低工艺成本，能提高器件的击穿电压并且有利于器件集成。为此，本发明还提供一种掩模型只读存储器的制造方法。
为解决上述技术问题，本发明提供的掩模型只读存储器形成于硅衬底上，在所述硅衬底上形成浅沟槽场氧隔离结构，由所述浅沟槽场氧隔离出多个有源区；在所述有源区中形成有P阱。
所述掩模型只读存储器的NMOS存储单元形成于所述有源区中，且每一个所述有源区中形成有多个所述NMOS存储单元。
所述NMOS存储单元所存储的信息包括信息1和信息0两种。
信息0所对应的所述NMOS存储单元都包括：源区、漏区、轻掺杂漏区和栅极结构，所述栅极结构包括依次形成于所述有源区表面的栅介质层、多晶硅栅和栅极硬掩膜层，在所述栅极结构的侧面形成有侧墙；所述轻掺杂漏区和所述栅极结构自对准，所述源区和所述漏区分别和所述栅极结构的侧墙自对准，被所述多晶硅栅所覆盖的所述有源区表面用于形成沟道；在所述源区接地、所述多晶硅栅和所述漏区都接高电位时所述源区和所述漏区通过所述沟道导通。
信息1所对应的所述NMOS存储单元在信息0所对应的所述NMOS存储单元的基础上增加了漏端P型重掺杂区，所述漏端P型重掺杂区为一掺杂浓度和所述漏区为同一数量级的离子注入区，在横向位置上所述漏端P型重掺杂区位于漏端的所述轻掺杂漏区和所述漏区之间；在所述源区接地、所述多晶硅栅和所述漏区都接高电位时所述漏端P型重掺杂区对漏端的所述轻掺杂漏区和所述漏区进行夹断，使所述源区和所述漏区之间的沟道不导通。
进一步的改进是，每一个所述有源区中形成的多个所述NMOS存储单元的结构关系有：当前所述NMOS存储单元的所述漏区和前一个所述NMOS存储单元的所述漏区共用同一个N型重掺杂区，当前所述NMOS存储单元的所述源区和下一个所述NMOS存储单元的所述源区共用同一个N型重掺杂区。
进一步的改进是，位于同一所述有源区中的所述NMOS存储单元的漏区都通过接触孔连接到同一位线。
为解决上述技术问题，本发明提供的掩模型只读存储器的制造方法包括如下步骤：
步骤一、利用光刻刻蚀工艺在所述硅衬底上形成浅沟槽，由所述浅沟槽定义出所述有源区；在所述浅沟槽中填充氧化硅形成浅沟槽场氧；进行P型离子注入在所述有源区中形成所述P阱。
步骤二、在所述硅衬底的表面依次生长所述栅介质层和第一多晶硅层，采用N型离子注入工艺对所述第一多晶硅层进行重掺杂，在所述第一多晶硅层表面淀积第二氮化硅层，由所述第二氮化硅层作为所述栅极硬掩膜层。
步骤三、用光刻工艺定义出各所述NMOS存储单元的栅极图形；根据光刻定义的栅极图形依次对所述栅极硬掩膜层和所述第一多晶硅层进行刻蚀并形成各所述NMOS存储单元的所述栅极结构，由刻蚀后的所述第一多晶硅层组成所述多晶硅栅。
步骤四、进行N型轻掺杂漏注入，所述N型轻掺杂漏注入在各所述NMOS存储单元的所述栅极结构的两侧形成所述轻掺杂漏区,所述轻掺杂漏区和各所述NMOS存储单元的所述栅极结构自对准。
步骤五、在所述硅衬底正面淀积一层第三介质层，对所述第三介质层进行刻蚀并在所述栅极结构侧面形成由刻蚀后余下的所述第三介质层组成的侧墙。
步骤六、进行N型源漏离子注入形成各所述NMOS存储单元的所述源区和所述漏区，所述源区或所述漏区和对应的所述栅极结构侧面的所述侧墙自对准。
步骤七、采用光刻工艺形成第一光刻胶图形，所述第一光刻胶图形定义出信息1所对应的所述NMOS存储单元的漏区位置并将该漏区位置光刻胶去除、该漏区位置外用光刻胶覆盖；进行带倾角的P型离子注入形成信息1所对应的所述NMOS存储单元的所述漏端P型重掺杂区；在所述漏端P型重掺杂区的离子注入之后对所述硅衬底进行快速热退火工艺。
进一步的改进是，每一个所述有源区中形成的多个所述NMOS存储单元的结构关系有：当前所述NMOS存储单元的所述漏区和前一个所述NMOS存储单元的所述漏区共用同一个N型重掺杂区，当前所述NMOS存储单元的所述源区和下一个所述NMOS存储单元的所述源区共用同一个N型重掺杂区。
进一步的改进是，位于同一所述有源区中的所述NMOS存储单元的漏区都通过接触孔连接到同一位线。
进一步的改进是，所述第三介质层为一氮化硅层，所述第三介质层的厚度为
进一步的改进是，步骤七中的所述漏端P型重掺杂区的离子注入的注入角度为45度。
本发明掩模型只读存储器通过在器件的漏区和轻掺杂漏区之间形成漏端P型重掺杂区来实现对器件的编程，由于漏端P型重掺杂区仅需对漏区和轻掺杂漏区进行夹断即可实现器件的编程，故漏端P型重掺杂区在横向位置上位于漏区和轻掺杂漏区之间即可，能够消除现有采用沟道离子注入编码时需要在整个沟道区能进行高浓度的离子注入从而会降低漏极与衬底之间的击穿电压的缺陷，所以本发明能够提高器件的击穿电压。
另外，本发明的漏端P型重掺杂区在纵向上能够覆盖漏区和轻掺杂漏区即可，所以漏端P型重掺杂区的注入能量能够和漏区和轻掺杂漏区的注入能量相当，由于漏区和轻掺杂漏区的离子注入都是表面注入，相对于现有采用沟道离子注入编码时需要在整个沟道区的纵向深度中进行注入的情形，本发明能够大大减小编程时漏端P型重掺杂区的注入能量，从而也能够减少该注入时所采用的光刻胶的厚度，光刻胶层形貌容易精确控制，有利于器件集成。
相对于现有Via ROM器件结构，本发明相邻的NMOS存储单元之间能够共用源区或共用漏区，所以本发明能够实现在一个有源区中形成多个NMOS存储单元，且能够实现漏区和同一位线相连接的所有NMOS存储单元都能形成在同一有源区中，本发明不仅能够减少漏区的总占用面积，还能减少浅沟槽场氧所占用的面积，所以本发明能大大降低器件的面积、提高器件的集成度并降低工艺成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例掩模型只读存储器的NMOS存储单元的剖面图；
图2是本发明实施例方法的流程图；
图3A-图3C是本发明实施例方法各步骤中NMOS存储单元的剖面图。
具体实施方式
如图1所示，是本发明实施例掩模型只读存储器的NMOS存储单元的剖面图；本发明实施例掩模型只读存储器形成于硅衬底上，在所述硅衬底上形成浅沟槽场氧隔离结构，由所述浅沟槽场氧隔离出多个有源区；在所述有源区中形成有P阱101。
所述掩模型只读存储器的NMOS存储单元形成于所述有源区中，且每一个所述有源区中形成有多个所述NMOS存储单元。所述NMOS存储单元所存储的信息包括信息1和信息0两种，图1中只示意出了两个所述NMOS存储单元，且该两个所述NMOS存储单元所存储的信息分别为信息1和信息0，虚线框111所对应区域为所存储的信息为信息1的所述NMOS存储单元的区域，虚线框112所对应区域为所存储的信息为信息0的所述NMOS存储单元的区域。
参考虚线框112所示，信息0所对应的所述NMOS存储单元都包括：源区107、漏区106、轻掺杂漏区105和栅极结构，所述栅极结构包括依次形成于所述有源区表面的栅介质层102a、多晶硅栅102和栅极硬掩膜层103，在所述栅极结构的侧面形成有侧墙104；较佳为，所述栅介质层102a为一栅氧化层，所述栅极硬掩膜层103由氮化硅组成，所述侧墙104由氮化硅组成。所述轻掺杂漏区105和所述栅极结构自对准，所述源区107和所述漏区106分别和所述栅极结构的侧墙104自对准，被所述多晶硅栅102所覆盖的所述有源区表面用于形成沟道。在所述掩模型只读存储器还包括多根位线、多根字线和多根接地线并排列成阵列结构中，所述源区107通过接触孔110和所述接地线连接，所述漏区106通过所述接触孔110和所述位线连接，所述多晶硅栅102通过接触孔110和所述字线连接。在所述源区107接地、所述多晶硅栅102和所述漏区106都接高电位时所述源区107和所述漏区106通过所述沟道导通，也即所述信息0所对应的所述NMOS存储单元在读取时处于导通的状态，这样所述漏区106的电位被拉低到地电位，和所述漏区106连接的位线也变为低电位，读取的信息为0。
参考虚线框111所示，信息1所对应的所述NMOS存储单元在信息0所对应的所述NMOS存储单元的基础上增加了漏端P型重掺杂区109，所述漏端P型重掺杂区109为一掺杂浓度和所述漏区106为同一数量级的离子注入区，在横向位置上所述漏端P型重掺杂区109位于漏端的所述轻掺杂漏区105和所述漏区106之间；在所述源区107接地、所述多晶硅栅102和所述漏区106都接高电位时所述漏端P型重掺杂区109对漏端的所述轻掺杂漏区105和所述漏区106进行夹断，使所述源区107和所述漏区106之间的沟道不导通，也即所述信息1所对应的所述NMOS存储单元在读取时处于断开的状态，这样所述漏区106的电位保持为高电位，和所述漏区106连接的位线也保持为高电位，读取的信息为1。
较佳为，每一个所述有源区中形成的多个所述NMOS存储单元的结构关系有：当前所述NMOS存储单元的所述漏区106和前一个所述NMOS存储单元的所述漏区106共用同一个N型重掺杂区，当前所述NMOS存储单元的所述源区107和下一个所述NMOS存储单元的所述源区107共用同一个N型重掺杂区。位于同一所述有源区中的所述NMOS存储单元的漏区106都通过接触孔连接到同一位线。所以本发明实施例在一个所述有源区中能够形成一根位线所对应的所有所述NMOS存储单元，相对于现有Via ROM器件结构，本发明实施例能大大减少器件的面积，提高器件的集成度并降低工艺成本。
另外，本发明实施例中，所述漏端P型重掺杂区109的结深和轻掺杂漏区105以及漏区106的结深相当，远低于用于形成沟道区的所述P阱101的结深，故所述漏端P型重掺杂区109的形成工艺简单，易于集成。
如图2所示，是本发明实施例方法的流程图；如图3A至图3C所示，是本发明实施例方法各步骤中NMOS存储单元的剖面图。本发明实施例掩模型只读存储器的制造方法包括如下步骤：
步骤一、如图3A所示，利用光刻刻蚀工艺在所述硅衬底上形成浅沟槽，由所述浅沟槽定义出所述有源区；在所述浅沟槽中填充氧化硅形成浅沟槽场氧；进行P型离子注入在所述有源区中形成所述P阱101；
步骤二、如图3A所示，在所述硅衬底的表面依次生长所述栅介质层102a和第一多晶硅层，采用N型离子注入工艺对所述第一多晶硅层进行重掺杂，在所述第一多晶硅层表面淀积第二氮化硅层，由所述第二氮化硅层作为所述栅极硬掩膜层103。较佳为，所述栅介质层102a采用热氧化工艺生长。
步骤三、如图3A所示，用光刻工艺定义出各所述NMOS存储单元的栅极图形；根据光刻定义的栅极图形依次对所述栅极硬掩膜层103和所述第一多晶硅层进行刻蚀并形成各所述NMOS存储单元的所述栅极结构，由刻蚀后的所述第一多晶硅层组成所述多晶硅栅102。
步骤四、如图3B所示，进行N型轻掺杂漏注入，所述N型轻掺杂漏注入在各所述NMOS存储单元的所述栅极结构的两侧形成所述轻掺杂漏区105,所述轻掺杂漏区105和各所述NMOS存储单元的所述栅极结构自对准。
步骤五、如图3B所示，在所述硅衬底正面淀积一层第三介质层，对所述第三介质层进行刻蚀并在所述栅极结构侧面形成由刻蚀后余下的所述第三介质层组成的侧墙104。较佳为，所述第三介质层为一氮化硅层，所述第三介质层的厚度为
步骤六、如图3B所示，进行N型源漏离子注入形成各所述NMOS存储单元的所述源区107和所述漏区106，所述源区107或所述漏区106和对应的所述栅极结构侧面的所述侧墙104自对准。
步骤七、如图3C所示，采用光刻工艺形成第一光刻胶图形108，所述第一光刻胶图形108定义出信息1所对应的所述NMOS存储单元的漏区106位置并将该漏区106位置光刻胶去除、该漏区106位置外用光刻胶覆盖；进行带倾角的P型离子注入形成信息1所对应的所述NMOS存储单元的所述漏端P型重掺杂区109；在所述漏端P型重掺杂区109的离子注入之后对所述硅衬底进行快速热退火工艺。较佳为，所述漏端P型重掺杂区109的离子注入的注入角度为45度。
最后如图1所示，淀积形成层间膜，并采用光刻刻蚀工艺对所述层间膜进行刻蚀分别形成所述接触孔110，在所述接触孔110中填充金属。在层间膜上形成金属层，对金属层进行刻蚀形成所述字线、所述位线和所述接地线。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (8)
1.一种掩模型只读存储器，其特征在于：掩模型只读存储器形成于硅衬底上，在所述硅衬底上形成浅沟槽场氧隔离结构，由所述浅沟槽场氧隔离出多个有源区；在所述有源区中形成有P阱；
所述掩模型只读存储器的NMOS存储单元形成于所述有源区中，且每一个所述有源区中形成有多个所述NMOS存储单元；
所述NMOS存储单元所存储的信息包括信息1和信息0两种；
信息0所对应的所述NMOS存储单元都包括：源区、漏区、轻掺杂漏区和栅极结构，所述栅极结构包括依次形成于所述有源区表面的栅介质层、多晶硅栅和栅极硬掩膜层，在所述栅极结构的侧面形成有侧墙；所述轻掺杂漏区和所述栅极结构自对准，所述源区和所述漏区分别和所述栅极结构的侧墙自对准，被所述多晶硅栅所覆盖的所述有源区表面用于形成沟道；在所述源区接地、所述多晶硅栅和所述漏区都接高电位时所述源区和所述漏区通过所述沟道导通；
信息1所对应的所述NMOS存储单元在信息0所对应的所述NMOS存储单元的基础上增加了漏端P型重掺杂区，所述漏端P型重掺杂区为一掺杂浓度和所述漏区为同一数量级的离子注入区，在横向位置上所述漏端P型重掺杂区位于漏端的所述轻掺杂漏区和所述漏区之间；在所述源区接地、所述多晶硅栅和所述漏区都接高电位时所述漏端P型重掺杂区对漏端的所述轻掺杂漏区和所述漏区进行夹断，使所述源区和所述漏区之间的沟道不导通。
2.如权利要求1所述的掩模型只读存储器，其特征在于：每一个所述有源区中形成的多个所述NMOS存储单元的结构关系有：当前所述NMOS存储单元的所述漏区和前一个所述NMOS存储单元的所述漏区共用同一个N型重掺杂区，当前所述NMOS存储单元的所述源区和下一个所述NMOS存储单元的所述源区共用同一个N型重掺杂区。
3.如权利要求1或2所述的掩模型只读存储器，其特征在于：位于同一所述有源区中的所述NMOS存储单元的漏区都通过接触孔连接到同一位线。
4.一种制造如权利要求1所述的掩模型只读存储器的方法，其特征在于，包括如下步骤：
步骤一、利用光刻刻蚀工艺在所述硅衬底上形成浅沟槽，由所述浅沟槽定义出所述有源区；在所述浅沟槽中填充氧化硅形成浅沟槽场氧；进行P型离子注入在所述有源区中形成所述P阱；
步骤二、在所述硅衬底的表面依次生长所述栅介质层和第一多晶硅层，采用N型离子注入工艺对所述第一多晶硅层进行重掺杂，在所述第一多晶硅层表面淀积第二氮化硅层，由所述第二氮化硅层作为所述栅极硬掩膜层；
步骤三、用光刻工艺定义出各所述NMOS存储单元的栅极图形；根据光刻定义的栅极图形依次对所述栅极硬掩膜层和所述第一多晶硅层进行刻蚀并形成各所述NMOS存储单元的所述栅极结构，由刻蚀后的所述第一多晶硅层组成所述多晶硅栅；
步骤四、进行N型轻掺杂漏注入，所述N型轻掺杂漏注入在各所述NMOS存储单元的所述栅极结构的两侧形成所述轻掺杂漏区,所述轻掺杂漏区和各所述NMOS存储单元的所述栅极结构自对准；
步骤五、在所述硅衬底正面淀积一层第三介质层，对所述第三介质层进行刻蚀并在所述栅极结构侧面形成由刻蚀后余下的所述第三介质层组成的侧墙；
步骤六、进行N型源漏离子注入形成各所述NMOS存储单元的所述源区和所述漏区，所述源区或所述漏区和对应的所述栅极结构侧面的所述侧墙自对准；
步骤七、采用光刻工艺形成第一光刻胶图形，所述第一光刻胶图形定义出信息1所对应的所述NMOS存储单元的漏区位置并将该漏区位置光刻胶去除、该漏区位置外用光刻胶覆盖；进行带倾角的P型离子注入形成信息1所对应的所述NMOS存储单元的所述漏端P型重掺杂区；在所述漏端P型重掺杂区的离子注入之后对所述硅衬底进行快速热退火工艺。
5.如权利要求4所述的方法，其特征在于：每一个所述有源区中形成的多个所述NMOS存储单元的结构关系有：当前所述NMOS存储单元的所述漏区和前一个所述NMOS存储单元的所述漏区共用同一个N型重掺杂区，当前所述NMOS存储单元的所述源区和下一个所述NMOS存储单元的所述源区共用同一个N型重掺杂区。
6.如权利要求4或5所述的掩模型只读存储器，其特征在于：位于同一所述有源区中的所述NMOS存储单元的漏区都通过接触孔连接到同一位线。
7.如权利要求4所述的方法，其特征在于：所述第三介质层为一氮化硅层，所述第三介质层的厚度为
8.如权利要求4所述的方法，其特征在于：步骤七中的所述漏端P型重掺杂区的离子注入的注入角度为45度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310526470.7A CN104600071B (zh) | 2013-10-30 | 2013-10-30 | 掩模型只读存储器及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310526470.7A CN104600071B (zh) | 2013-10-30 | 2013-10-30 | 掩模型只读存储器及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104600071A CN104600071A (zh) | 2015-05-06 |
| CN104600071B true CN104600071B (zh) | 2017-10-20 |
Family
ID=53125734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310526470.7A Active CN104600071B (zh) | 2013-10-30 | 2013-10-30 | 掩模型只读存储器及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104600071B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112185965B (zh) * | 2020-11-12 | 2023-11-10 | 上海华虹宏力半导体制造有限公司 | 一种掩模只读存储器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796149A (en) * | 1994-09-09 | 1998-08-18 | Nippon Steel Corporation | Semiconductor memory using different concentration impurity diffused layers |
| US6323091B1 (en) * | 1999-07-16 | 2001-11-27 | Zilog, Inc. | Method of forming semiconductor memory device with LDD |
| CN1459868A (zh) * | 2002-05-20 | 2003-12-03 | 旺宏电子股份有限公司 | 双位操作的罩幕式只读存储器结构及其制造方法 |
-
2013
- 2013-10-30 CN CN201310526470.7A patent/CN104600071B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796149A (en) * | 1994-09-09 | 1998-08-18 | Nippon Steel Corporation | Semiconductor memory using different concentration impurity diffused layers |
| US6323091B1 (en) * | 1999-07-16 | 2001-11-27 | Zilog, Inc. | Method of forming semiconductor memory device with LDD |
| CN1459868A (zh) * | 2002-05-20 | 2003-12-03 | 旺宏电子股份有限公司 | 双位操作的罩幕式只读存储器结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104600071A (zh) | 2015-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100472163B1 (ko) | 매립된 소스선 및 플로팅 게이트를 갖는 플로팅 게이트메모리 셀들의 반도체 메모리 어레이를 형성하는 자기정렬 방법 및 그것에 의해 형성된 메모리 어레이 | |
| CN104662666B (zh) | 具有屏蔽层的深耗尽型mos晶体管及其方法 | |
| US8093661B2 (en) | Integrated circuit device with single crystal silicon on silicide and manufacturing method | |
| KR20040083374A (ko) | 매립 부동 게이트 및 포인트 채널 영역을 구비한 부동게이트 메모리 셀의 반도체 메모리 어레이 | |
| US10319827B2 (en) | High voltage transistor using buried insulating layer as gate dielectric | |
| TW201539757A (zh) | 積體電路及其製造方法 | |
| CN104617097B (zh) | 掩模型只读存储器及其制造方法 | |
| US8853027B2 (en) | Split gate flash cell | |
| KR101159943B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| CN110504273B (zh) | 1.5t sonos闪存器件及工艺方法 | |
| CN104600071B (zh) | 掩模型只读存储器及制造方法 | |
| CN106158868A (zh) | 掩膜式只读存储阵列、其制作方法以及存储器的制作方法 | |
| CN101714529A (zh) | 半导体器件及制造该半导体器件的方法 | |
| KR100668752B1 (ko) | 비대칭접합이온주입을 이용한 반도체 메모리소자의제조방법 | |
| CN104600072B (zh) | 掩模型只读存储器及其制造方法 | |
| CN104617140A (zh) | 凹入式沟道存取晶体管器件及其制作方法 | |
| US6762104B2 (en) | Method for fabricating semiconductor device with improved refresh characteristics | |
| CN214068711U (zh) | 集成电路 | |
| CN100547798C (zh) | 半导体器件及其制造方法 | |
| CN108039350A (zh) | 改善闪存中高压器件栅极氧化层可靠性的工艺集成方法 | |
| CN103456629B (zh) | 借由倾斜注入在p沟道晶体管的主动区域中形成源极与漏极架构 | |
| KR20120008803A (ko) | 반도체 소자의 제조 방법 | |
| CN102130162A (zh) | Ldmos及其制造方法 | |
| CN109148557A (zh) | 超结器件及其制造方法 | |
| CN107346788B (zh) | Resurf半导体器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |