CN108039350A - 改善闪存中高压器件栅极氧化层可靠性的工艺集成方法 - Google Patents

改善闪存中高压器件栅极氧化层可靠性的工艺集成方法 Download PDF

Info

Publication number
CN108039350A
CN108039350A CN201711237456.XA CN201711237456A CN108039350A CN 108039350 A CN108039350 A CN 108039350A CN 201711237456 A CN201711237456 A CN 201711237456A CN 108039350 A CN108039350 A CN 108039350A
Authority
CN
China
Prior art keywords
oxide layer
layer
flash memory
tension apparatus
reliability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711237456.XA
Other languages
English (en)
Other versions
CN108039350B (zh
Inventor
田志
李娟娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711237456.XA priority Critical patent/CN108039350B/zh
Publication of CN108039350A publication Critical patent/CN108039350A/zh
Application granted granted Critical
Publication of CN108039350B publication Critical patent/CN108039350B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种改善闪存中高压器件栅极氧化层可靠性的工艺集成方法，包括步骤：步骤一、提供一半导体衬底并形成场氧；步骤二、形成衬垫氧化层；步骤三、进行高压器件的阱区的离子注入；步骤四、进行各闪存单元的阈值电压调整离子注入；步骤五、同时去除闪存单元区和高压器件区的衬垫氧化层；步骤六、同时在闪存单元区和高压器件区的半导体衬底表面形成闪存单元的所需的隧穿氧化层；步骤七、形成第一层多晶硅和ONO层；步骤八、刻蚀形成闪存单元的栅极结构所需的浮栅多晶硅层和ONO层。本发明能减少高压器件栅极氧化层的损伤，改善高压器件栅极氧化层的可靠性，并进而提高高压器件的可靠性。

Description

改善闪存中高压器件栅极氧化层可靠性的工艺集成方法
技术领域
本发明涉及一种半导体集成电路的制造方法，特别是涉及一种改善闪存中高压器件栅极氧化层可靠性的工艺集成方法。
背景技术
闪存(Flash)由于其具有高密度，低价格，和电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。目前闪存单元主要是在65纳米技术节点进行，随着对大容量闪存的要求，利用现有技术节点，每片硅片上的芯片数量将会减少。同时新的技术节点的日益成熟，也促使闪存单元用高节点的技术进行生产。意味着需要将闪存单元的尺寸进行缩减，按照原有结构进行的闪存单元的有源区宽度和沟道的长度的缩减，都会使闪存单元的性能受到影响。
现有的NOR flash闪存中会使用高压器件和核心器件,高压器件可以提供如5.0V的高压且这种高压器件是为闪存单元的编程和擦除提供高电压；核心器件主要是工作电压为3.3V或1.8V的逻辑器件。这些高电压的稳定性，对于闪存单元的编程和擦除态后的分布极其重要，因此对与高压区的栅级氧化硅的可靠性要求很高。现有工艺中，通常是先进行高压器件的势阱即阱区如P阱或N阱的离子注入，然后进行闪存单元的电压调整离子注入，以及前面衬垫氧化硅的去除，闪存单元区域隧穿氧化硅的形成，浮栅极多晶硅形成，氧化硅-氮化硅-氧化硅(ONO)形成，以及高压区域浮栅极和ONO去除后生长高压器件区域的栅极氧化硅。在这个工艺中，闪存单元区域的隧穿氧化层形成前，仅有闪存单元区域的衬垫氧化层被去除，而高压器件区域还是以前的衬垫氧化层。这个被高压势阱离子注入损伤，被多次光刻胶去除，以及隧穿氧化硅形成影响的氧化硅，在后续浮栅极和ONO层去除时容易受到刻蚀的损伤，造成器件的可靠性退化。
发明内容
本发明要解决的技术问题是提供一种改善闪存中高压器件栅极氧化层可靠性的工艺集成方法，能减少高压器件栅极氧化层的损伤，改善高压器件栅极氧化层的可靠性，并进而提高高压器件的可靠性。
为解决上述技术问题，本发明的改善闪存中高压器件栅极氧化层可靠性的工艺集成方法包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面形成场氧并由所述场氧隔离出有源区。
闪存包括集成在同一芯片上的高压器件区和闪存单元区；所述高压器件区的高压器件为所述闪存单元区的闪存单元的擦除和编程所需的电压。
步骤二、在所述半导体衬底表面形成衬垫氧化层。
步骤三、进行所述高压器件的阱区的离子注入，所述高压器件的阱区的离子注入穿过所述衬垫氧化层并会对所述衬垫氧化层带来损伤。
步骤四、进行各所述闪存单元的阈值电压调整离子注入。
步骤五、同时去除所述闪存单元区和所述高压器件区的所述衬垫氧化层，通过去除所述高压器件区域的所述衬垫氧化层防止具有损伤的所述衬垫氧化层给所述高压器件的可靠性带来影响。
步骤六、形成所述闪存单元的所需的隧穿氧化层，所述隧穿氧化层同时形成于所述闪存单元区和所述高压器件区的所述半导体衬底表面。
步骤七、在所述隧穿氧化层表面形成第一层多晶硅和ONO层。
步骤八、采用光刻工艺对刻蚀区域进行选定，依次对所述ONO层和所述第一层多晶硅进行刻蚀形成所述闪存单元的栅极结构所需的浮栅多晶硅层和所述ONO层，所述浮栅多晶硅层由刻蚀后的所述第一层多晶硅组成；所述高压器件区的所述ONO层和所述第一层多晶硅都被去除而将所述隧穿氧化层表面露出，以所述隧穿氧化层作为所述高压器件的栅极氧化层，利用所述隧穿氧化层没有受到步骤三的离子注入损伤的提高所述高压器件的可靠性。
进一步的改进是，步骤三中的所述高压器件的阱区包括深N阱(DNW)，形成于所述深N阱的选定区域中的高压N阱(HVNW)和高压P阱(HVPW)。
所述闪存单元区中也形成有所述深N阱，在所述深N阱中形成有高压P阱。
进一步的改进是，步骤四中的各所述闪存单元的阈值电压调整离子注入形成的阈值电压调整注入区形成于对应的所述高压P阱中。
进一步的改进是，所述高压器件包括高压PMOS器件和高压NMOS器件，所述高压PMOS器件形成于所述高压N阱上，所述高压NMOS器件形成于所述高压P阱上。
进一步的改进是，步骤八之后还包括：
步骤九、形成第二层多晶硅，对所述第二层多晶硅进行光刻刻蚀同时形成所述闪存单元的控制栅多晶硅和所述高压器件的栅极多晶硅。
进一步的改进是，所述闪存还包括集成在同一芯片上的核心器件区，所述核心器件区中包括逻辑器件，所述逻辑器件的工作电压低于所述高压器件的工作电压。
进一步的改进是，所述半导体衬底为硅衬底。
进一步的改进是，所述场氧采用浅沟槽隔离工艺形成；或者，所述场氧采用局部场氧化工艺形成。
进一步的改进是，所述闪存为NOR型闪存。
进一步的改进是，所述高压器件的工作电压为5V，所述逻辑器件的工作电压包括3.3V和1.8V。
本发明利用高压器件和闪存单元器件的集成工艺中在闪存单元的阈值电压调整离子注入之后会去除衬垫氧化层的特点同时将高压器件区的衬垫氧化层也一并去除，而在之后采用在形成闪存单元的隧穿氧化层中同时形成的隧穿氧化层作为高压器件区的栅氧化层，衬垫氧化层相比，后续形成的隧穿氧化层没有经历过高压器件的阱区的离子注入，所以不具有高压器件的阱区的离子注入所带来的损伤，这样最后能实现减少高压器件栅极氧化层的损伤，改善高压器件栅极氧化层的可靠性，并进而提高高压器件的可靠性。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是闪存芯片的器件区域的示意图；
图2是闪存的存储区的版图结构；
图3A-图3D是现有闪存的工艺集成方法各步骤中的器件结构图；
图4是本发明实施例流程图；
图5A-图5D是本发明实施例改善闪存中高压器件栅极氧化层可靠性的工艺集成方法各步骤中的器件结构图。
具体实施方式
本发明实施例方法是通过对现有技术进行分析的基础上形成的，故在详细描述本发明实施例方法之前先对现有方法分别进行如下介绍：
如图3A至图3D所示，是现有方法各步骤中的器件结构图，现有闪存的工艺集成方法包括如下步骤：
步骤一、如图3A所示，提供一半导体衬底301，在所述半导体衬底301表面形成场氧305并由所述场氧305隔离出有源区。
如图1所示，闪存包括集成在同一芯片201上的高压器件区203和闪存单元区202；所述高压器件区203的高压器件为所述闪存单元区202的闪存单元的擦除和编程所需的电压。
所述闪存还包括集成在同一芯片201上的核心器件区204，所述核心器件区204中包括逻辑器件，所述逻辑器件的工作电压低于所述高压器件的工作电压。
所述高压器件的工作电压为5V，所述逻辑器件的工作电压包括3.3V和1.8V。
所述半导体衬底301为硅衬底。所述场氧305采用浅沟槽隔离工艺形成；或者，所述场氧305采用局部场氧305化工艺形成。
步骤二、如图3A所示，在所述半导体衬底301表面形成衬垫氧化层306。
步骤三、如图3A所示，进行所述高压器件的阱区的离子注入，所述高压器件的阱区的离子注入穿过所述衬垫氧化层306并会对所述衬垫氧化层306带来损伤，损伤如标记401所示。
本发明实施例中，所述高压器件的阱区包括深N阱302，形成于所述深N阱302的选定区域中的高压N阱304和高压P阱303；
所述闪存单元区202中也形成有所述深N阱302，在所述深N阱302中形成有高压P阱303。
所述高压器件包括高压PMOS器件和高压NMOS器件，所述高压PMOS器件形成于所述高压N阱304上，所述高压NMOS器件形成于所述高压P阱303上。
步骤四、如图3B所示，进行各所述闪存单元的阈值电压调整离子注入并形成阈值电压调整注入区307。
各所述闪存单元的阈值电压调整离子注入形成的阈值电压调整注入区307形成于对应的所述高压P阱303中，各所述闪存单元为N型沟道器件。
步骤五、如图3B所示，同时去除所述闪存单元区202的所述衬垫氧化层306；所述高压器件区203的所述衬垫氧化层306保留。
步骤六、如图3C所示，形成所述闪存单元的所需的隧穿氧化层8。
步骤七、如图3C所示，在所述隧穿氧化层8表面形成第一层多晶硅9和ONO层10。
步骤八、如图3D所示，采用光刻工艺对刻蚀区域进行选定，依次对所述ONO层10和所述第一层多晶硅9进行刻蚀形成所述闪存单元的栅极结构所需的浮栅多晶硅层9和所述ONO层10，所述浮栅多晶硅层9由刻蚀后的所述第一层多晶硅9组成；所述高压器件区203的所述ONO层10和所述第一层多晶硅9都被去除而将所述衬垫氧化层306表面露出。由图3D所示可知，所述衬垫氧化层306的损伤401在经过所述ONO层10和所述第一层多晶硅9的刻蚀工艺后会增加。所述衬垫氧化层306所具有的损伤401最后会降低所述衬垫氧化层306的可靠性，而所述衬垫氧化层306会作为高压器件的栅氧化层，故最后后降低高压器件的可靠性。
本发明实施例方法：
如图4所示，是本发明实施例流程图；如图5A至图5D所示，是本发明实施例改善闪存中高压器件栅极氧化层可靠性的工艺集成方法各步骤中的器件结构图，本发明实施例改善闪存中高压器件栅极氧化层可靠性的工艺集成方法包括如下步骤：
步骤一、如图5A所示，提供一半导体衬底1，在所述半导体衬底1表面形成场氧5并由所述场氧5隔离出有源区。
如图1所示，闪存包括集成在同一芯片201上的高压器件区203和闪存单元区202；所述高压器件区203的高压器件为所述闪存单元区202的闪存单元的擦除和编程所需的电压。
所述闪存还包括集成在同一芯片201上的核心器件区204，所述核心器件区204中包括逻辑器件，所述逻辑器件的工作电压低于所述高压器件的工作电压。
所述高压器件的工作电压为5V，所述逻辑器件的工作电压包括3.3V和1.8V。
所述半导体衬底1为硅衬底。所述场氧5采用浅沟槽隔离工艺形成；或者，所述场氧5采用局部场氧5化工艺形成。
步骤二、如图5A所示，在所述半导体衬底1表面形成衬垫氧化层6。
步骤三、如图5A所示，进行所述高压器件的阱区的离子注入，所述高压器件的阱区的离子注入穿过所述衬垫氧化层6并会对所述衬垫氧化层6带来损伤，损伤如标记501所示。
本发明实施例中，所述高压器件的阱区包括深N阱2，形成于所述深N阱2的选定区域中的高压N阱4和高压P阱3；
所述闪存单元区202中也形成有所述深N阱2，在所述深N阱2中形成有高压P阱3。
所述高压器件包括高压PMOS器件和高压NMOS器件，所述高压PMOS器件形成于所述高压N阱4上，所述高压NMOS器件形成于所述高压P阱3上。
步骤四、如图5B所示，进行各所述闪存单元的阈值电压调整离子注入并形成阈值电压调整注入区7。
各所述闪存单元的阈值电压调整离子注入形成的阈值电压调整注入区7形成于对应的所述高压P阱3中，各所述闪存单元为N型沟道器件。
步骤五、如图5B所示，同时去除所述闪存单元区202和所述高压器件区203的所述衬垫氧化层6，通过去除所述高压器件区203域的所述衬垫氧化层6防止具有损伤的所述衬垫氧化层6给所述高压器件的可靠性带来影响。
步骤六、如图5C所示，形成所述闪存单元的所需的隧穿氧化层8，所述隧穿氧化层8同时形成于所述闪存单元区202和所述高压器件区203的所述半导体衬底1表面。
步骤七、如图5C所示，在所述隧穿氧化层8表面形成第一层多晶硅9和ONO层10。
步骤八、如图5D所示，采用光刻工艺对刻蚀区域进行选定，依次对所述ONO层10和所述第一层多晶硅9进行刻蚀形成所述闪存单元的栅极结构所需的浮栅多晶硅层9和所述ONO层10，所述浮栅多晶硅层9由刻蚀后的所述第一层多晶硅9组成；所述高压器件区203的所述ONO层10和所述第一层多晶硅9都被去除而将所述隧穿氧化层8表面露出，以所述隧穿氧化层8作为所述高压器件的栅极氧化层，利用所述隧穿氧化层8没有受到步骤三的离子注入损伤的提高所述高压器件的可靠性。
步骤九、形成第二层多晶硅，对所述第二层多晶硅进行光刻刻蚀同时形成所述闪存单元的控制栅多晶硅和所述高压器件的栅极多晶硅。
所述闪存为NOR型闪存，如图2所示，是闪存的闪存单元区202的版图结构；所述闪存单元区202包括由多个闪存单元排列形成的闪存单元阵列。闪存单元阵列请参考图1所示。
各所述闪存单元的栅极结构包括由隧穿氧化层8、浮栅多晶硅层9、ONO层10和控制栅多晶硅形成的叠加结构。
在所述闪存单元阵列中，在所述芯片的半导体衬底1表面形成有由场氧5隔离出的有源区，所述有源区的俯视面尺寸和所述浮栅多晶硅层9的俯视面尺寸相同且所述有源区自对准形成于所述浮栅多晶硅层9的底部，同一列的所述闪存单元都位于同一所述有源区上，同一列的所述浮栅多晶硅层9的多晶硅组成多晶硅列103；同一行的各所述闪存单元的所述控制栅多晶硅的多晶硅都连接在一起组成多晶硅栅行101。多晶硅列103和多晶硅栅行101请参考图1所示。
所述多晶硅栅行101和所述多晶硅列103相叠加的区域组成各所述闪存单元的栅极结构。各所述闪存单元的栅极结构所覆盖的区域为沟道区，图1中尺寸W为沟道区的宽度，尺寸L为沟道区的长度。
在各所述栅极结构的所述控制栅多晶硅两侧的所述有源区中分别形成有对应的闪存单元的源区和漏区，各所述闪存单元的漏区的顶部通过接触孔104连接对应列的位线上。各所述源区都和对应行的源极线102相连。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种改善闪存中高压器件栅极氧化层可靠性的工艺集成方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面形成场氧并由所述场氧隔离出有源区；
闪存包括集成在同一芯片上的高压器件区和闪存单元区；所述高压器件区的高压器件为所述闪存单元区的闪存单元的擦除和编程所需的电压；
步骤二、在所述半导体衬底表面形成衬垫氧化层；
步骤三、进行所述高压器件的阱区的离子注入，所述高压器件的阱区的离子注入穿过所述衬垫氧化层并会对所述衬垫氧化层带来损伤；
步骤四、进行各所述闪存单元的阈值电压调整离子注入；
步骤五、同时去除所述闪存单元区和所述高压器件区的所述衬垫氧化层，通过去除所述高压器件区域的所述衬垫氧化层防止具有损伤的所述衬垫氧化层给所述高压器件的可靠性带来影响；
步骤六、形成所述闪存单元的所需的隧穿氧化层，所述隧穿氧化层同时形成于所述闪存单元区和所述高压器件区的所述半导体衬底表面；
步骤七、在所述隧穿氧化层表面形成第一层多晶硅和ONO层；
步骤八、采用光刻工艺对刻蚀区域进行选定，依次对所述ONO层和所述第一层多晶硅进行刻蚀形成所述闪存单元的栅极结构所需的浮栅多晶硅层和所述ONO层，所述浮栅多晶硅层由刻蚀后的所述第一层多晶硅组成；所述高压器件区的所述ONO层和所述第一层多晶硅都被去除而将所述隧穿氧化层表面露出，以所述隧穿氧化层作为所述高压器件的栅极氧化层，利用所述隧穿氧化层没有受到步骤三的离子注入损伤的提高所述高压器件的可靠性。
2.如权利要求1所述的改善闪存中高压器件栅极氧化层可靠性的工艺集成方法，其特征在于：
步骤三中的所述高压器件的阱区包括深N阱，形成于所述深N阱的选定区域中的高压N阱和高压P阱；
所述闪存单元区中也形成有所述深N阱，在所述深N阱中形成有高压P阱。
3.如权利要求2所述的改善闪存中高压器件栅极氧化层可靠性的工艺集成方法，其特征在于：步骤四中的各所述闪存单元的阈值电压调整离子注入形成的阈值电压调整注入区形成于对应的所述高压P阱中。
4.如权利要求2所述的改善闪存中高压器件栅极氧化层可靠性的工艺集成方法，其特征在于：所述高压器件包括高压PMOS器件和高压NMOS器件，所述高压PMOS器件形成于所述高压N阱上，所述高压NMOS器件形成于所述高压P阱上。
5.如权利要求1所述的改善闪存中高压器件栅极氧化层可靠性的工艺集成方法，其特征在于：步骤八之后还包括：
步骤九、形成第二层多晶硅，对所述第二层多晶硅进行光刻刻蚀同时形成所述闪存单元的控制栅多晶硅和所述高压器件的栅极多晶硅。
6.如权利要求1所述的改善闪存中高压器件栅极氧化层可靠性的工艺集成方法，其特征在于：所述闪存还包括集成在同一芯片上的核心器件区，所述核心器件区中包括逻辑器件，所述逻辑器件的工作电压低于所述高压器件的工作电压。
7.如权利要求1所述的改善闪存中高压器件栅极氧化层可靠性的工艺集成方法，其特征在于：所述半导体衬底为硅衬底。
8.如权利要求7所述的改善闪存中高压器件栅极氧化层可靠性的工艺集成方法，其特征在于：所述场氧采用浅沟槽隔离工艺形成；或者，所述场氧采用局部场氧化工艺形成。
9.如权利要求1所述的改善闪存中高压器件栅极氧化层可靠性的工艺集成方法，其特征在于：所述闪存为NOR型闪存。
10.如权利要求6所述的改善闪存中高压器件栅极氧化层可靠性的工艺集成方法，其特征在于：所述高压器件的工作电压为5V，所述逻辑器件的工作电压包括3.3V和1.8V。
CN201711237456.XA 2017-11-30 2017-11-30 改善闪存中高压器件栅极氧化层可靠性的工艺集成方法 Active CN108039350B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711237456.XA CN108039350B (zh) 2017-11-30 2017-11-30 改善闪存中高压器件栅极氧化层可靠性的工艺集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711237456.XA CN108039350B (zh) 2017-11-30 2017-11-30 改善闪存中高压器件栅极氧化层可靠性的工艺集成方法

Publications (2)

Publication Number Publication Date
CN108039350A true CN108039350A (zh) 2018-05-15
CN108039350B CN108039350B (zh) 2020-09-01

Family

ID=62094703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711237456.XA Active CN108039350B (zh) 2017-11-30 2017-11-30 改善闪存中高压器件栅极氧化层可靠性的工艺集成方法

Country Status (1)

Country Link
CN (1) CN108039350B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013169A (zh) * 2021-02-24 2021-06-22 上海华力微电子有限公司 Nor flash的形成方法
CN116053274A (zh) * 2023-01-28 2023-05-02 合肥晶合集成电路股份有限公司 一种半导体集成器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990052461A (ko) * 1997-12-22 1999-07-05 윤종용 불휘발성 반도체 메모리 장치의 웰 구조 및 그에따른 제조방법
CN102104025A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 Eeprom的栅氧化层制造方法及其制造的栅氧化层
CN102867755A (zh) * 2012-09-17 2013-01-09 上海华力微电子有限公司 一种形成具有低gidl电流的nmos器件的方法
CN104716098A (zh) * 2013-12-12 2015-06-17 中芯国际集成电路制造(上海)有限公司 闪存的制作方法
CN104851839A (zh) * 2014-02-17 2015-08-19 中芯国际集成电路制造(上海)有限公司 一种提高存储器性能的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990052461A (ko) * 1997-12-22 1999-07-05 윤종용 불휘발성 반도체 메모리 장치의 웰 구조 및 그에따른 제조방법
CN102104025A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 Eeprom的栅氧化层制造方法及其制造的栅氧化层
CN102867755A (zh) * 2012-09-17 2013-01-09 上海华力微电子有限公司 一种形成具有低gidl电流的nmos器件的方法
CN104716098A (zh) * 2013-12-12 2015-06-17 中芯国际集成电路制造(上海)有限公司 闪存的制作方法
CN104851839A (zh) * 2014-02-17 2015-08-19 中芯国际集成电路制造(上海)有限公司 一种提高存储器性能的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013169A (zh) * 2021-02-24 2021-06-22 上海华力微电子有限公司 Nor flash的形成方法
CN116053274A (zh) * 2023-01-28 2023-05-02 合肥晶合集成电路股份有限公司 一种半导体集成器件及其制作方法

Also Published As

Publication number Publication date
CN108039350B (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
US8076709B2 (en) Nonvolatile semiconductor memory device
JP5400378B2 (ja) 半導体装置と半導体装置の製造方法
KR101896379B1 (ko) 금속 소스를 포함하는 메모리 셀들의 스트링을 구비하는 방법 및 장치
CN108198816B (zh) 包含非自对准水平和垂直控制栅极的存储器单元
CN108039350A (zh) 改善闪存中高压器件栅极氧化层可靠性的工艺集成方法
US7625797B2 (en) Embedded NV memory and method of manufacturing the same
JP2008047726A (ja) スプリットゲート型不揮発性メモリとその製造方法
JP5196670B2 (ja) Ｅｅｐｒｏｍデバイスを消去する方法
CN105900246A (zh) 高电压双扩散mos (dmos)装置及其制造方法
KR101001257B1 (ko) 이이피롬 및 그의 제조방법
EP1191597A2 (en) Sidewall process to improve the flash memory cell performance
US6680257B2 (en) Alternative related to SAS in flash EEPROM
KR20040030705A (ko) 트랜지스터 장치, 트랜지스터 장치를 데이터 메모리로서작동시키는 방법 및 트랜지스터 장치의 제조 방법
CN111883536B (zh) 嵌入式镜像位sonos存储器的工艺方法
KR100690566B1 (ko) 반도체 기억장치 및 그 제조 방법
KR100953348B1 (ko) 단일 폴리형 이이피롬 및 그의 제조 방법
US9385240B1 (en) Memory device and method for fabricating the same
CN104600071B (zh) 掩模型只读存储器及制造方法
KR100604857B1 (ko) 바이트 단위로 소거되는 이이피롬 소자 및 그 제조방법
US6834011B2 (en) Structure, fabrication method and operating method for flash memory
WO2019124356A1 (ja) 半導体装置及びその動作方法
JP2009049328A (ja) 不揮発性記憶トランジスタおよびその製造方法
CN100485891C (zh) 非挥发性记忆体及其制作方法
KR20050112990A (ko) 낸드 플래쉬 메모리 소자의 제조 방법
KR20100081613A (ko) 플래시 메모리소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant