CN102104025A - Eeprom的栅氧化层制造方法及其制造的栅氧化层 - Google Patents
Eeprom的栅氧化层制造方法及其制造的栅氧化层 Download PDFInfo
- Publication number
- CN102104025A CN102104025A CN2009102019656A CN200910201965A CN102104025A CN 102104025 A CN102104025 A CN 102104025A CN 2009102019656 A CN2009102019656 A CN 2009102019656A CN 200910201965 A CN200910201965 A CN 200910201965A CN 102104025 A CN102104025 A CN 102104025A
- Authority
- CN
- China
- Prior art keywords
- eeprom
- gate oxide
- oxide layer
- silicon chip
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 238000004528 spin coating Methods 0.000 claims abstract description 6
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims description 25
- 238000007254 oxidation reaction Methods 0.000 claims description 25
- 238000005516 engineering process Methods 0.000 claims description 16
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000003292 glue Substances 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 230000007935 neutral effect Effects 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 9
- 230000005641 tunneling Effects 0.000 abstract 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 abstract 2
- 238000002513 implantation Methods 0.000 abstract 1
- 229910052742 iron Inorganic materials 0.000 abstract 1
- 238000003860 storage Methods 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- -1 ion forms ion Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种EEPROM的栅氧化层的制造方法，包括如下步骤：第1步，在硅片表面旋涂一层光刻胶，曝光、显影后光刻胶仅覆盖低压器件区和将要形成隧穿氧化层的区域，存储器件区中除了隧穿氧化层以外的区域暴露，高压器件区全部暴露；对硅片表面进行离子注入，光刻胶作为离子注入的阻挡层，在硅片中形成离子注入区；第2步，去除光刻胶；第3步，以热氧化工艺使硅片表面生长一层高压氧化层和隧穿氧化层，第1步所形成的离子注入区生长高压氧化层，所述隧穿氧化层的厚度小于高压氧化层的厚度。本发明还公开了按照上述方法制造的EEPROM的栅氧化层。本发明具有工艺步骤简单、制造时间短、制造成本低的优点，并可改善低压器件区的电特性。
Description
技术领域
本发明涉及一种EEPROM(Electrically-Erasable ProgrammableRead-Only Memory，电可擦除可编程只读存储器)的制造方法。
背景技术
请参阅图1，现有的EEPROM存储单元由一个选择晶体管1a和一个浮栅晶体管1b组成。其中，选择晶体管1a通常为NMOS，执行选通功能；浮栅晶体管1b通常为n沟道MOS管，执行数据存储功能。选择晶体管1a和浮栅晶体管1b共用一个源漏区11。浮栅晶体管1b包括两个栅极13a、13b，浮栅13a在下方，控制栅13b在上方。
EEPROM的存储单元之外还有外围器件，外围器件包括低压器件和高压器件。典型的外围低压器件如IO(输入输出)电路等。典型的外围高压器件如高压晶体管等，用于产生高压电路以使EEPROM工作。
EEPROM的存储单元和外围器件可以分为三类：第一类是存储器件，即上述浮栅晶体管1b；第二类是低压器件，即上述外围低压器件；第三类是高压器件，既包括上述选择晶体管1a，也包括上述外围高压器件。
本发明所述EEPROM的栅氧化层包括两种，第一种是隧穿氧化层12a，仅在存储器件栅氧化层的部分区域；第二类是高压氧化层12，在存储器件栅氧化层的其余区域、以及高压器件的全部栅氧化层。
现有的EEPROM的栅氧化层制造方法包括如下步骤：
所述硅片的初始状态为：硅衬底20中已通过场氧隔离(LOCOS)或浅槽隔离(STI)工艺形成隔离区21，硅衬底20中也通过离子注入工艺形成p阱22，多个p阱22之间由多个隔离区21所隔离。
第1步，请参阅图2a，在硅片表面旋涂一层光刻胶30，曝光、显影后光刻胶30仅覆盖低压器件区，而暴露出存储器件区和高压器件区；
对硅片表面进行n型杂质的离子注入，n型杂质例如砷、锑等，光刻胶30作为离子注入的阻挡层，离子注入剂量小于5×1013原子(离子)/平方厘米；这一步离子注入用于调整存储器件和高压器件的特性，例如调整阈值电压或驱动电流等；
第2步，请参阅图2b，此时p阱22中已形成n型离子注入区23，去除光刻胶30；
第3步，请参阅图2c，以热氧化工艺使硅片表面生长一层高压氧化层24，例如厚度为
第4步，请参阅图2d，在硅片表面旋涂一层光刻胶30，曝光、显影后暴露出将要形成隧穿氧化层的区域；
第5步，请参阅图2e，在所暴露的刻蚀窗口中刻蚀掉高压氧化层24，刻蚀到硅片时停止刻蚀，刻蚀完成后去除光刻胶30；
第6步，请参阅图2f，以热氧化工艺使硅片表面生长一层隧穿氧化层24a，例如厚度为
同时高压氧化层24的表面也生长了一薄层氧化硅，即高压氧化层24的厚度增加，例如从
增长为
现有的EEPROM的栅氧化层制造方法需要两次热氧化生长工艺加上一次光刻和刻蚀工艺才能形成高压氧化层和隧穿氧化层的结构，工艺步骤较多，所需时间较长，制造成本较高。
发明内容
本发明所要解决的技术问题是提供一种EEPROM的栅氧化层的制造方法，可以显著减少工艺步骤。
为解决上述技术问题，本发明EEPROM的栅氧化层的制造方法，包括如下步骤：
第1步，在硅片表面旋涂一层光刻胶，曝光、显影后光刻胶仅覆盖低压器件区和将要形成隧穿氧化层的区域，存储器件区中除了隧穿氧化层以外的区域暴露，高压器件区全部暴露；
对硅片表面进行离子注入，光刻胶作为离子注入的阻挡层，在硅片中形成离子注入区；
第2步，去除光刻胶；
第3步，以热氧化工艺使硅片表面生长一层高压氧化层和隧穿氧化层，第1步所形成的离子注入区生长高压氧化层，所述隧穿氧化层的厚度小于高压氧化层的厚度。
上述EEPROM的栅氧化层的制造方法所制造的EEPROM的栅氧化层中，低压器件区的栅氧化层厚度与隧穿氧化层厚度相同。
本发明EEPROM的栅氧化层制造方法，利用了硅的氧化速率在离子注入后会被加速的原理。具体而言，硅被离子(原子)轰击后晶格结构部分或全部损坏，相对于晶格结构未破坏的硅而言，其生长氧化硅的速率加快。本发明显著简化了EEPROM的栅氧化层的制造工艺步骤，缩短了制造时间，降低了制造成本。
按照本发明所述方法制造的EEPROM的栅氧化层，有利于改善低压器件区的电特性。
附图说明
图1是现有的EEPROM的栅氧化层的结构示意图；
图2a～图2f是现有的EEPROM的栅氧化层的制造方法的各步骤示意图；
图3a～图3c是本发明EEPROM的栅氧化层的制造方法的各步骤示意图。
图中附图标记说明：
1a为浮栅晶体管；1b为选择晶体管；10为衬底；11为源区、漏区；12为氧化硅；12a为隧穿氧化层；13为多晶硅栅极；13a为多晶硅浮栅；13b为多晶硅控制栅；20为衬底；21为隔离区；22为p阱；23为离子注入区；24为高压氧化层；24a为隧穿氧化层；24b为低压器件区的栅氧化层。
具体实施方式
本发明EEPROM的栅氧化层的制造方法包括如下步骤：
所述硅片的初始状态为：硅衬底20中已通过场氧隔离(LOCOS)或浅槽隔离(STI)工艺形成隔离区21，硅衬底20中也通过离子注入工艺形成p阱22，多个p阱22之间由多个隔离区21所隔离。
第1步，请参阅图3a，在硅片表面旋涂一层光刻胶30，曝光、显影后光刻胶30仅覆盖低压器件区和将要形成隧穿氧化层的区域，存储器件区中除了隧穿氧化层以外的区域暴露，高压器件区全部暴露。对硅片表面进行离子(原子)注入，光刻胶30作为离子注入的阻挡层，从而在所暴露的离子注入窗口所对应的p阱22中形成离子注入区23。离子注入区23中硅的晶格结构受到了部分或全部破坏。
所述存储器件区用于制造EEPROM存储单元中的浮栅晶体管。所述低压器件区用于制造EEPROM存储单元外围的低压器件。所述高压器件区用于制造EEPROM存储单元中的选择晶体管，以及EEPROM存储单元外围的高压器件。
这一步离子注入工艺中可以注入p型、n型或中性杂质。通常要求所注入杂质的原子量应该大于或等于氩(Ar，原子量39)。原子量越大，所注入的杂质离子或原子就越可以有效破坏硅的晶格结构，该离子注入区的氧化硅生长速率就越快。
例如，这一步离子注入砷(As，原子量74)，剂量为1×1014离子(原子)/平方厘米，能量为15keV。离子注入的杂质也可以是锑(Sb，原子量121)、氩等。
第2步，请参阅图3b，去除光刻胶30。
第3步，请参阅图3c，以热氧化工艺使硅片表面同时生长一层高压氧化层24和隧穿氧化层24a。所述离子注入区23用于生长高压氧化层24，其可以获得较快的氧化硅生长速率，从而得到较厚的高压氧化层24。第1步中被光刻胶所覆盖的隧穿氧化层区域，其生长氧化硅的速率较慢，从而得到较薄的隧穿氧化层24。
这一步中，低压器件区的栅氧化层24b与隧穿氧化层24a一起生长，两者下方的硅都没有被破坏晶格结构，因此两者的厚度相同。
例如经过热氧化生长后，隧穿氧化层24a的厚度为
高压氧化层24的厚度为
请参阅图2f，传统的EEPROM的栅氧化层制造方法中，低压器件区的栅氧化层厚度与高压氧化层24相同。再参阅图3c，本发明EEPROM的栅氧化层制造方法中，低压器件区的栅氧化层24b的厚度与隧穿氧化层24a相同。低压器件区的栅氧化层厚度降低，有利于改善低压器件区的隔离区的边缘形貌，从而改善低压器件区电性能。
本发明所述方法的第1步，完全可以利用高压器件区已存在的离子注入工艺步骤，而不用额外增加离子注入工艺步骤。
Claims (7)
1.一种EEPROM的栅氧化层的制造方法，其特征是，包括如下步骤：
第1步，在硅片表面旋涂一层光刻胶，曝光、显影后光刻胶仅覆盖低压器件区和将要形成隧穿氧化层的区域，存储器件区中除了隧穿氧化层以外的区域暴露，高压器件区全部暴露；
对硅片表面进行离子注入，光刻胶作为离子注入的阻挡层，在硅片中形成离子注入区；
第2步，去除光刻胶；
第3步，以热氧化工艺使硅片表面生长一层高压氧化层和隧穿氧化层，第1步所形成的离子注入区生长高压氧化层，所述隧穿氧化层的厚度小于高压氧化层的厚度。
2.根据权利要求1所述的EEPROM的栅氧化层的制造方法，其特征是，所述存储器件区用于制造EEPROM存储单元中的浮栅晶体管，所述低压器件区用于制造EEPROM存储单元外围的低压器件，所述高压器件区用于制造EEPROM存储单元中的选择晶体管，以及EEPROM存储单元外围的高压器件。
3.根据权利要求1所述的EEPROM的栅氧化层的制造方法，其特征是，所述方法第1步中，离子注入p型、n型或中性杂质，所述杂质的原子量大于或等于氩。
4.根据权利要求1所述的EEPROM的栅氧化层的制造方法，其特征是，所述方法第1步中，离子注入的杂质为砷，剂量为1×1014离子/平方厘米，能量为15keV。
5.根据权利要求1所述的EEPROM的栅氧化层的制造方法，其特征是，所述方法第1步中，离子注入的杂质为锑或氩。
6.根据权利要求1所述的EEPROM的栅氧化层的制造方法，其特征是，所述方法第3步中，热氧化生长的隧穿氧化层24a的厚度为
高压氧化层24的厚度为
7.如权利要求1所述EEPROM的栅氧化层的制造方法所制造的EEPROM的栅氧化层中，其特征是，低压器件区的栅氧化层厚度与隧穿氧化层厚度相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910201965.6A CN102104025B (zh) | 2009-12-18 | 2009-12-18 | Eeprom的栅氧化层制造方法及其制造的栅氧化层 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910201965.6A CN102104025B (zh) | 2009-12-18 | 2009-12-18 | Eeprom的栅氧化层制造方法及其制造的栅氧化层 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102104025A true CN102104025A (zh) | 2011-06-22 |
| CN102104025B CN102104025B (zh) | 2013-06-12 |
Family
ID=44156691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910201965.6A Active CN102104025B (zh) | 2009-12-18 | 2009-12-18 | Eeprom的栅氧化层制造方法及其制造的栅氧化层 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102104025B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367255A (zh) * | 2012-03-26 | 2013-10-23 | 上海宏力半导体制造有限公司 | 可多次编程的硅氧化氮氧化硅的制造方法 |
| CN103904030A (zh) * | 2012-12-24 | 2014-07-02 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存存储器中5v耗尽器件的制造方法 |
| CN104091760A (zh) * | 2014-06-24 | 2014-10-08 | 上海集成电路研发中心有限公司 | 一种eeprom工艺中的抗辐照栅氧化层的制作方法 |
| CN106449387A (zh) * | 2016-11-30 | 2017-02-22 | 上海华力微电子有限公司 | 一种通过结形貌改善闪存耐久性的方法 |
| CN108039350A (zh) * | 2017-11-30 | 2018-05-15 | 上海华力微电子有限公司 | 改善闪存中高压器件栅极氧化层可靠性的工艺集成方法 |
| WO2020192555A1 (zh) * | 2019-03-25 | 2020-10-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、基板及其制备方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744834A (en) * | 1996-05-28 | 1998-04-28 | Chartered Semiconductor Manufacturing Ltd. | Flash memory cell with tunnel oxide layer protected from thermal cycling |
| CN1239825A (zh) * | 1998-06-24 | 1999-12-29 | 世大积体电路股份有限公司 | 可擦除可编程只读存储器隧穿氧化物单元的制造方法 |
| CN1591835A (zh) * | 2003-08-29 | 2005-03-09 | 中芯国际集成电路制造(上海)有限公司 | 一种电可擦除可编程只读存储器单元的制造方法 |
| CN101183686A (zh) * | 2006-11-13 | 2008-05-21 | 国际商业机器公司 | 不对称多栅极晶体管及其形成方法 |
-
2009
- 2009-12-18 CN CN200910201965.6A patent/CN102104025B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744834A (en) * | 1996-05-28 | 1998-04-28 | Chartered Semiconductor Manufacturing Ltd. | Flash memory cell with tunnel oxide layer protected from thermal cycling |
| CN1239825A (zh) * | 1998-06-24 | 1999-12-29 | 世大积体电路股份有限公司 | 可擦除可编程只读存储器隧穿氧化物单元的制造方法 |
| CN1591835A (zh) * | 2003-08-29 | 2005-03-09 | 中芯国际集成电路制造(上海)有限公司 | 一种电可擦除可编程只读存储器单元的制造方法 |
| CN101183686A (zh) * | 2006-11-13 | 2008-05-21 | 国际商业机器公司 | 不对称多栅极晶体管及其形成方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367255A (zh) * | 2012-03-26 | 2013-10-23 | 上海宏力半导体制造有限公司 | 可多次编程的硅氧化氮氧化硅的制造方法 |
| CN103904030A (zh) * | 2012-12-24 | 2014-07-02 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存存储器中5v耗尽器件的制造方法 |
| CN103904030B (zh) * | 2012-12-24 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存存储器中5v耗尽器件的制造方法 |
| CN104091760A (zh) * | 2014-06-24 | 2014-10-08 | 上海集成电路研发中心有限公司 | 一种eeprom工艺中的抗辐照栅氧化层的制作方法 |
| CN104091760B (zh) * | 2014-06-24 | 2017-07-21 | 上海集成电路研发中心有限公司 | 一种eeprom工艺中的抗辐照栅氧化层的制作方法 |
| CN106449387A (zh) * | 2016-11-30 | 2017-02-22 | 上海华力微电子有限公司 | 一种通过结形貌改善闪存耐久性的方法 |
| CN108039350A (zh) * | 2017-11-30 | 2018-05-15 | 上海华力微电子有限公司 | 改善闪存中高压器件栅极氧化层可靠性的工艺集成方法 |
| CN108039350B (zh) * | 2017-11-30 | 2020-09-01 | 上海华力微电子有限公司 | 改善闪存中高压器件栅极氧化层可靠性的工艺集成方法 |
| WO2020192555A1 (zh) * | 2019-03-25 | 2020-10-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102104025B (zh) | 2013-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102104025B (zh) | Eeprom的栅氧化层制造方法及其制造的栅氧化层 | |
| KR100679962B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI503825B (zh) | 低臨界電壓之反熔絲裝置 | |
| EP3360164B1 (en) | Method of making embedded memory device with silicon-on-insulator substrate | |
| US5872036A (en) | Method of manufacturing a split-gate flash memory cell | |
| KR100959220B1 (ko) | 1회 프로그램가능 판독 전용 메모리 장치 및 이를 형성하는방법 | |
| JP5356598B2 (ja) | 混在するｖｄｍｏｓトランジスタ及びｌｄｍｏｓトランジスタおよびその作成方法 | |
| US8097517B2 (en) | Method for manufacturing semiconductor device with improved short channel effect of a PMOS and stabilized current of a NMOS | |
| JPH03195059A (ja) | メモリセルのアレイを製造する方法 | |
| US5500392A (en) | Planar process using common alignment marks for well implants | |
| US11121042B2 (en) | Production of semiconductor regions in an electronic chip | |
| JP2011018939A5 (zh) | ||
| JPH0992729A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100748003B1 (ko) | 임베디드 비휘발성 메모리 및 그 제조방법 | |
| JPH04211178A (ja) | 半導体装置の製造方法 | |
| US6069034A (en) | DMOS architecture using low N-source dose co-driven with P-body implant compatible with E2 PROM core process | |
| US9466608B1 (en) | Semiconductor structure having a dual-gate non-volatile memory device and methods for making same | |
| CN106847897B (zh) | 平面栅超级结器件的制造方法 | |
| CN115346877A (zh) | 一种提高n型Flash存储器件抗辐射性能的方法 | |
| US7429512B2 (en) | Method for fabricating flash memory device | |
| JPH05326968A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| CN118401005B (zh) | 嵌入式闪存器件的制作方法 | |
| KR100521444B1 (ko) | 임베디드 비휘발성 메모리 및 그 제조방법 | |
| KR20100030798A (ko) | 플래시 메모리 소자 및 그 제조방법 | |
| JPH0487374A (ja) | 不揮発性メモリ素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |