KR100521444B1 - 임베디드 비휘발성 메모리 및 그 제조방법 - Google Patents

임베디드 비휘발성 메모리 및 그 제조방법 Download PDF

Info

Publication number
KR100521444B1
KR100521444B1 KR10-2003-0074444A KR20030074444A KR100521444B1 KR 100521444 B1 KR100521444 B1 KR 100521444B1 KR 20030074444 A KR20030074444 A KR 20030074444A KR 100521444 B1 KR100521444 B1 KR 100521444B1
Authority
KR
South Korea
Prior art keywords
well
conductive
semiconductor substrate
oxide film
forming
Prior art date
Application number
KR10-2003-0074444A
Other languages
English (en)
Other versions
KR20050039082A (ko
Inventor
정성문
김동욱
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0074444A priority Critical patent/KR100521444B1/ko
Priority to US10/969,995 priority patent/US20050087793A1/en
Publication of KR20050039082A publication Critical patent/KR20050039082A/ko
Application granted granted Critical
Publication of KR100521444B1 publication Critical patent/KR100521444B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

저밀도 및 저가격의 임베디드 비휘발성 메모리 셀을 구현하기 위해, 본 발명에서는 소자분리영역 및 활성영역이 정의된 제1도전형의 반도체 기판 내에 형성된 제2도전형의 웰; 제2도전형 웰의 내부에 형성되고 비트 라인 방향에 평행하며, 소자분리영역 및 제2도전형의 웰에 의해 둘러싸여 있는 제1도전형의 웰; 제1도전형 웰 상부의 반도체 기판 상에 형성되고, 제1산화막, 질화막, 및 제2산화막으로 이루어진 ONO층; 및 ONO층 상에 형성되고 워드 라인 방향에 평행한 게이트를 포함하는 임베디드 비휘발성 메모리를 제공한다.

Description

임베디드 비휘발성 메모리 및 그 제조방법 {Embedded non volatile memory and fabrication method thereof}
본 발명은 반도체 소자 제조방법에 관한 것으로 더욱 상세하게는 저밀도 및 저가격의 임베디드 비휘발성 메모리를 제조하는 방법에 관한 것이다.
임베디드 비휘발성 메모리(embedded nv(non volatile) Memory)는 비휘발성 메모리 소자와 이를 구동하기 위한 논리회로(logic circuit)를 단일칩에 함께 형성한 것이며, 로직의 기본 기술과 비휘발성 메모리 기술을 접목하여 제조된다.
임베디드 비휘발성 메모리는 여러 가지 타입이 있으며 용도에 따라 적절한 것으로 선택하여 사용하고 있다.
임베디드 비휘발성 메모리의 종류로는, 게이트로 작용하는 다결정실리콘층이 단일층인 싱글폴리 이이프롬(single poly EEPROM), 두 개의 다결정실리콘층이 수직으로 적층된 적층게이트(stack gate, ETOX), 싱글폴리 EEPROM과 적층게이트의 중간에 해당하는 듀얼폴리(dual poly) EEPROM과 분리게이트(split gate) 등이 있다.
일반적으로, 적층게이트 타입은 셀 크기가 가장 작은 반면에 회로가 복잡하여 고밀도, 고성능용으로 적합하나, 저밀도용으로는 적합하지 못하다. 저밀도용으로는 EEPROM이 주로 사용된다. 일 예로 싱글폴리 EEPROM은 로직 공정에서 2개정도의 마스크 공정을 추가하면 제작 가능한 반면에, 셀 크기가 적층게이트의 약 200배 가량에 달하므로 고밀도용으로는 적합하지 않는 것이다.
싱글폴리 EEPROM과 적층게이트의 중간에 해당하는 듀얼폴리 EEPROM과 분리게이트 등은 공정이 복잡하다는 단점이 있다.
따라서 저밀도용의 임베디드 비휘발성 메모리를 저가격으로 제조하는 새로운 구조의 임베디드 비휘발성 메모리 셀이 절실히 요구되고 있는 실정이다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 저밀도 및 저가격의 임베디드 비휘발성 메모리 셀을 구현하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 소자분리영역 및 활성영역이 정의된 제1도전형의 반도체 기판 내에 형성된 제2도전형의 웰; 제2도전형 웰의 내부에 형성되고 비트 라인 방향에 평행하며, 소자분리영역 및 제2도전형의 웰에 의해 둘러싸여 있는 제1도전형의 웰; 제1도전형 웰 상부의 반도체 기판 상에 형성되고, 제1산화막, 질화막, 및 제2산화막으로 이루어진 ONO층; 및 ONO층 상에 형성되고 워드 라인 방향에 평행한 게이트를 포함하는 임베디드 비휘발성 메모리를 제공한다.
제1도전형의 웰 내부에는 금속 비트 라인이 형성되는데, 이 금속 비트 라인은 소자분리영역 및 제2도전형의 웰에 의해 둘러싸여 이웃끼리 서로 분리되어 있는 것이 특징이다.
ONO층에서 제1산화막의 두께는 10-50Å이고, 질화막의 두께는 50-160Å이며, 제2산화막의 두께는 10-80Å인 것이 바람직하다.
반도체 기판이 p타입 실리콘 웨이퍼일 때, 제2도전형의 웰은 5족 원소 이온이 주입된 n 웰이며, 제1도전형의 웰은 3족 원소 이온이 주입된 p웰이다.
문턱 전압을 높이기 위해서는 게이트에 +4 ~ +10 V를 인가하고 제1도전형의 웰에 -4 ~ -10 V를 인가하며, 문턱 전압을 낮추기 위해서는 게이트에 -4 ~ -10 V를 인가하고 제1도전형의 웰에 +4 ~ +10 V를 인가하는 것이 바람직하다.
이러한 본 발명에 따른 임베디드 비휘발성 메모리는, 소자분리영역 및 활성영역이 정의된 제1도전형의 반도체 기판 내에 제2도전형의 웰을 형성하는 단계; 제2도전형 웰의 내부에, 비트 라인 방향에 평행하고 소자분리영역 및 제2도전형의 웰에 의해 둘러싸인 제1도전형의 웰을 형성하는 단계; 제1도전형 웰 상부의 반도체 기판 상에 제1산화막, 질화막, 및 제2산화막을 순차 형성하여 ONO층을 형성하는 단계; 및 ONO층 상에 워드 라인 방향에 평행한 게이트를 형성하는 단계를 순차 수행하여 제조된다.
이 때 제1도전형의 웰을 형성하는 단계에서는, 소자분리영역의 일부를 차폐시키는 감광막 패턴을 마스크로 이용하여 차폐된 소자분리영역의 일부를 제외한 반도체 기판 상에 불순물 이온을 주입하는 것이 바람직하다.
제2도전형의 웰을 형성하는 단계에서는 반도체 기판의 상면 전체에 불순물 이온을 주입하는 것이 바람직하다.
반도체 기판이 p타입 실리콘 웨이퍼일 때, 제2도전형의 웰은 5족 원소의 불순물 이온을 주입하는 것에 의해 형성되고, 제1도전형의 웰은 3족 원소의 불순물 이온을 주입하는 것에 의해 형성된다.
제1산화막은 열산화법에 의해 10-50Å의 두께로 형성하고, 질화막은 화학기상증착(CVD) 방법에 의해 50-160Å의 두께로 형성하며, 제2산화막은 화학기상증착(CVD) 방법에 의해 10-80Å의 두께로 형성하는 것이 바람직하다.
ONO층을 형성하는 단계에서는, 반도체 기판의 상면 전체에 제1산화막, 질화막, 제2산화막을 순차 형성한 후 선택적으로 식각하여 제1도전형 웰 상부의 반도체 기판 상에 제1산화막, 질화막, 및 제2산화막을 목적하는 폭으로 남기는 것이 바람직하다.
이하, 본 발명에 따른 임베디드 메모리의 구성에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 임베디드 비휘발성 메모리를 도시한 평면도이고, 도 2a는 도 1을 비트라인 방향으로 잘라서 본 단면도이며, 도 2c는 도 1을 워드라인 방향으로 잘라서 본 단면도이다.
이들 도면에 도시된 바와 같이, 반도체 기판(100)에는 소자분리영역으로서 얕은 트렌치 격리구조(shallow trench isolation : STI, 이하 STI라 칭함)(10)이 형성되어 있어서 STI(10)를 소자분리영역으로, STI(10)를 제외한 기판을 소자가 형성되는 활성영역으로 구분되어 있다.
이 때 소자 간 격리시키는 소자분리영역은 상술한 STI로 반드시 한정될 필요는 없으며, 로코스(LOCOS : local oxidation of silicon) 또는 딥트렌치(DTI)를 포함하여 다른 격리구조도 적용가능하다. 다만, 로코스에 비해서는 STI가 소자의 고집적화에 유리하고, DTI에 비해서는 STI가 제조 용이한 이유 등으로 STI가 선호된다.
이와 같이 소자분리영역 및 활성영역이 정의된 반도체 기판 내부의 전체 영역에는 소자 형성의 기초가 되는 웰이 형성되어 있는데, 반도체 기판(100)이 제1도전형이라고 할 때 반도체 기판(100)과 반대 도전형인 제2도전형의 웰(20)로 칭한다.
제2도전형 웰(20)의 내부에는 비트 라인 방향에 평행하고 제2도전형의 웰(20)과는 반대 도전형을 가지는 제1도전형의 웰(30)이 형성되어 있다. 이 때 제2도전형의 웰(30)은 STI(10) 및 제1도전형의 웰(20)에 의해 둘러싸여 있어서 이웃끼리 서로 분리되어 있는 것이 특징이다.
이후 제2도전형의 웰(30)에는 금속 비트 라인이 형성될 것이므로, 금속 비트 라인 역시 STI(10) 및 제1도전형의 웰(20)에 의해 둘러싸여 이웃하는 비트라인들이 서로 분리되고, 따라서 각각의 비트라인 별로, 즉 비트바이비트(bit-by-bit)로 독립적인 신호 처리가 가능해지는 것이다.
만약, 반도체 기판(100)이 p타입일 때, 제1도전형 웰(10)은 n웰이고 제2도전형 웰(30)은 p웰이다.
웰은 일반적으로 불순물 이온의 주입에 의해 형성된다. 따라서, 반도체 기판(100)이 p타입 실리콘 웨이퍼일 때, 반도체 기판(100)의 내부 전체에는 5족 원소 이온이 확산된 제1도전형(n) 웰(20)이 형성되어 있고, 제1도전형(n) 웰(20)의 내부에는 3족 원소 이온이 확산된 제2도전형(p) 웰(30)이 이웃끼리 서로 분리되도록 형성되어 있는 것이다.
제1도전형 웰(30) 상부의 반도체 기판 상에는 제1산화막, 질화막, 및 제2산화막으로 이루어진 ONO층(40)이 형성되어 있고, ONO층(40) 상에는 워드 라인 방향에 평행한 게이트(50)가 형성되어 있으며, 이러한 ONO층(40) 및 게이트(50)가 싱글 폴리이면서 ONO층을 사용한 SONOS(silicon ONO silicon) 플래쉬를 구성한다.
ONO층(40)에서 제1산화막의 두께는 10-50Å이고, 질화막의 두께는 50-160Å이며, 제2산화막의 두께는 10-80Å인 것이 바람직하다.
게이트(50)에 전압을 인가하기 위해 비트 라인 방향으로는 셀 당 하나씩의 드레인 컨택(80)이 형성되어 있고, 워드 라인 방향으로는 공통소스 컨택(90)이 형성되어 있다. 이 때 드레인 컨택(8)은 각각의 비트라인 별로 독립적으로 전압을 인가할 수 있도록 웰 픽업(well-pick up)이 잡혀있다.
이하, 본 발명에 따른 임베디드 비휘발성 메모리의 제조방법에 대해 상세히 설명한다.
먼저, 제1도전형의 반도체 기판(100) 내에 소자분리영역으로서 STI(10)를 형성하여 STI(10)를 제외한 기판을 소자가 형성되는 활성영역으로 정의한다.
소자 간 격리시키는 소자분리영역은, 앞에서 설명한 바와 같이 반드시 STI로 한정할 필요는 없으며, 로코스 또는 DTI를 포함하여 다른 격리구조를 적용할 수도 있다.
다음, 제1도전형의 반도체 기판(100)의 상면 전체에 반도체 기판(100)과 반대 도전형을 가지는 제2도전형의 불순물 이온을 주입하여 제2도전형의 웰(20)을 형성한다.
만약, 반도체 기판(100)으로 p타입 실리콘 웨이퍼를 사용할 경우 인(P)과 같은 5족 원소 이온을 주입하여 n웰을 형성할 수 있다.
다음, STI(10)의 일부를 차폐시키는 감광막 패턴을 마스크로 이용하여 차폐된 STI(10)의 일부를 제외한 반도체 기판(100) 상에 제1도전형의 웰(20)과 반대 도전형을 가지는 제1도전형의 불순물 이온을 주입하여 제1도전형의 웰(30)을 형성한다.
이 때 제1도전형의 웰(30)은 비트 라인 방향에 평행하고 STI(10) 및 제2도전형의 웰(20)에 의해 둘러싸이도록 형성하여 이웃하는 제1도전형의 웰(30)들을 서로 분리시킨다.
만약, 반도체 기판(100)으로 p타입 실리콘 웨이퍼를 사용할 경우 붕소(B)와 같은 3족 원소 이온을 주입하여 p웰을 형성할 수 있다.
다음, 반도체 기판(100)의 상면 전체에 제1산화막, 질화막, 및 제2산화막을 순차 형성한 후 선택적으로 식각하여 제1도전형 웰(30) 상부의 반도체 기판 상에 제1산화막, 질화막, 및 제2산화막을 목적하는 폭으로 남겨 ONO층(40)을 형성한다.
이 때, 제1산화막은 열산화법에 의해 10-50Å의 두께로 형성할 수 있고, 질화막은 화학기상증착(CVD) 방법에 의해 50-160Å의 두께로 형성할 수 있으며, 제2산화막은 화학기상증착(CVD) 방법에 의해 10-80Å의 두께로 형성할 수 있다.
다음, ONO층(40) 상에 워드라인과 평행한 방향으로 게이트(50)를 형성한다.
이후에는 제1도전형의 웰(30)에 비트 라인 방향으로 드레인 컨택(80)을 형성하고, 워드 라인 방향으로는 공통소스 컨택(90)을 형성한다.
비트라인(BL) 방향으로의 게이트(50) 두께를 D1이라 하고, 비트라인 방향으로의 이웃하는 게이트(50) 간 거리를 D2, 그리고 비트라인 방향으로의 공통소스(90)를 사이에 둔 게이트(50) 간 거리를 D3라 하며, 또한, 워드라인(WL) 방향으로 드러나는 STI(10) 간 거리를 W1이라 하고, 워드라인 방향으로 드러나는 제1도전형 웰(30)의 폭을 W2, 그리고 워드라인 방향으로의 제1도전형 웰(30) 간 거리를 W3라 할 때, 셀 하나의 크기는 (D1 + D2/2 + D3/2) × (W2+W3)로 계산된다.
본 발명의 일 실시예에서는 0.18㎛ 급 공정을 적용하여, D1은 0.24㎛, D2는 0.54㎛, D3는 0.6㎛이고, W1은 0.3㎛, W2는 0.6㎛, W3는 2㎛으로 제조하였으며, 따라서 셀 하나의 크기가 0.81×2.6 = 2.106㎛2인 임베디드 비휘발성 메모리를 제조하였다.
상술한 바와 같은 구성을 가지는 본 발명에 따른 임베디드 비휘발성 메모리에서는 게이트(50)와 제1도전형의 웰(30)이 만나는 지점에서 프로그래밍(programming), 소거(erase), 및 읽기(read) 동작이 일어난다. 이 때 프로그래밍 및 소거는 모두 F-N 터널링 방식으로 진행된다.
프로그래밍 시에는 게이트(50)에 약 +6V를, 제1도전형의 웰(30)에 약 -6V를 인가하여 ONO층(40) 내의 질화막에 전자를 주입을 한다. 소거 시에는 이와는 반대로 게이트(50)에 약 -6V를, 제1도전형의 웰(30)에 약 +6V를 인가하여 ONO층(40) 내의 질화막에 주입되어 있던 전자를 홀과 재결합시킨다.
게이트(50)에 일정 전압을 인가하였을 때, ONO층(40)의 질화막에 전자가 트랩되어 있는 경우 셀의 문턱전압이 상승하여 드레인 전류는 0이며, 질화막에 전자가 없는 경우 드레인 전류가 흐른다. 따라서 이 드레인 전류의 차이로 센싱을 한다.
게이트 및 제1도전형의 웰에 인가하는 전압의 범위는 다음과 같다.
문턱 전압을 높이기 위해서는 게이트(50)에 +4 ~ +10 V를 인가하고 제1도전형의 웰(30)에 -4 ~ -10 V를 인가하며, 문턱 전압을 낮추기 위해서는 게이트(50)에 -4 ~ -10 V를 인가하고 제1도전형의 웰(30)에 +4 ~ +10 V를 인가한다.
상술한 바와 같이 본 발명에서는 트리플(triple) 웰 구조를 적용하고 ONO층을 이용한 SONOS 플래쉬 소자를 통해 비트 바이 비트로 프로그래밍 및 소거를 가능하게 한다.
표 1과 표 2는 각각 기존의 임베디드 비휘발성 메모리의 여러 가지 타입에 대한 칩 크기 및 로직 기술 대비 추가되는 마스크 공정 수를 계산하여 나타낸 것이며, 이들 표에 본 발명의 실시예에 따른 임베디드 비휘발성 메모리의 경우를 함께 나타내었다.
셀(코어) 크기 셀 밀도에 따른 칩 크기
예상 셀크기 코어크기(mm2; 1M) 어레이 크기(mm2; 1M) 1K 10K 100K 1M 10M
종래 싱글폴리 EEPROM 100 0.72 100.72 1.47 2.38 11.44 102 1008
듀얼폴리 EEPROM 11.23 0.72 11.95 1.38 1.49 2.57 13.3 120
적층게이트(ETOX) 0.28 0.72 1 2.87 2.88 2.97 3.87 12.87
분리 게이트 0.6 0.72 1.32 2.12 2.13 2.25 3.44 15.32
본발명 실시예 2.106 0.72 2.88 1.37 1.40 1.66 4.25 30.17
로직기술 대비 추가되는 공정 수
광원 : DUV 광원 : i-라인 총합계
종래 싱글폴리 EEPROM 0 2 2
듀얼폴리 EEPROM 2 8 10
적층게이트 (ETOX) 3 7 10
분리 게이트 3 7 10
본발명 실시예 0 4 4
표1 및 2에 나타난 바와 같이, 가장 공정이 간단한 싱글폴리 EEPROM의 경우 셀 밀도 100K를 이상에서는 칩 크기가 너무 커져서 경쟁력이 없으며, 적층게이트의 경우 셀 밀도 1M 이상에서 경쟁력이 있으나 로직기술 대비 추가되는 공정 수가 너무 많다는 단점이 있다.
이에 반해 본 발명의 경우 저밀도에서 칩 크기가 가장 작을 뿐만 아니라, 추가공정 수도 비교적 작아서 저가격으로 소자를 제조할 수 있다.
상술한 바와 같이, 본 발명에서는 트리플 웰 구조를 채용하여 비트 바이 비트로 프로그래밍 및 소거를 가능하게 하는 싱글 폴리 SONOS 플래쉬 소자를 제조하며, 이를 통해 저밀도 및 저가격의 임베디드 비휘발성 메모리 셀을 구현하는 효과가 있다.
도 1은 본 발명에 따른 임베디드 비휘발성 메모리를 도시한 평면도이고,
도 2a는 도 1을 비트라인 방향으로 잘라서 본 단면도이며,
도 2c는 도 1을 워드라인 방향으로 잘라서 본 단면도이다.

Claims (14)

  1. 소자분리영역 및 활성영역이 정의된 제1도전형의 반도체 기판 내에 형성된 제2도전형의 웰;
    상기 제2도전형 웰의 내부에 형성되고 비트 라인 방향에 평행하며, 상기 소자분리영역 및 상기 제2도전형의 웰에 의해 둘러싸여 있는 제1도전형의 웰;
    상기 제1도전형 웰 상부의 반도체 기판 상에 형성되고, 제1산화막, 질화막, 및 제2산화막으로 이루어진 ONO층; 및
    상기 ONO층 상에 형성되고 워드 라인 방향에 평행한 게이트
    를 포함하는 임베디드 비휘발성 메모리.
  2. 제 1 항에 있어서,
    상기 제1도전형의 웰 내부에 형성되는 금속 비트 라인을 더 포함하고, 상기 금속 비트 라인은 상기 소자분리영역 및 상기 제2도전형의 웰에 의해 둘러싸여 이웃끼리 서로 분리되어 있는 임베디드 비휘발성 메모리.
  3. 제 1 항에 있어서,
    상기 ONO층에서 제1산화막의 두께는 10-50Å이고, 질화막의 두께는 50-160Å이며, 제2산화막의 두께는 10-80Å인 임베디드 비휘발성 메모리.
  4. 제 1 항에 있어서,
    상기 반도체 기판은 p타입 실리콘 웨이퍼이고, 상기 제2도전형의 웰은 5족 원소 이온이 주입된 n 웰이며, 상기 제1도전형의 웰은 3족 원소 이온이 주입된 p웰인 임베디드 비휘발성 메모리.
  5. 제 1 항에 있어서,
    문턱 전압을 높이기 위해서는 상기 게이트에 +4 ~ +10 V를 인가하고 상기 제1도전형의 웰에 -4 ~ -10 V를 인가하며,
    문턱 전압을 낮추기 위해서는 상기 게이트에 -4 ~ -10 V를 인가하고 상기 제1도전형의 웰에 +4 ~ +10 V를 인가하는 임베디드 비휘발성 메모리.
  6. 소자분리영역 및 활성영역이 정의된 제1도전형의 반도체 기판 내에 제2도전형의 웰을 형성하는 단계;
    상기 제2도전형 웰의 내부에, 비트 라인 방향에 평행하고 상기 소자분리영역 및 상기 제2도전형의 웰에 의해 둘러싸인 제1도전형의 웰을 형성하는 단계;
    상기 제1도전형 웰 상부의 반도체 기판 상에 제1산화막, 질화막, 및 제2산화막을 순차 형성하여 ONO층을 형성하는 단계; 및
    상기 ONO층 상에 워드 라인 방향에 평행한 게이트를 형성하는 단계
    를 포함하는 임베디드 비휘발성 메모리의 제조방법.
  7. 제 6 항에 있어서,
    상기 제1도전형의 웰을 형성하는 단계에서는, 상기 소자분리영역의 일부를 차폐시키는 감광막 패턴을 마스크로 이용하여 상기 차폐된 소자분리영역의 일부를 제외한 반도체 기판 상에 불순물 이온을 주입하는 임베디드 비휘발성 메모리의 제조방법.
  8. 제 6 항에 있어서,
    상기 제2도전형의 웰을 형성하는 단계에서는 상기 반도체 기판의 상면 전체에 불순물 이온을 주입하는 임베디드 비휘발성 메모리의 제조방법.
  9. 제 6 항에 있어서,
    상기 반도체 기판은 p타입 실리콘 웨이퍼이고, 상기 제2도전형의 웰을 형성하는 단계에서는 5족 원소의 불순물 이온을 주입하는 임베디드 비휘발성 메모리의 제조방법.
  10. 제 6 항에 있어서,
    상기 반도체 기판은 p타입 실리콘 웨이퍼이고, 상기 제1도전형의 웰을 형성하는 단계에서는 3족 원소의 불순물 이온을 주입하는 임베디드 비휘발성 메모리의 제조방법.
  11. 제 6 항에 있어서,
    상기 제1산화막은 열산화법에 의해 10-50Å의 두께로 형성하는 임베디드 비휘발성 메모리의 제조방법.
  12. 제 6 항에 있어서,
    상기 질화막은 화학기상증착(CVD) 방법에 의해 50-160Å의 두께로 형성하는 임베디드 비휘발성 메모리의 제조방법.
  13. 제 6 항에 있어서,
    상기 제2산화막은 화학기상증착(CVD) 방법에 의해 10-80Å의 두께로 형성하는 임베디드 비휘발성 메모리의 제조방법.
  14. 제 6 항에 있어서,
    상기 ONO층을 형성하는 단계에서는, 상기 반도체 기판의 상면 전체에 상기 제1산화막, 질화막, 제2산화막을 순차 형성한 후 선택적으로 식각하여 상기 제1도전형 웰 상부의 반도체 기판 상에 상기 제1산화막, 질화막, 및 제2산화막을 목적하는 폭으로 남기는 임베디드 비휘발성 메모리의 제조방법.
KR10-2003-0074444A 2003-10-23 2003-10-23 임베디드 비휘발성 메모리 및 그 제조방법 KR100521444B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0074444A KR100521444B1 (ko) 2003-10-23 2003-10-23 임베디드 비휘발성 메모리 및 그 제조방법
US10/969,995 US20050087793A1 (en) 2003-10-23 2004-10-22 Embedded non-volatile memory and a method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0074444A KR100521444B1 (ko) 2003-10-23 2003-10-23 임베디드 비휘발성 메모리 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050039082A KR20050039082A (ko) 2005-04-29
KR100521444B1 true KR100521444B1 (ko) 2005-10-12

Family

ID=34511056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0074444A KR100521444B1 (ko) 2003-10-23 2003-10-23 임베디드 비휘발성 메모리 및 그 제조방법

Country Status (2)

Country Link
US (1) US20050087793A1 (ko)
KR (1) KR100521444B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8496942B2 (en) * 2006-12-13 2013-07-30 Susavion Biosciences, Inc. Therapeutic peptides and uses thereof
US9312014B2 (en) * 2013-04-01 2016-04-12 SK Hynix Inc. Single-layer gate EEPROM cell, cell array including the same, and method of operating the cell array
US10103156B2 (en) * 2017-02-16 2018-10-16 Globalfoundries Singapore Pte. Ltd. Strap layout for non-volatile memory device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298447A (en) * 1993-07-22 1994-03-29 United Microelectronics Corporation Method of fabricating a flash memory cell
US6212103B1 (en) * 1999-07-28 2001-04-03 Xilinx, Inc. Method for operating flash memory
JP2001168306A (ja) * 1999-12-09 2001-06-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US6545310B2 (en) * 2001-04-30 2003-04-08 Motorola, Inc. Non-volatile memory with a serial transistor structure with isolated well and method of operation
KR100407573B1 (ko) * 2001-08-09 2003-11-28 삼성전자주식회사 부유 트랩형 비휘발성 메모리 장치 형성 방법
US6894931B2 (en) * 2002-06-20 2005-05-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
TW577171B (en) * 2003-02-14 2004-02-21 Powerchip Semiconductor Corp Dual-bit nitride read only memory cell with parasitic amplifier and method of fabricating and reading the same

Also Published As

Publication number Publication date
KR20050039082A (ko) 2005-04-29
US20050087793A1 (en) 2005-04-28

Similar Documents

Publication Publication Date Title
US6709922B2 (en) Method of manufacturing semiconductor integrated circuit device including nonvolatile semiconductor memory devices
US6803276B2 (en) Semiconductor device having a flash memory cell and fabrication method thereof
US5661060A (en) Method for forming field oxide regions
JP4086790B2 (ja) 非揮発性メモリーとその製造方法
US7553725B2 (en) Nonvolatile memory devices and methods of fabricating the same
US7163863B2 (en) Vertical memory cell and manufacturing method thereof
KR100390889B1 (ko) 반도체장치의 비휘발성 메모리 소자 및 그 제조방법
KR100295149B1 (ko) 셀프-얼라인소오스공정을이용하는비휘발성메모리장치의제조방법
US5015601A (en) Method of manufacturing a nonvolatile semiconductor device
JPH02292870A (ja) フラッシュ形高密度ｅｅｐｒｏｍ半導体メモリの製造方法
KR20070116664A (ko) 자기-정렬된 ｓｔｉ ｓｏｎｏｓ
US6917070B2 (en) Single-poly EPROM and method for forming the same
US5604150A (en) Channel-stop process for use with thick-field isolation regions in triple-well structures
US5521110A (en) Method of making EEPROM devices with smaller cell size
US20080055978A1 (en) Nonvolatile semiconductor memory with dummy cell which is absence of a source/drain region
KR100743513B1 (ko) 반도체장치 및 그 제조방법
US6268247B1 (en) Memory cell of the EEPROM type having its threshold set by implantation, and fabrication method
KR100952718B1 (ko) 반도체 장치 및 그의 제조 방법
KR100521444B1 (ko) 임베디드 비휘발성 메모리 및 그 제조방법
KR101012128B1 (ko) 스태거 국부 배선 구조를 갖는 메모리 셀 어레이
US20030022500A1 (en) Alternative related to SAS in flash EEPROM
KR100655943B1 (ko) 이중 전압 플래시 집적 회로 제조 방법
JPH0479370A (ja) 不揮発性半導体記憶装置
KR100613276B1 (ko) 임베디드 비휘발성 메모리 및 그 제조방법
US20060171206A1 (en) Non-volatile memory and fabricating method and operating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee