JP4086790B2 - 非揮発性メモリーとその製造方法 - Google Patents
非揮発性メモリーとその製造方法 Download PDFInfo
- Publication number
- JP4086790B2 JP4086790B2 JP2004019204A JP2004019204A JP4086790B2 JP 4086790 B2 JP4086790 B2 JP 4086790B2 JP 2004019204 A JP2004019204 A JP 2004019204A JP 2004019204 A JP2004019204 A JP 2004019204A JP 4086790 B2 JP4086790 B2 JP 4086790B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- layer
- gate
- region
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 title claims description 115
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 238000007667 floating Methods 0.000 claims description 81
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 77
- 238000002955 isolation Methods 0.000 claims description 55
- 230000002093 peripheral effect Effects 0.000 claims description 45
- 239000004065 semiconductor Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 3
- 210000000746 body region Anatomy 0.000 claims 2
- 238000001514 detection method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 118
- 239000000377 silicon dioxide Substances 0.000 description 37
- 235000012239 silicon dioxide Nutrition 0.000 description 37
- 150000004767 nitrides Chemical class 0.000 description 27
- 238000005530 etching Methods 0.000 description 23
- 239000007943 implant Substances 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000269858 Anarhichas lupus Species 0.000 description 1
- 241000282461 Canis lupus Species 0.000 description 1
- 206010036790 Productive cough Diseases 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 210000003802 sputum Anatomy 0.000 description 1
- 208000024794 sputum Diseases 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002054 transplantation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Description
この発明は非揮発性メモリーに関するものである。
図１に示すのはアメリカ特許第６，０５７，５７５号（２０００年５月２日発行：Ｊｅｎｑ）に開示されたフラッシュメモリーセルの断面図である。このセルは半導体基層１２０上および中に形成されている。二酸化シリコン１３０は基層１２０に熱的に成長している。選別ゲート１４０が二酸化シリコン１３０上に形成されている。二酸化シリコン１５０が基層１２０の領域上に熱的に成長しており、選別ゲートによってはカバーされていない。ＯＮＯ１５４（二酸化シリコン、窒化シリコン層および二酸化シリコン層のサンドイッチ構造）が選別ゲート１４０上に形成されている。浮遊ゲート１６０が誘電体層１５０、１５４上に形成されている。浮遊ゲート１６０の一部は選別ゲート１４０に重複している。
アメリカ特許第６，０５７，５７５号
ＯＮＯ層１６４が浮遊・選別ゲート上に形成されている。制御ゲート１７０がＯＮＯ１６４上に形成されている。制御ゲートは浮遊ゲート１６０と選別ゲート１４０に重複している。Ｎ＋ソース／ドレイン領域１７４、１７８が基層１２０上に形成されている。
セルはそのチャンネル領域１８０（基層１２０のＰタイプ領域）から熱電子射出によりプログラムされる。該セルは電子のＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネリングにより浮遊ゲート１６０からソース領域１７８まで消去される。セルは自己配列プロセスにより製造され、浮遊ゲート１６０および制御ゲート１７０の左右の縁部は単一マスクにより画定されている。
Ｎａｒｕｋｅ他、「ソース側に側壁選別ゲートを有した新規なフラッシュ消去ＥＥＰＲＯＭセル」、ＩＥＤＭ技術ダイジェスト１９８９年、６０３〜６０６頁に他の自己配列製造プロセスが開示されている。該プロセスにおいては、浮遊・制御ゲートがまず集積構造中に形成される。ついで選別ゲートが側壁スペーサーとして浮遊・制御ゲートを含む構造の側壁上に形成される。
Ｎａｒｕｋｅ ｅｔ ａｌ．， "Ａ Ｎｅｗ Ｆｌａｓｈ−Ｅｒａｓｅ ＥＥＰＲＯＭ Ｃｅｌｌ ｗｉｔｈ ａ Ｓｉｄｅｗａｌｌ Ｓｅｌｅｃｔ−Ｇａｔｅ ｏｎ Ｉｔｓ Ｓｏｕｒｃｅ Ｓｉｄｅ"， ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ １９８９， ｐａｇｅｓ ６０３−６０６
Ｎａｒｕｋｅ ｅｔ ａｌ．， "Ａ Ｎｅｗ Ｆｌａｓｈ−Ｅｒａｓｅ ＥＥＰＲＯＭ Ｃｅｌｌ ｗｉｔｈ ａ Ｓｉｄｅｗａｌｌ Ｓｅｌｅｃｔ−Ｇａｔｅ ｏｎ Ｉｔｓ Ｓｏｕｒｃｅ Ｓｉｄｅ"， ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ １９８９， ｐａｇｅｓ ６０３−６０６
この発明は自己配列メモリー構造（異なる構造が単一のマスクにより画定されている）を含んだものであるが、これに限定されるものではない。
一実施例にあっては、基層アイソレーション領域が半導体基層中に形成される。各基層アイソレーション領域は基層上に突出する誘電体領域である。ついで選別ゲートが形成される。選別ゲートは選別ゲートラインの一部である。各選別ゲートラインは少なくとも１行のメモリーに選別ゲートを提供する。ついで浮遊ゲート層（例えば、ポリシリコン）が析出される。基層アイソレーション領域が露出するまで浮遊ゲート層がエッチングされる。一実施例では、基層アイソレーション領域の露出が浮遊ゲート層エッチングの終点として機能する。
一実施例では、メモリーが制御ゲートを有している。制御ゲート層は浮遊ゲート層上に析出する。制御ゲート層は各選別ゲートライン上に突出している。この突出は自己配列方式で制御ゲートを確定するのに利用される。ついで浮遊ゲートが自己配列方式で画定される。
一実施例では、非揮発性メモリーセルが導電性浮遊ゲートを有している。浮遊ゲートに重複する誘電体層は浮遊ゲートと選別ゲートに重複する連続構造を有している。制御ゲートは誘電体層の連続構造および浮遊ゲートに重複しているが、選別ゲートには重複していない。
一実施例においては、集積回路が非揮発性メモリーを有している。基層アイソレーション領域がメモリーのために半導体基層中に形成される。各基層アイソレーション領域は基層上に突出する誘電体領域である。選別ゲートラインは基層アイソレーション領域に交叉している。各選別ゲートラインは平坦な上面を有しているが、底面はそうではない。選別ゲートラインの底面は基層アイソレーション領域上で上下している。
一実施例では、非揮発性メモリーが周辺ＮＭＯＳおよび／またはＰＭＯＳトランジスターを有している。トランジスターゲートは半導体材料（例えばポリシリコン）を有している。多くの回路において、高チャンネルドーピングレベルにおいて低しきい値を得るために、タイプＮのＮＭＯＳトランジスターゲートとタイプＰのＰＭＯＳトランジスターゲートとを形成するのが望ましい。
高チャンネルドーピングは短チャンネルトランジスターにおいて望ましく、これにより短チャンネル効果を低減する。Ｗｏｌｆ、「ＶＬＳＩＥｒａのシリコン処理」、第３巻（「サブミクロンＭＯＳＦＥＴ」）、１９９５年、２８９〜２９１頁、参照。ＭＯＳＦＥＴトランジスターゲートをしてソース／ドレイン領域として同じ導電性タイプを持たせるのが望ましい。
Ｗｏｌｆ， "Ｓｉｌｉｃｏｎ Ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ ｔｈｅ ＶＬＳＩ Ｅｒａ"， ｖｏｌｕｍｅ ３ （"Ｔｈｅ Ｓｕｂｍｉｃｒｏｎ ＭＯＳＦＥＴ"）， １９９５， ｐａｇｅｓ ２８９−２９１
Ｗｏｌｆ， "Ｓｉｌｉｃｏｎ Ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ ｔｈｅ ＶＬＳＩ Ｅｒａ"， ｖｏｌｕｍｅ ３ （"Ｔｈｅ Ｓｕｂｍｉｃｒｏｎ ＭＯＳＦＥＴ"）， １９９５， ｐａｇｅｓ ２８９−２９１
一実施例においては製造プロセスにおいて、ＮＭＯＳソース／ドレイン領域のドーピングと同じステップでＮＭＯＳトランジスターゲートのドーピングが行われる。同様にＰＭＯＳトランジスターゲートもＰＭＯＳソース／ドレイン領域と同じステップでドープされ得る。
図２に示すのはこの発明の一実施例におけるスプリットゲートフラッシュメモリーアレイの平面図である。図３は追加の特徴を示す斜視図である。各メモリーセルは浮遊ゲート１６０、制御ゲート１７０および選別ゲート１４０を有している。これらのゲートは相互におよび半導体基層１２０（例えば単結晶シリコン）から絶縁されている。各制御ゲート１７０は制御ゲートライン１７０の一部であって、該ゲートラインはアレイを横断してＹ方向に延在している。
実施例によっては、Ｙ方向は行方向であって、各制御ゲートライン１７０はメモリーセルの１行のための制御ゲートを与えている。異なる制御ゲートライン１７０は相互に電気的に接続されてもされなくてもよい。浮遊ゲート１６０は制御ゲートの下側に位置している。各浮遊ゲート１６０の位置は図２中×印で示されている。各選別ゲート１４０は選別ゲートライン１４０の一部である。該ラインはアレイを横断してＹ方向に延在している。基層アイソレーション領域２２０（フィールドアイソレーション領域）はＸ方向に延在している。実施例によっては、Ｘ方向は列（ビットライン）方向である。各領域２２０は全アレイを横断している。各選別ゲートライン１４０および各制御ゲートライン１７０は全ての領域２２０と交叉している。
次なる図面はメモリーの製造中に得られた中間製品の縦断面図である。これの断面線を図２中にＸ−Ｘ’、Ｙ１−Ｙ１’およびＹ２−Ｙ２’で示す。断面線Ｘ−Ｘ’は基層アイソレーション領域２２０間でＸ方向に走っている。断面線Ｙ１−Ｙ１’は選別ゲートライン１４０を通ってＹ方向に走っている。断面線Ｙ２−Ｙ２’は制御ゲートライン１７０を通ってＹ方向に走っている。
一実施例にあっては、メモリーはつぎのようにして製造される。基層アイソレーション領域２２０は浅溝アイソレーション（ＳＴＩ）技術によりＰドープ基層１２０中に形成される。より詳しくは図４（Ｙ１−Ｙ１’横断面）において、二酸化シリコン層４１０（酸化パッド）が熱的酸化または他の手法により半導体基層１２０上に形成される。窒化シリコン４２０が二酸化シリコン層４１０上に析出される。窒化シリコン４２０がフォトレジストマスク（図示せず）を用いて写真平板的にパターン化されて、アイソレーション溝２２０Ｔを画定する。二酸化シリコン層４１０と半導体基層１２０とは窒化シリコン４２０の開口を通してエッチングされる。この結果基層中に溝２２０Ｔが形成される。各溝２２０Ｔは全メモリーアレイをＸ方向に横断する。
窒化シリコン４２０は時限ウエットエッチングに掛けられて、窒化シリコン層の垂直縁部を溝２２０Ｔから離すようにする。図５において（断面線Ｙ１−Ｙ１’）、二酸化シリコン層４１０もこの段階で溝から離される。
二酸化シリコンの薄層２２０．１が露出されたシリコン面上に熱的に成長して溝２２０Ｔの縁部を丸くする。ついで二酸化シリコン２２０．２が高密度プラズマ技術（ＨＤＰ）により析出される。二酸化シリコン２２０．２が溝を満たしてまず窒化シリコン層４２０を覆う。二酸化シリコン２２０．２は化学機械研磨（ＣＭＰ）により研磨される。この研磨は窒化シリコン層４２０で止まり、平坦な上面が得られる。
以下の図面および図２、３において、層２２０．１、２２０．２は単一の層２２０として示される。図５に示すように、基層アイソレーション領域２２０は半導体基層１２０上に突出する。半導体基層１２０上の突出は窒化シリコン層４２０と二酸化シリコン層４１０の組み合わせた厚さとなる。基層アイソレーション領域２２０の突出部分を２２０Ｐで示す。窒化シリコン層４２０は基層アイソレーション領域２２０に選択的に除去される（図６、横断面Ｙ１−Ｙ１’）が、これはウエットエッチング（例えばリン酸）による。
ドーパントが半導体基層１２０に埋め込まれてメモリーアレイ下にＮタイプ領域６０４を形成する。またアレイ周りでドーパントが基層に埋め込まれて半導体基層１２０の上面から領域６０４まで延在するＮタイプ領域（図示せず）を形成する。これらの埋込みによりメモリーアレイのための完全アイソレーションＰウエル１２０Ｗを生成する。領域６０４は以下の図面には示さない。
基層アイソレーション領域２２０はエッチングに掛けられる（図７、横断面Ｙ１−Ｙ１’）。エッチングの水平成分は基層アイソレーション領域２２０の側壁を活性領域７１０（基層領域は溝２２０Ｔによっては占拠されない）から横に引き離す。エッチングはウエット等方性エッチングである。実施例によっては、緩衝酸化物エッチングまたは希釈ＨＦ（ＤＨＦ）エッチングが使われる。このエッチングにより浮遊ゲートと制御ゲートとの間に改善された容量結合が結果される。アメリカ特許出願第１０／２６２，７８５号（２００２年１０月１日出願：Ｙｉ Ｄｉｎｇ）を参照されたい。
アメリカ特許出願第１０／２６２，７８５号
基層アイソレーション領域２２０の部分２２０Ｐはエッチングされず半導体基層１２０の上面に依然として突出している。一例として突出部分２２０Ｐの最終的な厚さは、０．１８μｍ製造プロセス（０．１８μｍの最少ライン幅のプロセス）の場合に、０．１２μｍである。特に断らない限りでは、この明細書では０．１８μｍ製造プロセスである。
二酸化シリコン層４１０は基層アイソレーション領域２２０のエッチング時に除去される。二酸化シリコン１３０は半導体基層１２０の露出領域上に熱的に成長して、選別トランジスターのためのゲート誘電体を与える。一例として二酸化シリコン１３０の厚さは１２０Åである。
図８（横断面Ｙ１−Ｙ１’）に示すように、選別ゲート１４０はコンフォーマル析出プロセス（例えば低圧化学蒸着「ＬＰＣＶＤ」）により構造上に形成される。選別ゲート１４０は酸化突出部２２０Ｐ間の空間を満たす。突出部２２０Ｐの側壁上に析出されたポリシリコン部分は互いに会合するので、ポリシリコン上面は平坦である。
非コンフォーマル析出プロセス、公知であるにせよ発明されたにせよ、も使用できる。選別ゲート１４０の上面が平坦でない場合には、析出後に公知の手法（例えば、選別ゲート１４０上にフォトレジスト層をスピンした後、同時にレジストとポリシリコンとを全てのフォトレジストが除去されるまで等しいエッチング速度でエッチングする）により平坦化できる。選別ゲート１４０の底面は突出部２２０Ｐ上に上下するので平坦ではない。一例として選別ゲート１４０の最終厚さは活性領域で０．０６μｍである。
窒化シリコン８１０は例えばＬＰＣＶＤにより選別ゲート１４０上に一例として１５００Åの厚さで析出される。必要なら窒化物の析出前にパッド酸化層（図示せず）を選別ゲート１４０上に形成することもできる。パッド酸化層は図１８に関連して下記する制御ゲート１７０のエッチング中に選別ゲートを追加的に保護する。
一実施例においては、選別ゲート１４０および／または窒化物８１０の上面は平坦ではない。ウエファーはフォトレジスト層（図示せず）により被覆される。このレジストは選別ゲート１４０を画定するように形状付けられる。図２、図９を参照されたい。各選別ゲート１４０は全アレイを通ってＹ方向に延在している。メモリーアレイの配置は選別ゲート１４０ラインを画定するマスクと溝２２０Ｔ（図４）を画定するマスクとの間のずれに敏感ではないが、メモリーアレイの境界は別である。
窒化シリコン８１０はレジストの開口を経てエッチングされる。レジストが除去され、選別ゲート１４０は窒化シリコン８１０により露出されたところでエッチングされる。選別ゲート１４０ラインが結果として形成される。（変化実施例では、窒化物８１０を画定するレジストは選別ゲート１４０のエッチング後に除去される。）
図１０（横断面Ｘ−Ｘ’）に示すように、構造は酸化されて選別ゲート１４０ラインの側壁上に二酸化シリコン１０１０を成長させる。ついで薄いコンフォーマル窒化シリコン層１０３０が析出され、メモリーアレイ上にマスクなしで異方性エッチングされて、選別ゲート１４０ラインと窒化シリコン８１０と側壁酸化物１０１０からなる各構造の側壁上にスペーサーを形成する。窒化シリコンスペーサーの形成については例えばアメリカ特許第６，３５５，５２４号（２００２年３月１２日発行：Ｈ．Ｔｕａｎ他）に記載されている。酸化ブランケットエッチングにより二酸化シリコン１３０の露出部分が除去される。二酸化シリコン１５０（図１１、横断面Ｘ−Ｘ’）は半導体基層１２０上に例えば９０Åの所望の厚さに熱的に成長する。
アメリカ特許第６，３５５，５２４号
例えばＬＰＣＶＤにより構造上に浮遊ゲート１６０が析出され、析出中または後にドープされる。浮遊ゲート１６０は充分に厚くして、その上面が少なくとも窒化物８１０の上面と同じ高さになるようにする。特に浮遊ゲート１６０の上面は選別ゲート１４０間に領域１６０Ｔを有している。領域１６０Ｔは少なくとも窒化物８１０の上面と等高である。浮遊ゲート１６０はＣＭＰプロセスなどにより平坦化される。図１２（横断面Ｘ−Ｘ’）を参照されたい。浮遊ゲート１６０の上面は窒化物８１０の上面と等高となる。ＣＭＰプロセスとスラリーとはポリシリコン層の上面における凹部形成を回避する。
メモリーアレイ上にマスクなしに浮遊ゲート１６０はエッチングされる。図１３Ａ（横断面Ｘ−Ｘ’）、１３Ｂ（横断面Ｙ２−Ｙ２’）を参照されたい。エッチングは基層アイソレーション領域２２０が露出するとストップする。適宜過剰エッチングして基層アイソレーション領域２２０の上面から浮遊ゲート１６０を完全に除去する。一実施例においては、浮遊ゲート１６０の最終厚さは１２００Åである。
基層アイソレーション領域２２０の時限エッチングが選択的に行われてその上面において浮遊ゲート１６０面の下に凹面を形成する。図１４（横断面Ｙ２−Ｙ２’）参照。このエッチングにより浮遊・制御ゲート間の容量結合が改善される。上記のアメリカ特許第６，３５５，５２４号参照。図１４の実施例では基層アイソレーション領域２２０は半導体基層１２０の上面上に少なくとも０．１０μｍ突出したまま（２２０Ｐで示す）である。基層アイソレーション領域２２０はエッチング後は基層の上に突出しない。
ＯＮＯ層１５１０（図１５Ａ、横断面Ｘ−Ｘ’）が基層上に形成される。例えば二酸化シリコン層を浮遊ゲート１６０上に熱的に成長させることもできるし、または高温酸化プロセス（ＨＴＯ）により厚さ５０Åに析出させることもできる（ＨＴＯは例えば２００２年１２月２６日発行のアメリカ特許出願第２００２／０１９７８８８号に記載されている）。ついで窒化シリコン層はＬＰＣＶＤにより厚さ８０Åに析出できる。ついで他の二酸化シリコン層がＨＴＯにより厚さ５０Åに析出できる。これらのプロセスと厚さとは単なる例示に過ぎないものである。
アメリカ特許出願第２００２／０１９７８８８号
ＯＮＯ１５１０、浮遊ゲート１６０および二酸化シリコン１５０はメモリーの周辺領域１５１２（図１５Ｂ）から除去される。適宜なゲート誘電体層１５２０が従来技術により半導体基層１２０上の周辺に形成される。図１５Ｂの例では、該周辺領域は高電圧トランジスター領域１５１２Ｈと低電圧トランジスター領域１５１２Ｌを有している。層１５２０は下記のようにして形成される。
領域１５１２Ｈ、１５１２Ｌにおいて二酸化シリコンが熱的に成長するかまたはＨＴＯにより厚さ１４０Åで析出される。この酸化物はマスクエッチングにより低電圧領域１５１２Ｌから除去される。ついで他の二酸化シリコン層が熱的酸化により領域１５１２Ｈ、１５１２Ｌに厚さ６０Åで形成される。この結果高電圧領域１５１２Ｈにおける酸化物の厚さは１４０Åから２００Åに増加する。ＯＮＯ１５１０（図１５Ａ）の上面酸化層はそれらのステップ中により厚くおよび／または密にすることができる。これに代えて周辺における酸化物１５２０の形成中にＯＮＯ１５１０サンドイッチの全上面酸化層を形成することもできる。
図１５Ｂに示すのは周辺領域１５１２のＮＭＯＳおよびＰＭＯＳトランジスターのために半導体基層１２０中に形成されるウエル１５２２である。公知技術による酸化物１５２０の製造前に、このウエルは形成できかつ該ウエル中へのしきい値電圧移植が行われる。
制御ゲート１７０（図１６Ａ、横断面Ｘ−Ｘ’および図１６Ｂ、周辺領域）がＯＮＯ１５１０および誘電体１５２０上に析出される。制御ゲート１７０は当初はドープされない（「真性」、図１６Ｂに「ＩＮＴＲ」で示されるように）。ついで周辺領域１５１２がマスクされて制御ゲート１７０がメモリーアレイ領域にドープＮ＋される。
制御ゲート１７０の上面は平坦ではない。制御ゲート１７０は突出部１７０．１を有している。該突出部１７０．１は、写真平板処理に頼ることなしに、制御および浮遊ゲートを画定するのに使われる。
図１６Ａに示すように突出部１７０．１間で制御ゲート１７０中に空間１７０Ｃが形成される。図１７Ａに示すように（横断面Ｘ−Ｘ’）、これらの空間はある材料１７１０で満たされる。一実施例においては、材料１７１０は制御ゲート１７０上に析出されてＣＭＰなどの手法によって平坦化された二酸化シリコンである。メモリーアレイ領域は平坦な上面を有しており制御ゲート１７０は露出されている。酸化物１７１０も周辺領域（図１７Ｂ）に析出されるが、実施例によっては制御ゲート１７０は酸化物平坦化によって周辺で露出されることはない。
これは浮遊ゲート１６０が周辺において除去されたからである。したがって、酸化物１７１０平坦化の前には、酸化物１７１０の上面レベルはアレイ領域より低い。酸化物平坦化プロセスは酸化物１７１０を周辺に残しても残さなくともよい。図１７Ｂの例では、平坦化中に酸化物１７１０は周辺から完全に除かれない。
制御ゲート１７０はマスクなしで酸化物１７１０に選択的にエッチングされる。図１８（横断面Ｘ−Ｘ’）参照。このエッチングはポリシリコン部分１７０．１を攻撃してメモリーアレイ領域の上面内に空間１８１０を形成する。制御ゲート１７０はこれらの空間内において酸化物１７１０に対して凹面化されている。図１８の実施例では、このエッチングはＯＮＯ１５１０を露出させて、ＯＮＯ１５１０の上面の下側に制御ゲート１７０の上面を凹面化する。しかしこれは必要ではない。ポリシリコンエッチングはＯＮＯ１５１０を露出させるまえにとめることができる、またはＯＮＯ層が露出され始めたら止めることもできる。もしＯＮＯ１５１０が露出されたら、空間１８１０中で選別ゲート１４０側の制御ゲート１７０の幅Ｗ１は制御・浮遊ゲートの幅を下記するように自己画定する。
一実施例においては、制御ゲート１７０の最少厚さ（空間１８１０の底部において）は０．１８μｍであり、幅Ｗ１もやはり０．１８μｍである。図１８において制御ゲート１７０の上面は空間１８１０において凹部化されている。他の実施例では制御ゲート１７０はメモリーアレイ領域の全般に亙って平坦な上面を有している。
周辺領域において（図１７Ｂ）制御ゲート１７０は酸化物１７１０により保護されており、周辺領域はポリシリコンエッチングにより変化することはない。酸化物平坦化プロセス中（図１７Ａに関連して上記した）に周辺領域でもし酸化物１７１０が除去された場合には、制御ゲート１７０は追加のマスク（図示せず）によりポリシリコンエッチング中に周辺領域が保護される。
空間１８１０に保護層が形成されて選別ゲート１４０近傍で制御ゲート１７０を保護する。一実施例においては、この層１９１０は窒化シリコンである（図１９Ａ、横断面Ｘ−Ｘ’、図１９Ｂ、周辺１５１２の横断面）。窒化物１９１０は構造上に析出されて、酸化物１７１０がメモリーアレイ領域で露出するまでＣＭＰにより研磨される。図２０Ａ（横断面Ｘ−Ｘ’）参照。窒化物１９１０は空間１８１０中に残る。
ＣＭＰの代わりに、窒化物１９１０は平坦な上面を有した材料（図示せず）を析出し、酸化物１７１０が露出するまでこの材料と窒化物を同じ速度でエッチングすることにより、処理できる。該材料はフォトレジストであってもよい。窒化物のエッチング後該材料は除去できる。
周辺に浮遊ゲート１６０が存在しないので、窒化物平坦化前には周辺領域１５１２においては窒化物１９１０の上面はアレイ領域より低い。窒化物平坦化は周辺の窒化物１９１０を除くこともあり除かないこともある。一実施例においては、窒化物は除去されず、周辺領域は図１９Ｂに示すような状態のままである。図２０Ａに示す非反射コーチング層（ＡＲＣ）は窒化物１９１０上に流れて硬化される。このステップ後構造は平坦な上面を有する。
ウエファーはフォトレジスト層２０２０により被覆される。このレジストは選別ゲート１４０の一側において窒化物１９１０の部分を保護するように形状付けられている。図２０Ｂ（上面図）に図２に示す特徴に関してマスク２０２０を示す。レジスト２０２０は制御ゲート１７０ラインの将来の位置に重なり、制御ゲート１７０が除去されるであろう隣接する選別ゲート１４０ライン間でそれらの領域を露出させる。マスク２０２０の長手方向縁部は選別ゲート１４０ライン上どこにでも配置できる。したがってアレイ領域においてはマスクを精密に配列させることは重要ではない。レジスト２０２０は周辺領域１５１２上を被覆しない。
窒化シリコン１９１０とＡＲＣ２０１０とはレジスト２０２０による露出部分においてエッチングされる。レジスト２０２０とＡＲＣ２０１０の残りの部分はそれから除去される。結果として得られるメモリーアレイ構造を図２１（横断面Ｘ−Ｘ’）に示す。窒化物１９１０は制御ゲート１７０の幅Ｗ１（図１８、２１）の部分を空間１８１０の底部で保護する。窒化物エッチングは周辺領域において窒化物１９１０を除去する。周辺領域は図１７Ｂに示すようになる。
酸化物１７１０はアレイおよび周辺領域においてブランケットエッチングによりエッチングされる。結果として得られる構造を図２２Ａ（横断面Ｘ−Ｘ’）および図２２Ｂ（周辺）に示す。ついでウエファーはフォトレジスト層（図示せず）により被覆される。このレジストは周辺領域を被覆するように形状付けられる。このレジストはメモリーアレイは被覆しない。制御ゲート１７０は窒化物１９１０をマスクとしてアレイ領域においてエッチングされる。このエッチングは二酸化シリコンに対して選択的であり、エッチングはＯＮＯ１５１０上で止まる。結果として得られる構造を図２３（横断面Ｘ−Ｘ’）に示す。
ＯＮＯ１５１０と浮遊ゲート１６０とは窒化物１９１０によりアレイ領域においてエッチングされる。層１５１０と１６０とは窒化物１９１０により被覆されていない領域から完全に除去される。図２４（横断面Ｘ−Ｘ’）参照。窒化物層１９１０、８１０、１０３０はＯＮＯ１５１０のエッチング中に部分的に除くことができる。浮遊ゲート１６０と制御ゲート１７０ラインはこのステップの結果完全に画定されて図２、３に示すようになる。制御ゲート１７０ラインの上面の幅はＷ１であり、これは図１８に関連して前記したように定められる。
図２４のメモリーは一方では選別ゲート１４０との間で他方では浮遊ゲート１６０と制御ゲート１７０との間で信頼できる側壁絶縁を有している。この絶縁は層１０１０、１０３０により与えられる。この点に関して、図２４はＮａｒｕｋｅ他による前記文献に開示されたメモリーとよい対照をなしている。Ｎａｒｕｋｅ他のメモリーにおいては、浮遊・制御ゲートがまず集積状に形成される。ついで選別ゲートが側壁スペーサーとして形成される。浮遊・制御ゲートの集積上によき側壁絶縁を形成することには問題がある。なぜなら浮遊・制御ゲート層は集積から突出した「肩部」を有しているからである。側壁絶縁は肩部上で薄くなることがある。よき側壁絶縁は図２４の選別ゲート１４０の側壁上の方が形成し易い。なぜなら選別ゲートは他の導電性の層と集積しないからである。しかしこの発明は図２４の実施例または選別ゲートが他の導電性の層と集積されない実施例に限定されるものではない。
集積浮遊・制御ゲートの形成前に選別ゲートを形成することにはつぎのような利点もある。両ゲートの集積が最初に形成されると、両ゲート層のエッチングが半導体基層１２０（浮遊・制御ゲートが例えばポリシリコンからできていると）中の活性領域を損傷する。活性領域の損傷は二酸化シリコン１３０の形成を邪魔することがある。
また一実施例では、二酸化シリコン１３０が二酸化シリコンの熱成長層である。浮遊・制御ゲートが最初に形成されると、二酸化シリコンを形成する熱的酸化が浮遊・制御ゲートの縁部を酸化して望ましくない。さらに一実施例では二酸化シリコン１３０が二酸化シリコン１５０より厚いので、製造プロセスの早期に二酸化シリコン１３０を形成するのが望ましい。
浮遊ゲート１６０のエッチング後周辺領域を保護しているレジストは除かれる。周辺領域は図２２Ｂに示すようになる。制御ゲート１７０は露出されて周辺でのドーピングの役に立つ。下記のソース／ドレイン移植中にＮＭＯＳトランジスターはタイプＮにドープされ、ＰＭＯＳトランジスターはタイプＰにドープされる。
ウエファーはフォトレジスト層２５０２（図２５）により被覆される。レジストは周辺トランジスターゲートを画定するように形状付けられている。レジスト２５０２はメモリーアレイを被覆する。露出した制御ゲート１７０はエッチングされ、レジスト２５０２は除かれる。
ウエファーはフォトレジスト２６２０により被覆され、レジストはソースライン１７８（図２５Ａ、横断面Ｘ−Ｘ’および図２５Ｂ、誘電体層のないアレイの上面図）を露出するように形状付けられている。各ソースライン１７８は２個の隣接する制御ゲート１７０ライン間でメモリーアレイを横断して、２個の制御ゲートラインを有する２個の行中の各セルに１個のソース／ドレイン領域を与える。
マスクの左右の縁部は各選別ゲート１４０ラインまたは制御ゲート１７０ライン上のどこにでも位置できるので、マスク２６２０の配列は重要ではない。レジスト２６２０は周辺領域を被覆する。
基層アイソレーション領域２２０はマスク２６２０で露出された領域（つまりソースライン１７８の領域）において溝２２０Ｔからエッチングされる。このエッチングはソースライン上の活性領域中の１５０を除去する。ついで同じマスクを用いてソースライン移植（Ｎ＋）が行われる。ある実施例ではこれは高エネルギー、高ドーズ移植であって、低エネルギー、低ドーズ、広角移植が先行して（角度は例えば１０〜３０度）、０．１〜０．２μｍのソースライン分散深さが得られる。
他の実施例では、マスク２６２０が形成され、ついで基層アイソレーション領域２２０のエッチング前に高エネルギーＮ＋移植が行われ、ついで同じマスクを用いて溝から基層アイソレーション領域２２０がエッチングされる。爾後同じマスクを用いて他の低エネルギーＮタイプ移植が行われる。最初の（高エネルギー）移植は少なくとも溝中の基層アイソレーション領域２２０によりブロックされ、ソースライン１７８をＮタイプアイソレーション領域６０４（図６）に短絡するのを回避する。前記アメリカ特許第６，３５５，５２４号参照。
レジスト２６２０は除かれ、ウエファーがフォトレジスト層２７２０（図２７）により被覆される。このレジストは全アレイを露出しかつ周辺ＮＭＯＳトランジスター領域を露出するように形状付けられている。図２７に示すのはＰウエル１５２２Ｐを有した周辺ＮＭＯＳトランジスター領域１５１２ＮとＮウエル１５２２Ｎを有した周辺ＰＭＯＳトランジスター領域１５１２Ｐである。ウエル１５２２Ｎ、１５２２Ｐは図１５に一般的に示すウエル１５２２のふたつである。
集積回路には多くの領域１５１２Ｎ、１５１２Ｐがある。レジスト２７２０はＰＭＯＳトランジスター領域１５１２Ｐを被覆している。Ｎタイプ移植（Ｎ−）が行われてＮＭＯＳソース／ドレイン領域２７３０ＮのためのＬＤＤ（軽ドープドレイン）延在部を形成する。この移植はまた周辺ＮＭＯＳトランジスターのゲートをドープする。レジスト２７２０はメモリーアレイを被覆してもしなくてもよい。レジスト２７２０がアレイを被覆しない場合には、移植によりソースライン１７８およびビットライン領域１７４（図２９Ａ）のための追加ドーピングが行われる。
レジスト２７２０が除かれ、他のフォトレジスト層２８２０（図２８）がウエファー上に形成される。レジスト２８２０はＮＭＯＳ周辺トランジスター領域１５１２Ｎとアレイ領域とを被覆するように形状付けられている。Ｐタイプ移植（Ｐ−）が行われて、ＰＭＯＳソース／ドレイン領域２７３０ＰのためのＬＤＤ延在部を形成しかつ周辺ＰＭＯＳトランジスターのゲートをドープする。
レジスト２８２０が除かれ、薄い二酸化シリコン層２９０４（図２９Ａ、横断面Ｘ−Ｘ’および図２９Ｂ、周辺領域）が適当な技術（例えばＴＥＯＳ、ＨＴＯ、ＲＴＯ）により構造上に析出する。半導体基層１２０と層１７０のシリコン面上の酸化物２９０４の厚さの一例を挙げると２００Å〜３００Åである。酸化物２９０４が熱的に析出する場合には（例えばＲＴＯ、急速熱的酸化）、酸化物は窒化シリコン面上でより薄くなるだろう。
薄い窒化シリコン層２９１０が析出しかつマスクなしに異方状にエッチングされて、周辺トランジスターのゲート上に側壁スペーサーを形成する。スペーサー２９１０はメモリーアレイ中にも形成される。酸化物２９０４はエッチストップとして機能して半導体基層１２０と周辺ポリシリコンゲート１７０の上面とを保護する。ウエファーがフォトレジスト層２９２０（図２９Ｂ）により被覆される。レジストはＰＭＯＳ周辺領域１５１２Ｐを被覆するように形状付けられるが、ＮＭＯＳ周辺領域１５１２Ｎとメモリーアレイとは露出させる。Ｎ＋移植が行われて周辺ＮＭＯＳトランジスターのためのＬＤＤ構造を形成し、周辺ＮＭＯＳトランジスターゲートおよびソースライン領域１７８でのドーパント濃度を増加し、ビットライン領域１７４をドープする。図２９Ｃは得られたメモリーアレイ構造の上面図である。浮遊・制御・選別ゲートおよび重複する窒化層がこの移植をマスクするので、アレイ領域における追加のマスクは必要ない。
レジスト２９２０が除かれ、ウエファーがフォトレジスト層３０２０（図３０）により被覆される。レジストはＮＭＯＳ周辺領域１５１２Ｎとメモリーアレイを被覆するように形状付けられるが、ＰＭＯＳ周辺領域１５１２Ｐは露出させる。Ｐ＋移植が行われて、ＰＭＯＳトランジスターのためのＬＤＤ構造を形成し、ＰＭＯＳトランジスターゲートのドーパント濃度を増加させる。
メモリー製造は公知の技術を用いて完成される。図３１の例では、レベル間誘電体３１０４がウエファー上に析出する。誘電体層３１０４、２９０４、１５０中に接触開口がエッチングされて、ビットライン領域１７４を露出させる。導電層３１１０が析出して、ビットラインを形成するように形状付けられる。ビットラインはビットライン領域１７４に接触する。層３１０４、２９０４、１５０が酸化シリコンから形成されている場合には、選別ゲート１４０が窒化層２９１０、１０３０により保護されているので、接触開口を画定するマスク（図示せず）の配列は重要ではない。
図３２はアレイの一実施例の回路図である。これはＮＯＲアレイであって、アメリカ特許第６，３５５，５２４号に記載されたタイプである。各ビットライン３１１０は、メモリーセル３２１０の２列によって割り当てられている。セル３２１０はセルのチャンネル領域（半導体基層１２０中のセル浮遊・選別ゲートの下側のＰタイプ領域）から浮遊ゲート１６０まで、熱電子射出によりプログラムされる。セルは電子のＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネリングにより、浮遊ゲート１６０からソースライン領域１７８またはチャンネル領域まで、消去される。
この発明はそのような消去またはプログラム技術またはＮＯＲメモリーアレイに限定されるものではない。この発明は上記したアレイアーキテクチャーに限定されるものではない。例えばソースラインは、半導体基層１２０に重複しかつソースライン基層領域１７８に接触する層、から形成できる。ソースラインはアイソレーション溝を通す必要はない。また基層アイソレーション領域２２０は全アレイを横断する必要はない。図３３において、基層アイソレーション領域はソースライン１７８において中断されている。ソースラインがドープされる前に、誘電体２２０は溝外でエッチングされる必要はない。浅溝単離はＬＯＣＯＳなどの単離タイプで置換できる。この発明はマルチレベルセルメモリー（セルが情報の多重ビットを有しているメモリー）に応用できる。この発明は上記した特定のプロセスステップ、材料などに限定されるものではない。またＬＤＤなどの周辺構造に限定されるものではない。
１２０：半導体基層
１４０：選別ゲート
１５０：二酸化シリコン
１６０：浮遊ゲート
１７０：制御ゲート
２２０：基層アイソレーション領域
４１０：二酸化シリコン層
４２０：窒化シリコン層
１４０：選別ゲート
１５０：二酸化シリコン
１６０：浮遊ゲート
１７０：制御ゲート
２２０：基層アイソレーション領域
４１０：二酸化シリコン層
４２０：窒化シリコン層
Claims (25)
- それぞれが互いに絶縁された導電性浮遊ゲートと第１の導電性ゲートと第２の導電性ゲートとを含む非揮発性メモリーセルのアレイ領域を有した集積回路の製造方法であって、（ａ）半導体基層中においてその活性領域間にそれぞれが前記半導体基層から突出する誘電体領域である１以上の基層アイソレーション領域を形成し、（ｂ）それぞれが少なくとも１個の前記活性領域と重複する１以上の第１の導電性ラインＧ１を形成し、（ｃ）前記第１の導電性ラインＧ１上と前記基層アイソレーション領域上を含む全面にＦＧ層を形成し、（ｄ）前記ＦＧ層を膜厚方向に部分的に除去して前記基層アイソレーション領域を露出させかつ各前記第１の導電性ラインＧ１の少なくとも一部上から前記ＦＧ層を除去し、（ｅ）前記ＦＧ層上に誘電体Ｄ１を形成し、（ｆ）前記誘電体Ｄ１上に層Ｇ２を形成し、（ｇ）前記層Ｇ２と前記誘電体Ｄ１と前記ＦＧ層とを部分的に除去して、前記ＦＧ層から前記導電性浮遊ゲートを形成するとともに前記層Ｇ２から前記第２の導電性ゲートのための１以上の第２の導電性ラインを形成するステップ含んでなり、かつ各前記第１の導電性ゲートが前記第１の導電性ラインＧ１の一部を含んでおり、各前記導電性浮遊ゲートが前記ＦＧ層の一部を含んでおり、各前記第２の導電性ゲートが前記層Ｇ２の一部を含んでおり、各前記第２の導電性ゲートが前記層Ｇ２から形成された前記第２の導電性ラインの一部を含んでいることを特徴とする集積回路の製造方法。
- 前記ステップ（ｄ）が前記基層アイソレーション領域が露出されたことの検知時点に応じて終了することを特徴とする請求項１に記載の方法。
- 各前記基層アイソレーション領域が前記アレイ領域を横断し、各前記第１の導電性ラインＧ１が複数の前記基層アイソレーション領域と交叉することを特徴とする請求項１に記載の方法。
- 各前記第１の導電性ラインＧ１の上面が平坦であるが底面は前記基層アイソレーション領域および前記半導体基層の表面に沿って上下していることを特徴とする請求項１に記載の方法。
- 前記ＦＧ層の形成前に、さらに各前記第１の導電性ラインＧ１の側壁上に前記第１の導電性ラインＧ１を前記導電性浮遊ゲートから絶縁するための誘電体を形成することを特徴とする請求項１に記載の方法。
- 前記ステップ（ｆ）において、各前記第１の導電性ラインＧ１上に上方への突出部分Ｐ１を有するように前記層Ｇ２が形成され、前記ステップ（ｇ）において、（ｇ１）前記層Ｇ２の前記突出部分Ｐ１が露出されて完全にカバーされないように前記層Ｇ２上に層Ｌ１を形成し、（ｇ２）前記層Ｇ２を前記層Ｌ１に対して選択的に部分除去して前記突出部分Ｐ１の場所に空間を形成し、（ｇ３）少なくとも前記空間内の前記層Ｇ２上に層Ｌ２を形成し、かつ（ｇ４）前記層Ｌ１を除去し、さらに前記層Ｌ２で覆われていない前記層Ｇ２と前記誘電体Ｄ１と前記ＦＧ層とを部分的に選択除去することを特徴とする請求項５に記載の方法。
- 前記ステップ（ｇ１）において、前記層Ｇ２上の全面に前記層Ｌ１を形成し、前記層Ｌ１を平坦化して前記突出部分Ｐ１を露出させることを特徴とする請求項６に記載の方法。
- 前記ステップ（ｇ３）において、前記層Ｌ１上の全面に前記層Ｌ２を形成し、前記層Ｌ２を部分除去して前記層Ｌ１を露出させるとともに前記層Ｌ２は前記空間内に残すことを特徴とする請求項６に記載の方法。
- 各前記第１の導電性ラインＧ１が前記アレイ領域を横断してかつ１以上の前記基層アイソレーション領域と交叉し、かつ（ｈ）前記ステップ（ｇ４）前に前記層Ｌ２上にマスクを形成して前記マスク中の開口を介して前記層Ｌ２を除去して各前記第１の導電性ラインＧ１の一方側の前記層Ｌ２を除去するが他方側では除去せず、かつ前記層Ｌ２が前記第１の導電性ラインＧ１の他方側で前記第１の導電性ラインＧ１に沿って前記アレイ領域と交叉延在していることを特徴とする請求項６に記載の方法。
- 前記ステップ（ｆ）において、前記層Ｇ２が集積回路の周辺領域でそれぞれが前記層Ｇ２の一部を含む周辺トランジスターのゲートの位置上に形成され、前記層Ｇ２が半導体材料を有しており、前記ステップ（ｇ１）において、前記層Ｌ１が前記層Ｇ２上に前記周辺領域中で形成され、前記ステップ（ｇ３）において、前記層Ｌ２が前記層Ｇ２上に前記周辺領域中で形成され、前記ステップ（ｇ１）、（ｇ３）、（ｇ４）、（ｈ）の１以上のステップにおいて、前記層Ｌ１と前記層Ｌ２とが前記周辺トランジスターのゲートの位置上から除去され、かつ（ｉ）少なくとも１個の前記周辺トランジスターの領域中にドーパントを導入して、前記周辺トランジスターのゲートとソース／ドレイン領域とを同時にドープすることを特徴とする請求項９に記載の方法。
- 前記ステップ（ｉ）において、少なくとも１個の周辺ＮＭＯＳトランジスターの領域中にＮタイプドーパントを導入して、前記周辺ＮＭＯＳトランジスターのゲートとソース／ドレイン領域を同時にドープし、かつ少なくとも１個の周辺ＰＭＯＳトランジスターの領域中にＰタイプドーパントを導入して、前記周辺ＰＭＯＳトランジスターのゲートとソース／ドレイン領域を同時にドープすることを特徴とする請求項１０に記載の方法。
- 非揮発性メモリーセルを有する集積回路であって、半導体基層と、前記半導体基層上の第１の誘電体領域と、前記第１の誘電体領域上にありかつ前記メモリーセルの一部である第１の導電性ゲートと、前記半導体基層上の第２の誘電体領域と、前記第２の誘電体領域上にありかつ前記メモリーセルの一部である導電性浮遊ゲートと、前記導電性浮遊ゲートと前記第１の導電性ゲート上に重複する連続構造を含んだ誘電体層と、前記誘電体層の連続構造と前記導電性浮遊ゲート上に重複するが前記第１の導電性ゲートには重複しない第２の導電性ゲートとを含んでなり、前記誘電体層の連続構造が前記導電性浮遊ゲートと前記第２の導電性ゲート間に存在し、前記第２の導電性ゲートが前記メモリーセルの一部であり、前記第２の導電性ゲートが前記第１の導電性ゲートから絶縁されていることを特徴とする集積回路。
- 前記誘電体層の連続構造が前記第２の導電性ゲートを前記導電性浮遊ゲートおよび前記第１の導電性ゲートから絶縁していることを特徴とする請求項１２に記載の集積回路。
- 前記導電性浮遊ゲートが前記第１の導電性ゲート上に重複していないことを特徴とする請求項１２に記載の集積回路。
- 前記メモリーセルがさらに前記半導体基層中に、第１の導電性タイプの２個のソース／ドレイン領域と、第２の導電性タイプのチャンネル領域とを含んでおり、前記チャンネル領域が前記第１の導電性ゲートと前記導電性浮遊ゲートとの下側で前記２個のソース／ドレイン領域の間を延在していることを特徴とする請求項１２に記載の集積回路。
- 前記誘電体層の連続構造が前記導電性浮遊ゲートの上面の全体と前記第１の導電性ゲートの上面の一部と重複するが前記第１の導電性ゲートの上面の全体には重複していないことを特徴とする請求項１２に記載の集積回路。
- 前記誘電体層が窒化シリコン層を有していることを特徴とする請求項１２に記載の集積回路。
- 前記誘電体層が酸化シリコン層とその上の窒化シリコン層とを有しており、前記窒化シリコン層と前記酸化シリコン層とが前記導電性浮遊ゲートの上面の全体と前記第１の導電性ゲートの上面の少なくとも一部に重複していることを特徴とする請求項１２に記載の集積回路。
- 前記誘電体層がＯＮＯであることを特徴とする請求項１２に記載の集積回路。
- 前記メモリーセルが複数のメモリーセルのひとつであり、前記半導体基層がその活性領域の間に複数の基層アイソレーション領域を有しており、各前記基層アイソレーション領域が前記半導体基層上に突出する誘電体領域であり、各前記メモリーセルが前記半導体基層の前記活性領域上に前記第１の誘電体領域を有しており、前記第１の導電性ゲートが導電性ラインＧ１の一部であり、前記導電性ラインＧ１が複数の前記基層アイソレーション領域と前記第１の誘電体領域上に交叉してかつ各前記メモリーセルに前記第１の導電性ゲートを与えており、各前記メモリーセルが前記半導体基層上に前記第２の誘電体領域と前記第２の誘電体領域上の前記導電性浮遊ゲートとを有しており、前記誘電体層の連続構造が前記導電性浮遊ゲートと前記第１の導電性ゲートに重複しており、前記第２の導電性ゲートが導電性ラインＧ２の一部であり、前記導電性ラインＧ２が各前記メモリーセルに前記第２の導電性ゲートを与え、前記導電性ラインＧ２が複数の前記基層アイソレーション領域と前記導電性浮遊ゲートに重複するが前記導電性ラインＧ１には重複せず、前記誘電体層の連続構造が各前記導電性浮遊ゲートと前記導電性ラインＧ２との間に存在し、前記導電性ラインＧ２が前記導電性ラインＧ１から絶縁されていることを特徴とする請求項１２に記載の集積回路。
- 前記導電性浮遊ゲートが前記導電性ラインＧ１に重複しないことを特徴とする請求項２０に記載の集積回路。
- 複数の前記メモリーセルが複数の非揮発性メモリーセル行を有したメモリーアレイ中のメモリーセル行であり、各前記メモリーセルが前記半導体基層の前記活性領域上に前記第１の誘電体領域を有しており、前記導電性ラインＧ１が複数の導電性ラインＧ１のひとつであり、各前記導電性ラインＧ１が複数の前記基層アイソレーション領域と少なくとも１行の前記メモリーセル行の前記第１の誘電体領域上に交叉して少なくとも１行の前記メモリーセル行中の各前記メモリーセルに前記第１の導電性ゲートを与えており、各前記メモリーセルが前記半導体基層上に前記第２の誘電体領域をまた前記第２の誘電体領域上に前記導電性浮遊ゲートを有しており、前記誘電体層の連続構造が複数の連続構造のひとつであり、各前記連続構造が少なくとも１行の前記メモリーセル行中の各前記メモリーセルの前記導電性浮遊ゲートと前記第１の導電性ゲートとに重複しており、前記導電性ラインＧ２が複数の導電性ラインＧ２のひとつであり、各前記導電性ラインＧ２が少なくとも１行の前記メモリーセル行中の各前記メモリーセルに前記第２の導電性ゲートを与えており、各前記導電性ラインＧ２が複数の前記基層アイソレーション領域上に交叉するとともに少なくとも１行の前記メモリーセル行中の各前記メモリーセルの前記導電性浮遊ゲートに重複するが対応する前記メモリーセル行の前記導電性ラインＧ１には重複せず、各前記導電性ラインＧ２について、前記誘電体層の対応する連続構造が前記導電性ラインＧ２と前記導電性浮遊ゲート間に存在しかつ前記導電性ラインＧ２により重複され、前記導電性ラインＧ２は対応する前記導電性ラインＧ１から絶縁されていることを特徴とする請求項２０に記載の集積回路。
- 前記導電性浮遊ゲートが前記導電性ラインＧ１に重複しないことを特徴とする請求項２２に記載の集積回路。
- それぞれが導電性浮遊ゲートと第１の導電性ゲートと第２の導電性ゲートとを含む複数の非揮発性メモリーセルを有する集積回路であって、半導体基層と、それぞれが前記半導体基層から突出する誘電体領域でありかつ前記半導体基層中でその活性領域間にある複数の基層アイソレーション領域と、それぞれが少なくとも１つの前記活性領域に重複しその一部が各前記第１の導電性ゲートに含まれそれぞれが前記半導体基層から絶縁されかつ上面が平坦であるが底面が前記基層アイソレーション領域および前記半導体基層の表面に沿って上下している複数の導電性ラインＧ１と、前記導電性ラインＧ１の側壁上の誘電体と、前記導電性ラインＧ１の側壁上の前記誘電体に当接し前記導電性ラインＧ１および前記半導体基層から絶縁されかつそれぞれが隣接する前記基層アイソレーション領域間に延在する複数の前記導電性浮遊ゲートと、それぞれが対応する前記導電性ラインＧ１の少なくとも側壁に重複し複数の前記導電性浮遊ゲート上で前記側壁に沿って延在しその一部が各前記第２の導電性ゲートに含まれかつ対応する前記導電性ラインＧ１および下側の前記導電性浮遊ゲートから絶縁された複数の導電性ラインＧ２とを含んでなる集積回路。
- 前記複数の非揮発性メモリーセルがアレイ領域を構成しており、前記アレイ領域が前記導電性浮遊ゲートのアレイを有しており、各前記基層アイソレーション領域が前記アレイ領域を横断していることを特徴とする請求項２４に記載の集積回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/393,212 US6962851B2 (en) | 2003-03-19 | 2003-03-19 | Nonvolatile memories and methods of fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004289132A JP2004289132A (ja) | 2004-10-14 |
| JP4086790B2 true JP4086790B2 (ja) | 2008-05-14 |
Family
ID=32988092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004019204A Expired - Lifetime JP4086790B2 (ja) | 2003-03-19 | 2004-01-28 | 非揮発性メモリーとその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6962851B2 (ja) |
| JP (1) | JP4086790B2 (ja) |
| CN (1) | CN100459106C (ja) |
| TW (1) | TWI227544B (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050013214A (ko) * | 2002-06-20 | 2005-02-03 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 장치 제조 방법, 반도체 장치 및 비휘발성 메모리 |
| TWI220316B (en) * | 2003-05-22 | 2004-08-11 | Powerchip Semiconductor Corp | Flash memory cell, flash memory cell array and manufacturing method thereof |
| JP2005051244A (ja) * | 2003-07-30 | 2005-02-24 | Mosel Vitelic Inc | 集積回路の製造方法 |
| US7101757B2 (en) * | 2003-07-30 | 2006-09-05 | Promos Technologies, Inc. | Nonvolatile memory cells with buried channel transistors |
| US6885044B2 (en) * | 2003-07-30 | 2005-04-26 | Promos Technologies, Inc. | Arrays of nonvolatile memory cells wherein each cell has two conductive floating gates |
| US8395199B2 (en) | 2006-03-25 | 2013-03-12 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
| US7932548B2 (en) | 2006-07-14 | 2011-04-26 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
| KR100830576B1 (ko) * | 2006-09-29 | 2008-05-22 | 삼성전자주식회사 | 반도체 장치 및 그 형성 방법 |
| US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| JP5313486B2 (ja) * | 2007-11-15 | 2013-10-09 | スパンション エルエルシー | 半導体装置の製造方法 |
| KR101920626B1 (ko) * | 2011-08-16 | 2018-11-22 | 삼성전자주식회사 | 정보 저장 장치 및 그 제조 방법 |
| US8575683B1 (en) * | 2012-05-16 | 2013-11-05 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
| CN104576537B (zh) * | 2013-10-18 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
| US9171858B2 (en) * | 2013-12-30 | 2015-10-27 | Globalfoundries Singapore Pte. Ltd. | Multi-level memory cells and methods for forming multi-level memory cells |
| US9171855B2 (en) * | 2013-12-30 | 2015-10-27 | Globalfoundries Singapore Pte. Ltd. | Three-dimensional non-volatile memory |
| US9257445B2 (en) * | 2014-05-30 | 2016-02-09 | Freescale Semiconductor, Inc. | Method of making a split gate non-volatile memory (NVM) cell and a logic transistor |
| US9397176B2 (en) * | 2014-07-30 | 2016-07-19 | Freescale Semiconductor, Inc. | Method of forming split gate memory with improved reliability |
| US9754788B2 (en) * | 2015-07-13 | 2017-09-05 | United Microelectronics Corp. | Manufacturing method of semiconductor structure including planarizing a polysilicon layer over an array area and a periphery area |
| US9673207B2 (en) * | 2015-08-20 | 2017-06-06 | Sandisk Technologies Llc | Shallow trench isolation trenches and methods for NAND memory |
| US10050131B2 (en) * | 2015-12-10 | 2018-08-14 | Microchip Technology Incorporated | Method of forming a polysilicon sidewall oxide region in a memory cell |
| CN107305892B (zh) * | 2016-04-20 | 2020-10-02 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
| US10910466B2 (en) * | 2018-10-22 | 2021-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process for tuning via profile in dielectric material |
| TWI696273B (zh) * | 2019-05-15 | 2020-06-11 | 力晶積成電子製造股份有限公司 | 具有輔助閘的快閃記憶體暨其製作方法 |
| WO2021007399A1 (en) * | 2019-07-09 | 2021-01-14 | Sunrise Memory Corporation | Process for a 3-dimensional array of horizontal nor-type memory strings |
| US11917821B2 (en) | 2019-07-09 | 2024-02-27 | Sunrise Memory Corporation | Process for a 3-dimensional array of horizontal nor-type memory strings |
Family Cites Families (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4701776A (en) | 1983-08-29 | 1987-10-20 | Seeq Technology, Inc. | MOS floating gate memory cell and process for fabricating same |
| US6261856B1 (en) | 1987-09-16 | 2001-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method and system of laser processing |
| US5268319A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
| US5844842A (en) | 1989-02-06 | 1998-12-01 | Hitachi, Ltd. | Nonvolatile semiconductor memory device |
| DE69231356T2 (de) * | 1992-01-22 | 2000-12-28 | Macronix Int Co Ltd | Nichtflüchtige Speicherzelle und Anordnungsarchitektur |
| US5424979A (en) | 1992-10-02 | 1995-06-13 | Matsushita Electric Industrial Co., Ltd. | Non-volatile memory cell |
| JPH06120515A (ja) | 1992-10-09 | 1994-04-28 | Oki Electric Ind Co Ltd | 半導体不揮発性メモリのデータ書き込み及びデータ消去方法 |
| US5910912A (en) | 1992-10-30 | 1999-06-08 | International Business Machines Corporation | Flash EEPROM with dual-sidewall gate |
| US5408115A (en) | 1994-04-04 | 1995-04-18 | Motorola Inc. | Self-aligned, split-gate EEPROM device |
| US5705415A (en) | 1994-10-04 | 1998-01-06 | Motorola, Inc. | Process for forming an electrically programmable read-only memory cell |
| US5445983A (en) | 1994-10-11 | 1995-08-29 | United Microelectronics Corporation | Method of manufacturing EEPROM memory device with a select gate |
| KR0144895B1 (ko) * | 1995-04-27 | 1998-07-01 | 김광호 | 불휘발성 기억장치의 제조방법 |
| US6162682A (en) | 1995-09-29 | 2000-12-19 | Cypress Semiconductor Corporation | Structure and process for a gouge-free stacked non-volatile memory cell with select gate |
| US5912843A (en) | 1996-03-18 | 1999-06-15 | Integrated Memory Technologies, Inc. | Scalable flash EEPROM memory cell, method of manufacturing and operation thereof |
| US5856943A (en) | 1996-03-18 | 1999-01-05 | Integrated Memory Technologies, Inc. | Scalable flash EEPROM memory cell and array |
| US5668757A (en) | 1996-03-18 | 1997-09-16 | Jeng; Ching-Shi | Scalable flash eeprom memory cell and array |
| US6057575A (en) | 1996-03-18 | 2000-05-02 | Integrated Memory Technologies, Inc. | Scalable flash EEPROM memory cell, method of manufacturing and operation thereof |
| JP3075211B2 (ja) | 1996-07-30 | 2000-08-14 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3363046B2 (ja) | 1997-01-08 | 2003-01-07 | 株式会社東芝 | プロセス裕度計算方法 |
| JPH10256400A (ja) | 1997-03-10 | 1998-09-25 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| KR100206985B1 (ko) | 1997-03-14 | 1999-07-01 | 구본준 | 플래시 메모리 소자 및 그 제조방법 |
| JP3586072B2 (ja) | 1997-07-10 | 2004-11-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US6040216A (en) | 1997-08-11 | 2000-03-21 | Mosel Vitelic, Inc. | Method (and device) for producing tunnel silicon oxynitride layer |
| US6134144A (en) | 1997-09-19 | 2000-10-17 | Integrated Memory Technologies, Inc. | Flash memory array |
| US5918124A (en) | 1997-10-06 | 1999-06-29 | Vanguard International Semiconductor Corporation | Fabrication process for a novel multi-storage EEPROM cell |
| US6486023B1 (en) | 1997-10-31 | 2002-11-26 | Texas Instruments Incorporated | Memory device with surface-channel peripheral transistor |
| JP3378879B2 (ja) | 1997-12-10 | 2003-02-17 | 松下電器産業株式会社 | 不揮発性半導体記憶装置及びその駆動方法 |
| US6006263A (en) * | 1998-01-20 | 1999-12-21 | Compuware Corporation | System and method to expedite the transfer of data within a network system |
| JP3332152B2 (ja) | 1998-02-18 | 2002-10-07 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| US6200856B1 (en) | 1998-03-25 | 2001-03-13 | Winbond Electronics Corporation | Method of fabricating self-aligned stacked gate flash memory cell |
| AU2962299A (en) | 1998-03-25 | 1999-10-18 | Korea Advanced Institute Of Science & Technology | Vacuum field transistor |
| KR100295149B1 (ko) | 1998-03-26 | 2001-07-12 | 윤종용 | 셀프-얼라인소오스공정을이용하는비휘발성메모리장치의제조방법 |
| US6130129A (en) | 1998-07-09 | 2000-10-10 | Winbond Electronics Corp. | Method of making self-aligned stacked gate flush memory with high control gate to floating gate coupling ratio |
| DE69830050D1 (de) * | 1998-07-29 | 2005-06-09 | Macronix Int Co Ltd | Verfahren und integrierter Schaltkreis für eine Mehrwert-Speicherzelle |
| US6380029B1 (en) * | 1998-12-04 | 2002-04-30 | Advanced Micro Devices, Inc. | Method of forming ono stacked films and DCS tungsten silicide gate to improve polycide gate performance for flash memory devices |
| TW407381B (en) | 1999-03-01 | 2000-10-01 | United Microelectronics Corp | Manufacture of the flash memory cell |
| US6133098A (en) | 1999-05-17 | 2000-10-17 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic flash memory |
| US6228695B1 (en) | 1999-05-27 | 2001-05-08 | Taiwan Semiconductor Manufacturing Company | Method to fabricate split-gate with self-aligned source and self-aligned floating gate to control gate |
| US6151248A (en) | 1999-06-30 | 2000-11-21 | Sandisk Corporation | Dual floating gate EEPROM cell array with steering gates shared by adjacent cells |
| US6103573A (en) | 1999-06-30 | 2000-08-15 | Sandisk Corporation | Processing techniques for making a dual floating gate EEPROM cell array |
| WO2001009955A1 (en) | 1999-07-29 | 2001-02-08 | Koninklijke Philips Electronics N.V. | Non-volatile semiconductor memory device |
| US6388293B1 (en) | 1999-10-12 | 2002-05-14 | Halo Lsi Design & Device Technology, Inc. | Nonvolatile memory cell, operating method of the same and nonvolatile memory array |
| US6218689B1 (en) | 1999-08-06 | 2001-04-17 | Advanced Micro Devices, Inc. | Method for providing a dopant level for polysilicon for flash memory devices |
| US6461915B1 (en) * | 1999-09-01 | 2002-10-08 | Micron Technology, Inc. | Method and structure for an improved floating gate memory cell |
| US6541829B2 (en) | 1999-12-03 | 2003-04-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6518618B1 (en) | 1999-12-03 | 2003-02-11 | Intel Corporation | Integrated memory cell and method of fabrication |
| EP1183732A1 (en) | 2000-03-08 | 2002-03-06 | Koninklijke Philips Electronics N.V. | Semiconductor device and method of manufacturing the same |
| US6232185B1 (en) | 2000-05-15 | 2001-05-15 | Integrated Memory Technologies, Inc. | Method of making a floating gate memory cell |
| US6436764B1 (en) | 2000-06-08 | 2002-08-20 | United Microelectronics Corp. | Method for manufacturing a flash memory with split gate cells |
| US6414872B1 (en) | 2000-06-21 | 2002-07-02 | National Semiconductor Corporation | Compact non-volatile memory device and memory array |
| US6355524B1 (en) | 2000-08-15 | 2002-03-12 | Mosel Vitelic, Inc. | Nonvolatile memory structures and fabrication methods |
| JP4064607B2 (ja) * | 2000-09-08 | 2008-03-19 | 株式会社東芝 | 半導体メモリ装置 |
| US20020064701A1 (en) * | 2000-09-11 | 2002-05-30 | Hand Doris I. | Conductive liquid crystalline polymer film and method of manufacture thereof |
| US6468865B1 (en) | 2000-11-28 | 2002-10-22 | Advanced Micro Devices, Inc. | Method of simultaneous formation of bitline isolation and periphery oxide |
| JP3922341B2 (ja) | 2001-01-11 | 2007-05-30 | セイコーエプソン株式会社 | 不揮発性メモリトランジスタを有する半導体装置の製造方法 |
| KR100437470B1 (ko) | 2001-01-31 | 2004-06-23 | 삼성전자주식회사 | 플래쉬 메모리 셀을 갖는 반도체 장치 및 그 제조 방법 |
| TW546778B (en) * | 2001-04-20 | 2003-08-11 | Koninkl Philips Electronics Nv | Two-transistor flash cell |
| US6429081B1 (en) * | 2001-05-17 | 2002-08-06 | Taiwan Semiconductor Manufacturing Company | Parasitic surface transfer transistor cell (PASTT cell) for bi-level and multi-level NAND flash memory |
| US6566282B2 (en) | 2001-06-21 | 2003-05-20 | United Microelectronics Corp. | Method of forming a silicon oxide layer |
| US6541324B1 (en) | 2001-11-02 | 2003-04-01 | Silicon Storage Technology, Inc. | Method of forming a semiconductor array of floating gate memory cells having strap regions and a peripheral logic device region |
| US6621115B2 (en) * | 2001-11-06 | 2003-09-16 | Integrated Memory Technologies, Inc. | Scalable flash EEPROM memory cell with floating gate spacer wrapped by control gate |
| KR100423075B1 (ko) | 2001-12-19 | 2004-03-16 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US6566196B1 (en) | 2002-05-15 | 2003-05-20 | Mosel Vitelic, Inc. | Sidewall protection in fabrication of integrated circuits |
| US6826080B2 (en) | 2002-05-24 | 2004-11-30 | Nexflash Technologies, Inc. | Virtual ground nonvolatile semiconductor memory array architecture and integrated circuit structure therefor |
| US20040004863A1 (en) | 2002-07-05 | 2004-01-08 | Chih-Hsin Wang | Nonvolatile electrically alterable memory device and array made thereby |
| US6747310B2 (en) | 2002-10-07 | 2004-06-08 | Actrans System Inc. | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication |
| US6635533B1 (en) | 2003-03-27 | 2003-10-21 | Powerchip Semiconductor Corp. | Method of fabricating flash memory |
-
2003
- 2003-03-19 US US10/393,212 patent/US6962851B2/en not_active Expired - Lifetime
- 2003-08-12 TW TW092122181A patent/TWI227544B/zh not_active IP Right Cessation
-
2004
- 2004-01-09 CN CNB2004100016487A patent/CN100459106C/zh not_active Expired - Lifetime
- 2004-01-28 JP JP2004019204A patent/JP4086790B2/ja not_active Expired - Lifetime
-
2005
- 2005-04-22 US US11/112,702 patent/US7301196B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1514485A (zh) | 2004-07-21 |
| JP2004289132A (ja) | 2004-10-14 |
| US20040185615A1 (en) | 2004-09-23 |
| US6962851B2 (en) | 2005-11-08 |
| CN100459106C (zh) | 2009-02-04 |
| US20050184330A1 (en) | 2005-08-25 |
| TWI227544B (en) | 2005-02-01 |
| TW200419725A (en) | 2004-10-01 |
| US7301196B2 (en) | 2007-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4086790B2 (ja) | 非揮発性メモリーとその製造方法 | |
| US6709922B2 (en) | Method of manufacturing semiconductor integrated circuit device including nonvolatile semiconductor memory devices | |
| US7018895B2 (en) | Nonvolatile memory cell with multiple floating gates formed after the select gate | |
| US6960500B2 (en) | Semiconductor device and method of manufacturing the same including forming metal silicide gate lines and source lines | |
| US6885044B2 (en) | Arrays of nonvolatile memory cells wherein each cell has two conductive floating gates | |
| US6562681B2 (en) | Nonvolatile memories with floating gate spacers, and methods of fabrication | |
| US7238575B2 (en) | Fabrication of conductive lines interconnecting conductive gates in nonvolatile memories, and non-volatile memory structures | |
| US7195964B2 (en) | Fabrication of dielectric on a gate surface to insulate the gate from another element of an integrated circuit | |
| KR100481856B1 (ko) | 이이피롬 및 마스크롬을 구비하는 반도체 장치 및 그 제조방법 | |
| US6893921B2 (en) | Nonvolatile memories with a floating gate having an upward protrusion | |
| US7589376B2 (en) | Electrically erasable programmable read-only memory (EEPROM) device and methods of fabricating the same | |
| US6846712B2 (en) | Fabrication of gate dielectric in nonvolatile memories having select, floating and control gates | |
| US6962852B2 (en) | Nonvolatile memories and methods of fabrication | |
| US6902974B2 (en) | Fabrication of conductive gates for nonvolatile memories from layers with protruding portions | |
| US7091090B2 (en) | Nonvolatile memory device and method of forming same | |
| US6995060B2 (en) | Fabrication of integrated circuit elements in structures with protruding features | |
| US7190019B2 (en) | Integrated circuits with openings that allow electrical contact to conductive features having self-aligned edges | |
| US8236646B2 (en) | Non-volatile memory manufacturing method using STI trench implantation | |
| JP2005051244A (ja) | 集積回路の製造方法 | |
| US7060565B2 (en) | Fabrication of dielectric for a nonvolatile memory cell having multiple floating gates | |
| US20070181914A1 (en) | Non-volatile memory device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071210 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4086790 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |