CN1591835A - 一种电可擦除可编程只读存储器单元的制造方法 - Google Patents

一种电可擦除可编程只读存储器单元的制造方法 Download PDF

Info

Publication number
CN1591835A
CN1591835A CN 03150638 CN03150638A CN1591835A CN 1591835 A CN1591835 A CN 1591835A CN 03150638 CN03150638 CN 03150638 CN 03150638 A CN03150638 A CN 03150638A CN 1591835 A CN1591835 A CN 1591835A
Authority
CN
China
Prior art keywords
eeprom
memory
gate oxide
oxide
programmable read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 03150638
Other languages
English (en)
Inventor
詹奕鹏
吴佳特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 03150638 priority Critical patent/CN1591835A/zh
Publication of CN1591835A publication Critical patent/CN1591835A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种电可擦除可编程只读存储器(EEPROM)单元的制造方法，包括：提供硅衬底；在所述硅衬底上形成栅极氧化物层；在所述栅极氧化物层上涂覆光刻胶并对其进行图案化，以在光刻胶中形成一开口，暴露出下面的栅极氧化物；以该图案化的光刻胶作为掩模，通过所述开口进行离子注入；进行湿法腐蚀，腐蚀掉所述开口下方的栅极氧化物，从而形成隧道氧化物窗口；去除光刻胶；以及在所述窗口位置处形成隧道氧化物薄层。利用本发明所公开的技术方案，可以在EEPROM的制造过程中更精确地限定隧道氧化物窗口的边界轮廓、控制它的形状和尺寸，可以更容易地减小器件的尺寸。

Description

一种电可擦除可编程只读存储器单元的制造方法
技术领域
本发明涉及一种电可擦除可编程只读存储器(EEPROM)单元的制造方法。更具体地，涉及一种具有改进的隧道氧化物窗口轮廓、从而具有较小尺寸的EEPROM单元的制造方法。
背景技术
电可擦除可编程只读存储器(EEPROM)是一种应用广泛的半导体存储器件，它既有随机存取存储器(RAM)在联机操作中可读可写的特性，又具有非易失性只读存储器(ROM)在掉电后仍能保存所有存储数据的优点。它的最大优点是可直接用电信号擦除，也可用电信号写入。
EEPROM单元通常由一个选择晶体管和一个存储晶体管组成。其中存储晶体管包括由浮栅极和控制栅极构成的叠层栅极结构，浮栅极用来存储电子，而控制栅极用来控制信息的存取。漏区与源区形成在衬底中，分别位于叠层栅极结构的两侧。在控制栅极和浮栅极之间具有一个介电层。在浮栅极与漏区交叠的部分具有一层非常薄的隧道氧化层。EEPROM是利用隧道效应来实现信息的写入和擦除的。
图1A-1L表示EEPROM的传统制造工艺流程。首先利用硅的局部氧化工艺(LOCOS)或浅沟槽隔离工艺(STI)在P型硅衬底100上形成场氧化物103，从而定义出几个隔离区域：低压外围电路区110、高压外围电路区120和存储区130。
建立隔离区之后，在硅衬底100上沉积一层牺牲氧化层105。然后涂覆一层光刻胶106并对其进行图形曝光、显影，并进行离子注入，所注入的离子为As或P，形成两个n型区域131。接着，去除光刻胶和牺牲氧化层，并沉积厚栅极氧化物层132。
然后进行隧道氧化物的开窗操作。在栅极氧化物层132上涂覆一层光刻胶107，利用掩模进行图形曝光、显影，从而形成一个开口135，把隧道氧化物窗口预留位置处的栅极氧化物暴露出来，准备进行湿法刻蚀。
然后进行湿法刻蚀。将开口135底部的栅极氧化物腐蚀掉暴露出硅衬底，形成隧道氧化物窗口134。在窗口区134沉积隧道氧化物薄层136。
接下来，沉积第一多晶硅层137并进行光刻、腐蚀，形成选择栅极141、浮栅极142和高压栅极121。然后沉积氧化物/氮化物/氧化物(ONO)结构层138并刻蚀形成覆盖在浮栅极142上面的介电层138a。沉积低压区氧化物。再沉积第二多晶硅层并进行光刻、腐蚀，形成控制栅极143和低压栅极111。
最后再经过n+或p+离子注入、层间电介质的沉积和平面化等后续处理工艺，完成EEPROM的制造过程。
图3示出了按照上述传统工艺制造得出的EEPROM单元的隧道氧化物窗口的轮廓。
EEPROM的传统制造工艺存在一个缺点：在隧道氧化物开窗操作中，在栅极氧化物层上涂覆光刻胶并对其进行图案化后，直接利用湿法刻蚀对栅极氧化层进行腐蚀来形成一个窗口。由于在湿法刻蚀时腐蚀液与光刻胶、氧化物、硅衬底同时接触，而这些不同的材料具有不同的表面特性，这就引起了较强的横向刻蚀效应。当湿法刻蚀结束时，横向刻蚀甚至会超过纵向刻蚀深度。这就造成了最终形成的隧道氧化物窗口轮廓不规则，窗口边界参差不齐、有锯齿。因此无法高精度地控制隧道氧化物窗口的形状和尺寸，器件的进一步微型化就受到了限制。同时，不规则的隧道氧化物窗口轮廓还会导致器件可靠性差。
由于存在这些缺陷，需要对传统的EEPROM制造工艺进行改进。
发明内容
本发明的目的是解决上述问题，提供一种改进的EEPROM制造工艺，以便更好地控制隧道氧化物窗口轮廓，得到具有更规则的隧道氧化物窗口的EEPROM单元。
为此，本发明提供了一种电可擦除可编程只读存储器单元的制造方法，包括：提供硅衬底；在所述硅衬底上形成栅极氧化物层；在所述栅极氧化物层上涂覆光刻胶并对其进行图案化，以在光刻胶中形成一开口，暴露出下面的栅极氧化物；以该图案化的光刻胶作为掩模，通过所述开口进行离子注入；进行湿法腐蚀，腐蚀掉所述开口下方的栅极氧化物，从而形成隧道氧化物窗口；去除光刻胶；以及在所述窗口位置处形成隧道氧化物薄层。
即在传统的EEPROM制造工艺中，在隧道氧化物窗口湿法腐蚀之前加入了离子注入的步骤。在采用p型硅衬底的情况下，所注入的离子通常为As或P。
本发明中所用的硅衬底可以是p型硅衬底也可以是n型硅衬底。本发明中形成栅极氧化物和隧道氧化物的方法可以是热氧化或沉积(包括化学气相沉积、物理气相沉积等)。另外，氧化物和氮化物的光刻、腐蚀等步骤都与传统工艺相同，是本领域的熟练技术人员公知的。
在形成隧道氧化物薄层后，还需要沉积第一多晶硅层并对其进行刻蚀，以形成浮栅极和选择栅极；沉积氧化物/氮化物/氧化物层并对其进行刻蚀，以在所述浮栅极上形成介电层；沉积第二多晶硅层并对其进行刻蚀，以在所述介电层上形成控制栅极；以及其它后续处理步骤。
由于在本发明所公开的技术方案中，在隧道氧化物窗口湿法腐蚀之前进行离子注入，改变了窗口区域的栅极氧化物的性质。掺入了离子的栅极氧化物区域的蚀刻速度远大于未搀杂的区域。因此，通过精确控制湿法腐蚀的时间，可以抑制横向刻蚀对窗口轮廓的不利影响。因此，利用本发明所公开的技术方案，可以在EEPROM的制造过程中更精确地限定隧道氧化物窗口的边界轮廓、控制它的形状和尺寸，这样提高了器件的可靠性，减少了缺陷的发生概率，提高了产品的合格率。由于可以精确地控制隧道氧化物窗口的形状，可以更容易地减小整个器件的尺寸。
附图说明
图1是传统的EEPROM制造工艺流程中各步骤的示意性横截面图。
图2是根据本发明优选实施例的EEPROM制造工艺流程中各步骤的示意性横截面图。
图3是使用传统工艺制造的EEPROM单元中的隧道氧化物窗口的轮廓图。
图4是使用本发明的方法制造的EEPROM单元中的隧道氧化物窗口的轮廓图。
具体实施方式
通过下面结合附图对对本发明优选实施例的详细描述，本发明的上述特征和优点将会变得很明显。
图2A-2M是示意性的横截面图，示出了根据本发明优选实施例的EEPROM的制造工艺流程的各个步骤。
如图2A和图2B所示，首先提供一个P型的硅衬底200。尽管以P型硅衬底为例描述本发明，本领域的技术人员能理解，也可以采用N型硅衬底。然后在硅衬底200上顺序沉积氧化硅层201和氮化硅层202，并利用硅的局部氧化工艺(LOCOS)或浅沟槽隔离工艺(STI)在硅衬底200上形成几个由场氧化物203隔开的区域：低压外围电路区210、高压外围电路区220和存储区230。
建立隔离区域之后，参见图2C，在硅衬底200上沉积一层牺牲氧化层205。接着，如图2D所示，在牺牲氧化层205上涂覆一层光刻胶206，并通过曝光、显影等工艺对其进行图案化，以露出将要进行离子注入的区域。接着，以该图案化的光刻胶206作为掩模进行离子注入，所注入的离子为n型物质如As或P等，从而形成两个n型区域231。然后，如图2E所示，去除光刻胶206和下面的牺牲氧化层205，再通过例如热氧化或化学气相沉积(CVD)等方法在整个器件表面沉积一层厚度例如为100-500A的用于高压电路的厚栅极氧化物232。
然后进行隧道氧化物的开窗操作。如图2F所示，在栅极氧化物层232上涂覆一层光刻胶207，利用掩模进行图形曝光、显影，从而在光刻胶中形成一个开口235，把隧道氧化物窗口预留位置处的栅极氧化物232暴露出来，准备进行湿法刻蚀。
上述步骤与EEPROM的传统制造工艺类似。
本发明的EEPROM制造方法不同于传统工艺之处在于：在进行湿法刻蚀之前，在隧道氧化物窗口区进行自对准离子注入。如图2G所示，使用在前一步骤中形成的具有开口235的光刻胶207作掩模进行离子注入。注入的离子为n型，通常是As或P，其剂量例如可以是1E13-1E15/cm2。
在进行离子注入之后，再进行湿法刻蚀。使用含有氢氟酸和氟化铵的腐蚀液将位于开口235下方的掺入了As或P离子的栅极氧化物腐蚀掉，从而形成隧道氧化物窗口234。
然后，如图2I所示，去除光刻胶207，并通过热氧化或CVD等方法在窗口区234形成一层厚度约为60～100A的用于电子隧穿的隧道氧化物薄层236。
接下来，如图2J所示，通过例如CVD方法在器件表面沉积厚度例如为700-4000A的第一多晶硅层237。然后通过光刻、干法刻蚀等步骤对第一多晶硅层237进行定义，以形成EEPROM单元的选择栅极241和浮栅极242，以及高压栅极221，如图2K所示。接着，通过例如CVD方法在器件表面沉积氧化物/氮化物/氧化物(ONO)结构层238，并对该ONO层238进行刻蚀，以形成覆盖浮栅极242的介电层238a。
然后，在器件表面涂覆光刻胶并对其进行图案化(未示出)，以覆盖高压区而露出位于低压电路区的栅极氧化层232。去除该未被光刻胶覆盖的栅极氧化层232部分，露出下面的硅衬底200，经过必要的清洗步骤后，再利用热氧化或CVD工艺沉积厚度例如为15-200A的低压电路区氧化层233。接着，再通过CVD工艺沉积第二多晶硅层，并通过光刻、腐蚀工艺，形成EEPROM单元的控制栅极243和低压栅极211，如图2L所示。
接着，经公知的轻搀杂漏极(LDD)工艺、n+或p+离子注入等步骤，分别形成存储单元以及高压晶体管和低压晶体管的源区和漏区。最后再经过层间电介质的沉积和平面化等后续处理工艺，完成EEPROM的制造过程。
图4示出了按照本发明的制造工艺所得到的EEPROM单元的隧道氧化物窗口的轮廓。它的轮廓形状明显好于利用传统工艺制造的EEPROM。
以上描述了本发明的优选实施例。尽管在特定实施例中描述了本发明，本发明也可以本领域技术人员熟知的其它替代方式来实现，并可以应用在集成电路的制造中。以上所述实施例，包括所采用的材料、参数均为示例性的，其仅是用来说明本发明的原理与要点，而并非是为了限制本发明的范围。本领域的技术人员在不违背本发明的技术原理与精神的情况下对实施例进行的各种修改均在本发明的保护范围之内。

Claims (8)

1.一种电可擦除可编程只读存储器单元的制造方法，包括：
提供硅衬底；
在所述硅衬底上形成栅极氧化物层；
在所述栅极氧化物层上涂覆光刻胶并对其进行图案化，以在光刻胶中形成一开口，暴露出下面的栅极氧化物；
以所述图案化的光刻胶作为掩模，通过所述开口进行离子注入；
进行湿法腐蚀，腐蚀掉所述开口下方的栅极氧化物，从而形成隧道氧化物窗口；
去除光刻胶；以及
在所述窗口位置处形成隧道氧化物薄层。
2.如权利要求1所述的电可擦除可编程只读存储器单元的制造方法，其特征在于，在形成所述隧道氧化物层后进行如下操作：
沉积第一多晶硅层并对其进行刻蚀，以形成浮栅极和选择栅极；
沉积氧化物/氮化物/氧化物层并对其进行刻蚀，以形成覆盖所述浮栅极的介电层；以及
沉积第二多晶硅层并对其进行刻蚀，以在介电层上形成控制栅极。
3.如权利要求1所述的电可擦除可编程只读存储器单元的制造方法，其特征在于，通过所述开口进行离子注入使用的离子是As或P。
4.如权利要求3所述的电可擦除可编程只读存储器单元的制造方法，其特征在于，所述As或P离子的注入剂量为1E13-1E15/cm2。
5.如权利要求1所述的电可擦除可编程只读存储器单元的制造方法，其特征在于，所述隧道氧化物层的厚度为60～100A。
6.如权利要求1所述的电可擦除可编程只读存储器单元的制造方法，其特征在于，所述形成栅极氧化物层的方法为化学气相沉积或热氧化。
7.如权利要求1所述的电可擦除可编程只读存储器单元的制造方法，其特征在于，所述形成隧道氧化物层的方法为化学气相沉积或热氧化。
8.如权利要求1所述的电可擦除可编程只读存储器单元的制造方法，其特征在于，对栅极氧化物进行湿法腐蚀时所用的溶液包括氢氟酸和氟化铵。
CN 03150638 2003-08-29 2003-08-29 一种电可擦除可编程只读存储器单元的制造方法 Pending CN1591835A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 03150638 CN1591835A (zh) 2003-08-29 2003-08-29 一种电可擦除可编程只读存储器单元的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 03150638 CN1591835A (zh) 2003-08-29 2003-08-29 一种电可擦除可编程只读存储器单元的制造方法

Publications (1)

Publication Number Publication Date
CN1591835A true CN1591835A (zh) 2005-03-09

Family

ID=34597619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03150638 Pending CN1591835A (zh) 2003-08-29 2003-08-29 一种电可擦除可编程只读存储器单元的制造方法

Country Status (1)

Country Link
CN (1) CN1591835A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104025A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 Eeprom的栅氧化层制造方法及其制造的栅氧化层
CN102130065A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 Eeprom的栅极制造方法及其制造的栅极
CN101834185B (zh) * 2009-03-12 2012-05-30 中芯国际集成电路制造(上海)有限公司 氮化物非易失只读存储器
CN102543697A (zh) * 2010-12-22 2012-07-04 中芯国际集成电路制造(上海)有限公司 制作电擦除可编程存储器中的隧道氧化层窗口的方法
CN102130064B (zh) * 2010-01-18 2013-03-13 上海华虹Nec电子有限公司 Eeprom中调节隔离结构高度的方法
CN103050446A (zh) * 2012-12-20 2013-04-17 上海宏力半导体制造有限公司 分栅快闪存储器及其形成方法
CN104716098A (zh) * 2013-12-12 2015-06-17 中芯国际集成电路制造(上海)有限公司 闪存的制作方法
CN104810370A (zh) * 2014-01-26 2015-07-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN112968056A (zh) * 2021-02-23 2021-06-15 长江存储科技有限责任公司 半导体结构及其制造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834185B (zh) * 2009-03-12 2012-05-30 中芯国际集成电路制造(上海)有限公司 氮化物非易失只读存储器
CN102104025B (zh) * 2009-12-18 2013-06-12 上海华虹Nec电子有限公司 Eeprom的栅氧化层制造方法及其制造的栅氧化层
CN102104025A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 Eeprom的栅氧化层制造方法及其制造的栅氧化层
CN102130065A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 Eeprom的栅极制造方法及其制造的栅极
CN102130064B (zh) * 2010-01-18 2013-03-13 上海华虹Nec电子有限公司 Eeprom中调节隔离结构高度的方法
CN102130065B (zh) * 2010-01-18 2013-09-11 上海华虹Nec电子有限公司 Eeprom的栅极制造方法及其制造的栅极
CN102543697A (zh) * 2010-12-22 2012-07-04 中芯国际集成电路制造(上海)有限公司 制作电擦除可编程存储器中的隧道氧化层窗口的方法
CN102543697B (zh) * 2010-12-22 2014-02-26 中芯国际集成电路制造(上海)有限公司 制作电擦除可编程存储器中的隧道氧化层窗口的方法
CN103050446A (zh) * 2012-12-20 2013-04-17 上海宏力半导体制造有限公司 分栅快闪存储器及其形成方法
CN104716098A (zh) * 2013-12-12 2015-06-17 中芯国际集成电路制造(上海)有限公司 闪存的制作方法
CN104716098B (zh) * 2013-12-12 2018-05-25 中芯国际集成电路制造(上海)有限公司 闪存的制作方法
CN104810370A (zh) * 2014-01-26 2015-07-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN104810370B (zh) * 2014-01-26 2018-04-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN112968056A (zh) * 2021-02-23 2021-06-15 长江存储科技有限责任公司 半导体结构及其制造方法
CN112968056B (zh) * 2021-02-23 2023-11-03 长江存储科技有限责任公司 半导体结构及其制造方法

Similar Documents

Publication Publication Date Title
CN1138214A (zh) 快速电可擦可编程只读存储器单元及其制造方法
CN1149679C (zh) 半导体存储器件及其制造方法
KR20080001352A (ko) Ｓｏｎｏｓ 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법
US5973353A (en) Methods and arrangements for forming a tapered floating gate in non-volatile memory semiconductor devices
CN101051623A (zh) 同时制造自对准接触窗和局部内连线的方法
CN1280893C (zh) 铁电存储器晶体管的制造方法
CN1750235A (zh) 非易失性存储装置中形成栅电极的方法
CN1591835A (zh) 一种电可擦除可编程只读存储器单元的制造方法
US6258669B1 (en) Methods and arrangements for improved formation of control and floating gates in non-volatile memory semiconductor devices
CN1638045A (zh) 半导体器件中形成插孔接触点的方法
CN1087500C (zh) 半导体存储器及其制造方法
CN1324694C (zh) 制造内层多晶硅介电层的方法
CN1591879A (zh) 一种电可擦除可编程只读存储器及其制造方法
CN1212468A (zh) 自对准漏接触p沟mos快速存储器及其制造工艺
US6380582B2 (en) Autoaligned etching process for realizing word lines in memory devices integrated semiconductor substrates
CN1133215C (zh) 只读存储器及其制造方法
CN1096708C (zh) 可擦除可编程只读存储器隧穿氧化物单元的制造方法
CN1420552A (zh) 氮化硅只读存储器的结构与制造方法
CN1218385C (zh) 一种嵌入式存储器的制作方法
CN1275322C (zh) 只读存储器的制造方法
CN1178293C (zh) 电可擦可编程只读存储器单元及其制造方法
CN1302539C (zh) 闪存的制造方法
CN1154573A (zh) 制造有擦除栅的非易失半导体存储器的方法
CN1747150A (zh) 制作分离编程虚拟接地sonos型存储器的方法
US6239037B1 (en) Autoaligned etching process for realizing word lines and improving the reliability of semiconductor integrated memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication