CN1149679C - 半导体存储器件及其制造方法 - Google Patents
半导体存储器件及其制造方法 Download PDFInfo
- Publication number
- CN1149679C CN1149679C CNB991072308A CN99107230A CN1149679C CN 1149679 C CN1149679 C CN 1149679C CN B991072308 A CNB991072308 A CN B991072308A CN 99107230 A CN99107230 A CN 99107230A CN 1149679 C CN1149679 C CN 1149679C
- Authority
- CN
- China
- Prior art keywords
- layer
- floating grid
- storage unit
- ground floor
- semiconductor storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 claims abstract description 87
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000009792 diffusion process Methods 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 200
- 238000003860 storage Methods 0.000 claims description 62
- 239000011229 interlayer Substances 0.000 claims description 37
- 238000002955 isolation Methods 0.000 claims description 32
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 24
- 229910052721 tungsten Inorganic materials 0.000 claims description 24
- 239000010937 tungsten Substances 0.000 claims description 24
- 125000006850 spacer group Chemical group 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 16
- 239000011810 insulating material Substances 0.000 claims description 13
- 238000005260 corrosion Methods 0.000 claims description 12
- 230000007797 corrosion Effects 0.000 claims description 12
- 229910000765 intermetallic Inorganic materials 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000003870 refractory metal Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 48
- 239000004020 conductor Substances 0.000 abstract description 22
- 150000002736 metal compounds Chemical class 0.000 abstract description 15
- 238000005468 ion implantation Methods 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 description 34
- 238000005516 engineering process Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000007634 remodeling Methods 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- ZGRBQKWGELDHSV-UHFFFAOYSA-N N.[W+4] Chemical compound N.[W+4] ZGRBQKWGELDHSV-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000015271 coagulation Effects 0.000 description 1
- 238000005345 coagulation Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Drying Of Semiconductors (AREA)
Abstract
在如闪速存储器件的半导体存储器件中，在由掩埋扩散层形成的导体或布线上形成如氮化钛等具有高耐熔性的金属或金属化合物的导体层以减小其电阻。在本发明中，这种导体层是用少量工艺步骤形成的而没有用光刻工艺。在用每个浮置栅和虚拟栅作掩模，离子注入形成用于源区和漏区的掩埋扩散层之后，在整个衬底表面上淀积氮化钛。然后制造在浮置栅和虚拟栅之间留下的氮化钛层上的氧化膜层。随后使用该留下的氧化膜层作掩模，去掉浮置栅上和虚拟栅上的氮化钛层。
Description
技术领域
本发明一般涉及半导体存储器件及其制造方法，特别是，本发明涉及可以有效地减小源或漏扩散层的电阻和可以减小每个存储单元的尺寸的半导体存储器件，以及制造这种存储器件的方法，可以减少工艺步骤的数量以简化存储器件的制造工艺。
背景技术
为了减小如闪速存储器件等半导体存储器件的位线或源线的扩散层的电阻，公知的方法是在扩散层上形成金属层。特别是，关于具有导体或布线的闪速存储器件，其中每个导体或布线由掩埋扩散层构成，在导体上形成金属层有三种方法。第一种方法是，在衬底的整个表面上形成金属层或金属化合物层，然后使用光刻工艺和腐蚀工艺去掉金属层或金属化合物层不需要的部分。第二种方法是，使用自对准硅化作用(self-aligned silicidation)，接触硅层或衬底的钛层被硅化以形成硅化钛层。第三种方法是，使用选择CVD生长例如钨层作为金属层。
但是，当在第二种方法中使用钛的自对准硅化作用时，在后来进行氧化处理时会出现在硅化钛层中有钛凝结物或附着物的问题。而且，在第三种方法中，当使用钨的选择生长时，需要在由掩埋扩散层构成的导体和钨层之间形成阻挡金属层和使用与在第一种方法中使用的相同的工艺步骤处理阻挡金属层。因此，通常必需使用第一种方法以在掩埋扩散层上形成金属层。
图5A和5B表示使用现有技术的方法即上述第一种方法制造的闪速存储器件的结构。图5A是该闪速存储器件的平面图，图5B是沿着图5A的线A-A截取的剖面图。
如图5A所示，还构成字线的多个控制栅导体39设置在图中的横向。在控制栅导体39下面，各由掩埋扩散层构成的源区30和漏区31经过层间氧化膜37等形成在垂直方向。漏区31还起位线作用。
如图5B所示，在源区30和漏区31之间的沟道区上，从底部依次形成隧道氧化膜34、浮置栅35、ONO膜(氧化膜-氮化膜-氧化膜)38和控制栅39。为了减小掩埋扩散层的每个导体的电阻，在源区30和漏区31的各表面上形成氮化钛层36作为金属层或金属化合物层。在浮置栅35的侧表面上，形成氧化膜侧壁间隔层33并把浮置栅35和氮化钛层36互相分隔开。氮化钛层36还从源区30和漏区31的各表面沿着侧壁间隔层33的侧表面延伸。
参照图6A-6D解释制造图5A和5B所示的常规闪速存储器件的方法。
首先，如图6A，制备其中形成具有如STI(浅槽隔离)结构的元件隔离区32和隧道氧化膜34的半导体衬底29。使用例如CVD(化学汽相淀积)在半导体衬底29上形成多晶硅层。使用光刻工艺构图该多晶硅层，从而由多晶硅构成的浮置栅35设置在位线的方向。另外，在半导体衬底整个表面上形成氧化硅膜，并用各向异性腐蚀深腐蚀该氧化硅膜，从而在浮置栅35侧表面上形成氧化膜侧壁间隔层33。之后，用离子注入形成源30和漏31的掩埋扩散层。
然后，如图6B所示，高耐熔金属或金属化合物，例如在这种情况下为氮化钛，溅射在半导体衬底的整个表面上，从而形成氮化钛层40。
此外如图6C所示，使用光刻工艺和腐蚀工艺构图氮化钛层40，从而去掉浮置栅35和元件隔离区32上的部分氮化钛层40。在这种情况下，如图6C所示，要求每个剩余的氮化钛层40的两端是在氧化膜侧壁间隔层33上和元件隔离区32上。如果氮化钛层40构图成使剩余氮化钛层40的端部是在扩散层30和31上，则包括扩散层30和31的半导体衬底29暴露出来，并用构图氮化钛层40的腐蚀工艺过腐蚀。
如图6D所示，使用例如CVD在半导体衬底的整个表面上生长氧化膜，该氧化膜被深腐蚀以形成层间氧化膜37，从而氮化钛层40被掩埋在层间氧化膜37下面。然后，使用光刻工艺和腐蚀工艺选择去掉浮置栅35上的部分氧化膜。
随后在衬底的整个表面上生长ONO膜38和用于形成控制栅39的钨多晶硅和硅化物层(tungstenpolyside)。然后使用光刻工艺和腐蚀工艺进行控制栅39、ONO膜38和浮置栅35的构图，从而获得具有如图5A和5B所示的结构的半导体存储器件。
上述现有技术有如下问题。
第一个问题是，当形成如氮化钛层36等金属层时，需要光刻工艺，这增加了制造存储器件的工艺步骤的数量。由于金属层是选择形成在掩埋扩散层上，所以需要光刻工艺。
第二个问题是，当去掉每个浮置栅上的部分层间氧化膜时，需要光刻工艺，这增加了制造存储器件的工艺步骤的数量。如图6C所示，如果每个金属层如氮化钛层40是用光刻工艺和腐蚀工艺形成的，从而氮化钛层40的端部靠近氧化膜侧壁间隔层33的上端，则氮化钛层40的顶端部分在垂直于衬底29的方向从氧化膜侧壁间隔层33的上端附近部分的表面以等于氮化钛层40的厚度的量突出，从而氮化钛层40的顶端部分的位置变得比浮置栅35的上表面高。在浮置栅35上形成氧化膜37之后，如果深腐蚀氧化膜37直到暴露浮置栅35为止，则也暴露了一部分氮化钛层40。如果在暴露一部分氮化钛层40的条件下形成ONO膜38和控制栅39，则形成在氮化钛层40的顶端部分上的ONO膜38的厚度变得比其它部分的薄，这是因为暴露的氮化钛层40的顶端部分是尖锐的，如从图5和6可以看到的那样。因此，氮化钛层40经过ONO膜38的相对薄的部分与控制栅39靠近且相对。在这种情况下，如果在写操作或在擦操作中在其间施加高电压，则在氮化钛层40和控制栅39之间可能发生绝缘击穿。而且，在这种情况下，如果较厚地形成ONO膜38以避免氮化钛层40和控制栅39之间的绝缘击穿，则ONO膜38在控制栅39和浮置栅35之间变得太厚，可能对闪速存储器件的操作产生不利影响。为了暴露浮置栅35的上表面和保持一部分氧化膜37留在氮化钛层40的顶端部分上，在深腐蚀氧化膜37到某一程度之后，需要使用光刻工艺选择去掉只在浮置栅35上的一部分氧化膜，如图6D所示。因此，需要另外的光刻工艺。
第三个问题是，需要以至少按照光刻工艺的误差余量或对准余量的量增加每个侧壁间隔层的宽度或厚度和浮置栅的长度，因此需要增加每个存储单元的尺寸。换言之，由于现有技术使用光刻工艺以形成如氮化钛层40等金属层和选择去掉浮置栅35上的层间氧化物37，所以需要保留光刻工艺的对准余量，半导体存储器件的每个存储单元的尺寸增加了相应于对准余量的量。
发明内容
因此本发明的目的是改进上述现有技术的缺陷，并提供一种新的半导体存储器件和制造这种半导体存储器件的新方法，其中该半导体存储器件可以容易地和精确地制造。
本发明的另一目的是提供一种新的半导体存储器件和制造这种半导体存储器件的新方法，其中通过减少光刻工艺的数量可以简化制造工艺。
本发明的又一目的是提供一种新的半导体存储器件和制造这种半导体存储器件的新方法，其中可以通过减少光刻工艺的数量取消氧化膜侧壁间隔层的宽度或厚度和浮置栅的长度所需要的对准余量，由此可以减小每个存储单元的尺寸。
根据本发明的一个方面，提供一种半导体存储器件。该半导体存储器件包括：半导体衬底，如硅衬底；形成在所述半导体衬底中的元件隔离区；在所述元件隔离区之间的有源区；掩埋扩散层，其每个构成至少漏区或源区；浮置栅，其每个经过绝缘膜形成在所述漏区和所述源区之间的沟道区上；形成在所述浮置栅的侧表面上并且由绝缘材料构成的侧壁间隔层。该半导体存储器件还包括：形成在所述掩埋扩散层和所述侧壁间隔层上并包括高耐熔金属或金属化合物如氮化钛的第一层，其中所述第一层的顶部的高度比所述浮置栅的上表面的高度低；形成在所述第一层上并由不同于所述第一层的材料如氧化物或钨构成的第二层；形成在所述第二层上并包括绝缘材料如氧化物的第三层；形成在所述浮置栅和所述第三层上并包括绝缘材料如氧化物或氮化物的第四层；和形成在所述第四层上的控制栅。
根据本发明的又一方面，提供制造半导体存储器件的方法。该方法包括：提供半导体衬底；在所述半导体衬底中形成元件隔离区，并在所述元件隔离区之间确定有源区；在所述有源区内形成浮置栅，在所述元件隔离区上形成虚拟浮置栅；形成掩埋扩散层，其每个构成至少漏区或源区；在所述浮置栅上和所述虚拟浮置栅的侧表面上形成由绝缘材料构成的侧壁间隔层。该方法还包括：在所述衬底表面上形成包括高耐熔金属或金属化合物如氮化钛的第一层；在所述第一层上形成由不同于所述第一层的材料如氧化物或钨构成的第二层；深腐蚀所述第二层以暴露所述浮置栅和所述虚拟浮置栅上的部分所述第一层，所述第二层的所述深腐蚀被进行直到所述第二层的顶部的高度比所述浮置栅和所述虚拟栅的上表面低为止，并且在所述有源区内的所述浮置栅和所述元件隔离区上和所述第一层上的所述虚拟浮置栅之间留下部分所述第二层；使用留下的部分所述第二层作掩模，深腐蚀所述第一层，从而暴露所述浮置栅和所述虚拟浮置栅的上表面，所述第一层的所述深腐蚀被进行直到所述第一层的顶部的高度比所述浮置栅和所述虚拟栅的上表面低为止，并在所述有源区内的所述浮置栅和所述元件隔离区上的所述虚拟浮置栅之间留下部分所述第一层；在所述第二层上形成绝缘层和在所述绝缘层上形成控制栅。
附图说明
从下面结合附图的详细说明使本发明的这些和其它特点和优点更清楚，附图中相同的参考标记表示相同或相应的部分，其中：
图1A是表示根据本发明第一实施例半导体存储器件的结构的部分平面图；
图1B表示沿着图1A的线A-A截取的部分剖面图，表示根据本发明第一实施例的半导体存储器件；
图2A-2D是表示制造图1A和1B所示的半导体存储器件的工艺的部分剖面图；
图3A是表示根据本发明第二实施例的半导体存储器件的结构的部分平面图；
图3B是沿着图3A的线A-A截取的部分剖面图，表示根据本发明的第二实施例的半导体存储器件；
图4A-4D是表示制造图3A和3B所示的半导体存储器件的工艺的部分剖面图；
图5A是表示常规半导体存储器件的结构的部分剖面图；
图5B是沿着图5A的线A-A截取的部分剖面图，表示常规半导体存储器件；
图6A-6D是表示制造图5A和5B所示的半导体存储器件的工艺的部分剖面图。
具体实施方式
下面参照附图介绍本发明的实施例。
在本发明中，为了减小由如闪速存储器件等的半导体存储器件的掩埋扩散层形成的每个导体或布线的电阻，在导体或布线表面上形成具有高耐熔性的金属或金属化合物的导体层，如氮化钛。这种导体层是用小数量的工艺步骤形成的，而没有使用光刻工艺。例如，在用每个浮置栅作掩模通过离子注入形成用于源和漏区的掩埋扩散层之后，在整个衬底上淀积氮化钛。再使用氧化膜生长和深腐蚀工艺，制造留在在浮置栅和虚拟栅之间的氮化钛层上的氧化膜层。随后，用该留下的氧化膜层作掩模，而不是使用光刻工艺，去掉浮置栅上和虚拟栅上的氮化钛层。
下面介绍本发明的实施例。
第一实施例
图1A和1B表示作为本发明的第一实施例的闪速存储器件的部分结构。图1A是闪速存储器件的部分平面图，图1B是沿着图1A的线A-A截取的部分剖面图。如图中所示，在如硅衬底的半导体衬底1上形成元件隔离区4，确定有源区。就是说，有源区位于元件隔离区4之间并用于形成存储单元等。在这种情况下存储单元是浮置栅晶体管。浮置栅晶体管包括各由掩埋扩散层形成的源区2和漏区3。在源区2和漏区3之间的沟道区上，从底部依次形成隧道氧化膜7、浮置栅8、ONO膜(氧化膜-氮化膜-氧化膜)12、和控制栅导体13。而且，在元件隔离区4上形成虚拟栅或虚拟浮置栅5。虚拟栅5具有与浮置栅8相同的结构。在浮置栅8和虚拟栅5的侧表面上形成氧化膜侧壁间隔层6。
为了减小掩埋扩散层的每个导体的电阻，在源区2和漏区3各表面上并沿着每个侧壁间隔层6的侧表面形成氮化钛层9作为金属层或金属化合物层。氧化膜侧壁间隔层6将浮置栅8和虚拟栅5与氮化钛层9分隔开。
在氮化钛层9上有第一层间氧化膜10和形成在第一层间氧化膜10上的第二层间氧化膜11。这些第一和第二层间氧化膜10和11分隔在控制栅13和氮化钛层9之间。在第二层间氧化膜11、浮置栅8和虚拟栅5上形成ONO膜12。在ONO膜12上形成控制栅导体13。控制栅导体13还用作半导体存储器件的字线。
如图1A所示，多个控制栅导体13即字线在图中横向设置。在控制栅导体13下面，形成第二层间氧化膜11、和各由设置在图中的垂直方向的掩埋扩散层构成的源区2和漏区3。漏区3还用作位线。
下面参照图2A-2D介绍制造图1A和1B中所示的闪速存储器件的方法。
首先，如图2A所示，制备其中形成具有如STI(浅槽隔离)结构的元件隔离区4和隧道氧化膜7的半导体衬底1。在半导体衬底1上，用例如CVD(化学汽相淀积)形成多晶硅层。然后使用光刻工艺和腐蚀工艺构图该多晶硅层，从而由多晶硅构成的浮置栅8和虚拟栅5分别在位线方向设置。
另外，在其上形成浮置栅8和虚拟栅5的半导体衬底整个表面上形成氧化硅膜，用各向异性腐蚀深腐蚀该氧化硅膜，从而在浮置栅8和虚拟栅5的侧表面上形成氧化膜侧壁间隔层6。随后，用浮置栅8作掩模，用离子注入形成源区2和漏区3的掩埋扩散层。在这种情况下，在形成氧化膜侧壁间隔层6之前，还可以用浮置栅8作掩模，通过离子注入形成源区2和漏区3的掩埋扩散层。
之后，如图2B所示，在半导体衬底整个表面上溅射高熔点金属或金属化合物，例如在这种情况下为氮化钛，从而形成氮化钛层9。此后，在半导体衬底整个表面上，用例如CVD生长氧化膜，该氧化膜后来用于形成第一层间氧化膜10。然后用氧化膜的腐蚀率比氮化钛层9的腐蚀率高的选择腐蚀工艺深腐蚀该氧化膜，从而浮置栅8和虚拟栅5上的氮化钛层9暴露出来，并且第一层间氧化膜10留在浮置栅8和虚拟栅5之间的氮化钛层9上。在这种情况下，应该注意，如图2B所示，剩余第一层间氧化膜10的上表面的高度比浮置栅8的上表面的低。
然后，如图2C所示，使用氮化钛层9的腐蚀率比氧化膜的高的另一选择腐蚀工艺和使用剩余第一层间氧化膜10作掩模，深腐蚀暴露的氮化钛层9，从而氮化钛层9只留在从半导体衬底的表面到侧壁间隔层6的中间部分的每部分上。就是说，氮化钛层9留在构成源区2或漏区3的掩埋扩散层和浮置栅8和虚拟栅5的侧壁间隔层6的一部分或中间部分上。由此形成各包括掩埋扩散层和氮化钛层9的位线。在这种情况下，应该注意，如图2C所示，留下的氮化钛层9的上部分的高度比浮置栅8的上表面的高度低。
如图2D所示，用例如CVD在半导体衬底的整个表面上生长氧化膜。然后深腐蚀该氧化层以形成掩埋在氮化钛层9和第一层间氧化膜10上的第二层间氧化膜11，从而暴露浮置栅8和虚拟栅5的表面。第二层间氧化膜11用于在氮化钛层9和控制栅13之间隔离。可以使第二层间氧化膜11的厚度薄，或者可以形成ONO膜12而不形成第二层间氧化膜11。由于氮化钛层9的顶部和第一层间氧化膜10的上表面基本上形成齐平的平坦表面，即使形成ONO膜12而不形成第二层间氧化膜11，氮化钛层9的顶部上的ONO膜12的厚度不比其其余部分的薄。但是，在其间施加高电压时为了适当避免氮化钛层9和控制栅13之间的绝缘击穿，最好形成一定厚度的第二层间氧化膜11。
然后在衬底的整个表面上生长ONO膜12和用于形成控制栅13的钨多晶硅和硅化物层。随后使用光刻工艺和腐蚀工艺进行控制栅13、ONO膜12、浮置栅8和虚拟栅5的构图，由此获得具有如图1A和1B所示结构的半导体存储器件。
在上述第一实施例中，可以形成用于减小掩埋扩散层的导体的电阻的金属层或金属化合物层而不使用光刻工艺。因此，与需要光刻工艺用于构图金属或金属化合物层的现有技术相比，可以减少制造半导体存储器件的工艺步骤的数量。不需要光刻工艺的原因是，包括浮置栅和虚拟栅的结构是只使用深腐蚀工艺而设置在半导体衬底上，金属或金属化合物层可以形成在掩埋扩散层上而不需要对准工艺。
而且在上述实施例中，可以在浮置栅上形成控制栅而没有使用光刻工艺用于选择去掉浮置栅上的层间氧化膜。因此，与必需用光刻工艺选择去掉浮置栅上的层间氧化膜的现有技术相比，根据本发明可以减少和简化制造半导体存储器件的处理的数量。不需要将光刻工艺用于选择去掉浮置栅上的层间氧化膜的原因是，通过深腐蚀工艺获得的金属或金属化合物层的顶部的高度比浮置栅的上表面的高度低。在根据本例的半导体存储器件中，金属或金属化合物层9的顶部的高度和第一层间氧化膜10的上表面的高度都比浮置栅8的上表面的高度低。因此，可以暴露浮置栅8的上表面和掩埋金属或金属化合物层9和第一层间氧化膜10上的具有足够厚度的第二层间氧化膜11，而不使用光刻工艺。即使在写操作或在擦操作中高电压施加于闪速存储器件时，如此形成的第二层间氧化膜11可以保证避免金属或金属化合物层9和控制栅13之间的绝缘击穿。
而且，由于不需要使用光刻工艺用于隔离金属或金属化合物层和用于形成浮置栅上的控制栅，因此不需要光刻工艺中的对准余量，并且可以减小侧壁间隔层的宽度或厚度和浮置栅的长度。另外，当形成浮置栅时，还在元件隔离区上形成虚拟栅。因此，可以不使用另外的工艺而隔离相邻的存储单元。
第二实施例
图3A和3B表示作为本发明的第二实施例的闪速存储器件的部分结构。图3A是闪速存储器件的部分平面图，图3B是沿着图3A的线A-A截取的部分剖面图。除了根据第二实施例的闪速存储器件在氮化钛层23上具有钨层24而不是氧化膜，即图1B所示的第一层间氧化膜10之外，根据第二实施例的闪速存储器件与根据第一实施例的闪速存储器件相同，如图3B所示。
下面参照图4A-4D介绍制造图3A和3B所示的闪速存储器件的方法。
首先，如图4A所示，制备其上形成具有STI结构的元件隔离区18和隧道氧化膜21的半导体衬底15。在半导体衬底15上，使用例如CVD形成多晶硅层。然后用光刻工艺和腐蚀工艺构图该多晶硅层，以致于由多晶硅构成的浮置栅22和虚拟栅19分别在位线方向设置。
此外，用与第一实施例相同的方法在浮置栅22和虚拟栅19的侧表面上形成氧化膜侧壁间隔层20。然后使用浮置栅22作掩模，用离子注入形成源16和漏17的掩埋扩散层。在这种情况下，还可以在形成氧化膜侧壁间隔层20之前，用浮置栅22作掩模，用离子注入形成源16和漏17的掩埋扩散层。
如图4B所示，在半导体衬底的整个表面上溅射高耐熔金属或金属化合物，例如氮化钛，从而形成氮化钛层28。在半导体衬底的整个表面上，使用例如CVD生长不同于上述金属或金属化合物的另一金属层，例如在这种情况下是钨，从而形成钨层。再用钨的腐蚀率比氮化钛的腐蚀率高的选择腐蚀工艺深腐蚀钨层，从而暴露浮置栅22和虚拟栅19上的氮化钛层28，并且钨层24留在浮置栅22和虚拟栅19之间的氮化钛层28上。在这种情况下，应该注意，如图4B所示，剩余钨层24的上表面的高度比浮置栅22的上表面的高度低。
然后如图4C所示，使用氮化钛的腐蚀率比钨的腐蚀率高的另一腐蚀工艺和使用留下的钨层24作掩模，深腐蚀暴露的氮化钛层28，从而氮化钛层28只留在从半导体衬底的表面到侧壁间隔层20的一部分的每部分上。就是说，氮化钛层28留在构成源区16或漏区17的掩埋扩散层的每个上和浮置栅22和虚拟栅19的侧壁间隔层20的部分或中间部分上。由此形成每个包括掩埋扩散层的位线和氮化钛层28。在这种情况下，应该注意，如图4C所示，留下的氮化钛层28的顶部的高度比浮置栅22的上表面的高度低。
如图4D所示，使用例如CVD在半导体衬底的整个表面上生长氧化膜。然后深腐蚀该氧化膜以形成被掩埋在氮化钛层28和钨层24上的层间氧化膜25，从而暴露浮置栅22和虚拟栅19的表面。层间氧化膜25用于氮化钛层28和控制栅27之间、和钨层24和控制栅27之间的隔离。可以使层间氧化膜25的厚度较薄，或者可以形成ONO膜26而不形成层间氧化膜25。由于氮化钛层28的顶部和钨层24的上表面基本上形成为齐平的平坦表面，所以即使形成ONO膜26而不形成层间氧化膜25，氮化钛层28的顶部上和钨层24上的ONO膜26的厚度不比其它部分薄。然而，在其间施加高电压时，为了适当避免氮化钛层28或钨层24和控制栅27之间的绝缘击穿，最好形成层间氧化膜25的厚度到某一程度。
然后在衬底的整个表面上生长ONO膜26和用于形成控制栅27的钨多晶硅和硅化物层。之后，使用光刻工艺和腐蚀工艺，进行控制栅27、ONO膜26、浮置栅22和虚拟栅19的构图，从而获得具有如图3A和3B所示结构的半导体存储器件。
在根据第二实施例的上述半导体存储器件和制造该半导体存储器件的方法中，除了第一实施例的有利效果之外，还可以获得其它有利的效果，其中每个掩埋扩散层上的金属或金属化合物层的量或横截面面积铵钨层24的量被增加，从而可以进一步减小每个位线的电阻。
从上述介绍中明显看出，根据本发明，可以制造用于减小掩埋扩散层的每个导体的电阻的金属层或金属化合物层，而没有使用光刻工艺，由此减少了制造半导体存储器件的工艺步骤的数量。
而且，由于不需要光刻工艺中的对准余量，因此可以减小侧壁间隔层的宽度或厚度和浮置栅的长度。因而可以获得具有较小单元尺寸的半导体存储器件。
此外，不必使用用于选择去掉浮置栅上的层间氧化膜的光刻工艺就可以在浮置栅上形成每个控制栅。因此可以进一步减少工艺步骤的数量。
当形成浮置栅时，还可以在元件隔离区上形成虚拟栅。因此可以隔离相邻存储单元而不用另外的工艺。
在上述说明中，已经参照特殊实施例介绍了本发明。但是本领域普通技术人员显然可以在不脱离下面权利要求书所确定的本发明范围的情况下做出各种修改和改变。因而，说明书和附图只是示意性的而不是对本发明的限制，所有改型都包括在本发明的范围内。因此，本发明应包括落入所附权利要求书范围内的所有修改和改型。
Claims (24)
1.半导体存储器件，包括：
半导体衬底；
形成在所述半导体衬底中的元件隔离区；
所述元件隔离区之间的有源区；
掩埋扩散层，其每个构成至少漏区或源区；
浮置栅，其每个通过绝缘膜形成在所述漏区和所述源区之间的沟道区上；
形成在所述浮置栅的侧表面上并由绝缘材料构成的侧壁间隔层；
形成在所述掩埋扩散层和所述侧壁间隔层上并包括高耐熔金属或金属化合物的第一层，其中所述第一层的顶部的高度比所述浮置栅的上表面的高度低；
形成在所述第一层上并由不同于所述第一层的材料构成的第二层；
形成在所述第二层上并包括绝缘材料的第三层；
形成在所述浮置栅和所述第三层上并包括绝缘材料的第四层；和
形成在所述第四层上的控制栅。
2.根据权利要求1的半导体存储器件，其中构成漏区的所述掩埋扩散层还构成位线，构成源区的所述掩埋扩散层还构成源线，构成所述控制栅的层还构成字线。
3.根据权利要求1的半导体存储器件，其中所述第一层和所述第二层包括具有互不相同的腐蚀率的材料。
4.根据权利要求1的半导体存储器件，其中所述第一层包括氮化钛。
5.根据权利要求1的半导体存储器件，其中所述第二层包括绝缘材料。
6.根据权利要求1的半导体存储器件，其中所述第二层包括氧化物。
7.根据权利要求1的半导体存储器件，其中特征在于所述第二层包括金属或金属化合物。
8.根据权利要求1的半导体存储器件，其中所述第二层包括钨。
9.根据权利要求1的半导体存储器件，其中所述第二层的顶部的高度比所述浮置栅的上表面的高度低。
10.根据权利要求1的半导体存储器件，其中所述第三层的顶部的高度与所述浮置栅的上表面的高度基本上相同。
11.根据权利要求1的半导体存储器件，其中在所述元件隔离区上形成虚拟浮置栅。
12.半导体存储器件，包括：
半导体衬底；
形成在所述半导体衬底中的元件隔离区；
所述元件隔离区之间的有源区；
掩埋扩散层，其每个构成至少漏区或源区；
浮置栅，其每个通过绝缘膜形成在所述漏区和所述源区之间的沟道区上；
形成在所述浮置栅的侧表面上并由绝缘材料构成的侧壁间隔层；
形成在所述掩埋扩散层和所述侧壁间隔层上并包括高耐熔金属或金属化合物的第一层，其中所述第一层的顶部的高度比所述浮置栅的上表面的高度低；
形成在所述第一层上并由不同于所述第一层的材料构成的第二层，其中所述第二层的顶部的高度比所述浮置栅的上表面的高度低；
形成在所述第二层和所述浮置栅上的绝缘层；和
形成在所述绝缘层上的控制栅。
13.根据权利要求12的半导体存储器件，其中所述绝缘层具有基本上平坦的上表面。
14.制造半导体存储器件的方法，包括：
设置半导体衬底；
在所述半导体衬底中形成元件隔离区，并在所述元件隔离区之间确定有源区；
在所述有源区内形成浮置栅，并在所述元件隔离区上形成虚拟浮置栅；
形成掩埋扩散层，其每个构成至少漏区或源区；
在所述浮置栅的侧表面上和所述虚拟浮置栅的侧表面上形成由绝缘材料构成的侧壁间隔层；
在所述衬底的表面上形成包括高耐熔金属或金属化合物的第一层；
形成由不同于所述第一层的材料构成的第二层；
深腐蚀所述第二层以暴露所述浮置栅和所述虚拟浮置栅上的部分所述第一层，所述第二层的所述深腐蚀被进行直到所述第二层的顶部的高度比所述浮置栅和所述虚拟栅的上表面低为止，在所述有源区内的所述浮置栅和所述元件隔离区上和所述第一层上的所述虚拟浮置栅之间留下一部分所述第二层；
使用留下的部分所述第二层作掩模，深腐蚀所述第一层以暴露所述浮置栅和所述虚拟浮置栅的上表面，所述第一层的所述深腐蚀被进行直到所述第一层的顶部的高度比所述浮置栅和所述虚拟栅的上表面低为止，在所述有源区内的所述浮置栅和所述元件隔离区上的所述虚拟浮置栅之间留下一部分所述第一层；和
在所述第二层上形成绝缘层和在所述绝缘层上形成控制栅。
15.根据权利要求14的制造半导体存储器件的方法，其中构成漏区的所述掩埋扩散层还构成位线，构成源区的所述掩埋扩散层还构成源线。
16.根据权利要求14的制造半导体存储器件的方法，其中所述第一层包括氮化钛。
17.根据权利要求14的制造半导体存储器件的方法，其中所述第二层包括绝缘材料。
18.根据权利要求14的制造半导体存储器件的方法，其中所述第二层包括氧化物。
19.根据权利要求14的制造半导体存储器件的方法，其中所述第二层包括金属或金属化合物。
20.根据权利要求14的制造半导体存储器件的方法，其中所述第二层包括钨。
21.根据权利要求14的制造半导体存储器件的方法，其中对所述第二层的所述深腐蚀是使用所述第二层的腐蚀率比所述第一层的腐蚀率高的选择腐蚀进行的。
22.根据权利要求14的制造半导体存储器件的方法，其中对所述第一层的所述深腐蚀是使用所述第一层的腐蚀率比所述第二层的腐蚀率高的选择腐蚀进行的。
23.根据权利要求14的制造半导体存储器件的方法，其中在深腐蚀所述第一层以暴露所述浮置栅和所述虚拟浮置栅的上表面和留下在所述有源区内的所述浮置栅和所述元件隔离区上的所述虚拟浮置栅之间的一部分所述第一层之后，所述方法还包括在所述第一层的留下部分和所述第二层的留下部分上形成包括绝缘材料的层间膜。
24.根据权利要求14的制造半导体存储器件的方法，其中在深腐蚀所述第一层以暴露所述浮置栅和所述虚拟浮置栅的上表面和留下在所述有源区内的所述浮置栅和所述元件隔离区上的所述虚拟浮置栅之间的一部分所述第一层之后，所述方法还包括：
在所述半导体衬底表面上形成包括绝缘材料的第三层；和
深腐蚀所述第三层以暴露所述浮置栅和所述虚拟浮置栅的上表面，并留下所述第一层的留下部分和所述第二层的留下部分上的一部分所述第三层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10129865A JP3097657B2 (ja) | 1998-05-13 | 1998-05-13 | 半導体記憶装置とその製造方法 |
| JP129865/1998 | 1998-05-13 | ||
| JP129865/98 | 1998-05-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1235377A CN1235377A (zh) | 1999-11-17 |
| CN1149679C true CN1149679C (zh) | 2004-05-12 |
Family
ID=15020204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB991072308A Expired - Fee Related CN1149679C (zh) | 1998-05-13 | 1999-05-13 | 半导体存储器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6384450B1 (zh) |
| JP (1) | JP3097657B2 (zh) |
| KR (1) | KR100331298B1 (zh) |
| CN (1) | CN1149679C (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10058948A1 (de) | 2000-11-28 | 2002-06-06 | Infineon Technologies Ag | Halbleiterschaltungsanordnung sowie dazugehöriges Herstellungsverfahren |
| TW480715B (en) * | 2001-03-06 | 2002-03-21 | Macronix Int Co Ltd | Nonvolatile memory structure capable of increasing gate coupling-coefficient |
| JP4139586B2 (ja) * | 2001-11-27 | 2008-08-27 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| CN100367517C (zh) * | 2002-02-21 | 2008-02-06 | 松下电器产业株式会社 | 半导体存储装置及其制造方法 |
| US6878986B2 (en) * | 2003-03-31 | 2005-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Embedded flash memory cell having improved programming and erasing efficiency |
| KR100518594B1 (ko) * | 2003-09-09 | 2005-10-04 | 삼성전자주식회사 | 로컬 ｓｏｎｏｓ형 비휘발성 메모리 소자 및 그 제조방법 |
| KR100554160B1 (ko) * | 2003-11-20 | 2006-02-22 | 학교법인 포항공과대학교 | 반도체 소자 및 그 제조방법 |
| KR100632046B1 (ko) * | 2005-07-05 | 2006-10-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 게이트 라인 및 그 제조 방법 |
| JP2007115754A (ja) * | 2005-10-18 | 2007-05-10 | Sharp Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP4664823B2 (ja) * | 2006-01-17 | 2011-04-06 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法。 |
| KR100745898B1 (ko) * | 2006-02-21 | 2007-08-02 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| US7473623B2 (en) * | 2006-06-30 | 2009-01-06 | Advanced Micro Devices, Inc. | Providing stress uniformity in a semiconductor device |
| US20090242973A1 (en) | 2008-03-31 | 2009-10-01 | Alpha & Omega Semiconductor, Ltd. | Source and body contact structure for trench-dmos devices using polysilicon |
| JP2010003812A (ja) * | 2008-06-19 | 2010-01-07 | Fujitsu Microelectronics Ltd | 半導体装置およびその製造方法 |
| US7977754B2 (en) * | 2008-07-25 | 2011-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Poly resistor and poly eFuse design for replacement gate technology |
| JP5390822B2 (ja) * | 2008-10-02 | 2014-01-15 | スパンション エルエルシー | 半導体装置及び半導体装置の製造方法 |
| JP2019091799A (ja) * | 2017-11-14 | 2019-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US10283361B1 (en) * | 2017-11-29 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Blocking structures on isolation structures |
| CN110828463B (zh) * | 2019-10-25 | 2022-05-31 | 上海华虹宏力半导体制造有限公司 | 一种分栅快闪存储器的版图、掩膜版及版图制作方法 |
| CN114023755A (zh) * | 2020-10-15 | 2022-02-08 | 长江存储科技有限责任公司 | 半导体器件结构及其制备方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6130063A (ja) | 1984-07-23 | 1986-02-12 | Nec Corp | 不揮発性半導体記憶装置 |
| FR2603128B1 (fr) * | 1986-08-21 | 1988-11-10 | Commissariat Energie Atomique | Cellule de memoire eprom et son procede de fabrication |
| JP2755613B2 (ja) * | 1988-09-26 | 1998-05-20 | 株式会社東芝 | 半導体装置 |
| US5420060A (en) * | 1988-11-14 | 1995-05-30 | Texas Instruments Incorporated | Method of making contract-free floating-gate memory array with silicided buried bitlines and with single-step defined floating gates |
| IT1243303B (it) | 1990-07-24 | 1994-05-26 | Sgs Thomson Microelectronics | Schieramento di celle di memoria con linee metalliche di connessione di source e di drain formate sul substrato ed ortogonalmente sovrastate da linee di connessione di gate e procedimento per la sua fabbricazione |
| US5210047A (en) * | 1991-12-12 | 1993-05-11 | Woo Been Jon K | Process for fabricating a flash EPROM having reduced cell size |
| US5275971A (en) * | 1992-04-20 | 1994-01-04 | Motorola, Inc. | Method of forming an ohmic contact to III-V semiconductor materials |
| US5635415A (en) * | 1994-11-30 | 1997-06-03 | United Microelectronics Corporation | Method of manufacturing buried bit line flash EEPROM memory cell |
| US5631179A (en) * | 1995-08-03 | 1997-05-20 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing metallic source line, self-aligned contact for flash memory devices |
| JP3450539B2 (ja) | 1995-08-17 | 2003-09-29 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| US5605853A (en) * | 1996-05-28 | 1997-02-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making a semiconductor device having 4 transistor SRAM and floating gate memory cells |
| US5736419A (en) * | 1996-11-12 | 1998-04-07 | National Semiconductor Corporation | Method of fabricating a raised source/drain MOSFET using self-aligned POCl3 for doping gate/source/drain regions |
| TW337599B (en) * | 1997-03-27 | 1998-08-01 | Powerchip Semiconductor Corp | Process for forming contactless window array of high density nonvolatile memory |
| TW399332B (en) * | 1998-08-12 | 2000-07-21 | United Microelectronics Corp | The structure of flash memory cell and the manufacturing method thereof |
-
1998
- 1998-05-13 JP JP10129865A patent/JP3097657B2/ja not_active Expired - Lifetime
-
1999
- 1999-05-04 US US09/304,605 patent/US6384450B1/en not_active Expired - Lifetime
- 1999-05-11 KR KR1019990016806A patent/KR100331298B1/ko not_active IP Right Cessation
- 1999-05-13 CN CNB991072308A patent/CN1149679C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3097657B2 (ja) | 2000-10-10 |
| CN1235377A (zh) | 1999-11-17 |
| KR100331298B1 (ko) | 2002-04-03 |
| JPH11330427A (ja) | 1999-11-30 |
| US6384450B1 (en) | 2002-05-07 |
| KR19990088193A (ko) | 1999-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1149679C (zh) | 半导体存储器件及其制造方法 | |
| CN1286182C (zh) | 大规模集成半导体存储器和制造该半导体存储器的方法 | |
| CN1875489A (zh) | 制造垂直场效应晶体管的方法和场效应晶体管 | |
| CN1097307C (zh) | 半导体器件的制造方法 | |
| CN1762048A (zh) | 多位非易失性存储器器件及其方法 | |
| CN1742362A (zh) | 三栅极与栅极环绕的金属氧化物半导体场效应晶体管器件及其制造方法 | |
| CN1812130A (zh) | 存储器件及其制造方法 | |
| CN1866499A (zh) | 存储器阵列的接触方案及其制造方法 | |
| CN1716543A (zh) | 多层堆栈栅极结构及其制作方法 | |
| CN1303670C (zh) | 制造nand快闪器件的方法 | |
| CN1841707A (zh) | 形成存储器件的方法 | |
| CN1750253A (zh) | 半导体存储装置及其制造方法 | |
| US20130181266A1 (en) | Semiconductor device and method of fabricating the same | |
| CN1140927C (zh) | 存储单元的制法 | |
| CN1123472A (zh) | 具有供补偿过擦除操作用的侧壁分隔栅非易失半导体器件 | |
| CN1152423C (zh) | 半导体器件及对准于深存储沟槽的掩埋条的改进工艺 | |
| CN1832134A (zh) | 于半导体装置中形成栅电极图案的方法 | |
| CN1260777C (zh) | 制造半导体器件的接触垫的方法 | |
| CN1591835A (zh) | 一种电可擦除可编程只读存储器单元的制造方法 | |
| CN1161837C (zh) | 半导体器件及其制造方法 | |
| CN1286163C (zh) | 半导体存储器件及其制造方法 | |
| CN1236974A (zh) | 用两个腐蚀图形制造半导体存储器件的方法 | |
| CN1614763A (zh) | 制造半导体器件的方法 | |
| CN1201400C (zh) | 非易失半导体存储器件及其制造方法 | |
| CN1371530A (zh) | 具有增大栅耦合电容的集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030410 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030410 Address after: Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040512 |