CN1286163C - 半导体存储器件及其制造方法 - Google Patents

半导体存储器件及其制造方法 Download PDF

Info

Publication number
CN1286163C
CN1286163C CNB021411166A CN02141116A CN1286163C CN 1286163 C CN1286163 C CN 1286163C CN B021411166 A CNB021411166 A CN B021411166A CN 02141116 A CN02141116 A CN 02141116A CN 1286163 C CN1286163 C CN 1286163C
Authority
CN
China
Prior art keywords
mentioned
outer peripheral
peripheral areas
dielectric film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021411166A
Other languages
English (en)
Other versions
CN1395306A (zh
Inventor
神田昌彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1395306A publication Critical patent/CN1395306A/zh
Application granted granted Critical
Publication of CN1286163C publication Critical patent/CN1286163C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)

Abstract

采用对在单元区域和外围区域的半导体衬底上边形成的栅极氧化膜、第1栅极材料和第1绝缘膜进行刻蚀的办法，在单元和外围区域上形成由第1绝缘膜、第1栅极材料和栅极氧化膜构成的多个栅极构造。在外围区域的栅极构造的侧面上边形成第2绝缘膜。采用以第1、第2绝缘膜为掩模对半导体衬底进行刻蚀的办法，在单元和外围区域的半导体衬底表面上形成多个槽。采用除去在外围区域上形成的栅极构造的侧面上边的第2绝缘膜的办法，使栅极构造附近的半导体衬底表面在槽的两侧露出来。在单元区域的槽内，和在外围区域的槽内，形成元件隔离绝缘膜，使其在栅极构造附近的半导体衬底表面上延伸。除去在外围区域上形成的栅极构造。在外围区域的元件隔离绝缘膜间形成外围晶体管的栅极构造。

Description

半导体存储器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，详细地说，涉及抑制消耗电流和窄沟效应的半导体存储器件及其制造方法。
背景技术
一般地说，闪速存储器在芯片内部除去存储单元之外，还具有其动作所需要的各种延迟电路、写入/擦除用高电压稳定化电路等。因此在芯片内部也形成有构成这些外围电路的电阻器、晶体管等的元件。
在制造上述那样的构成的闪速存储器时，为了降低造价，要求制造工艺的效率化。为此，采用用大体上同一制造工艺制造构成存储单元的单元晶体管和构成外围电路的晶体管的办法，来实现效率化。
图12到图17按工艺顺序示出了闪速存储器的现有的制造方法。如图12所示，该闪速存储器，在半导体衬底上具有存储单元阵列区域(以下，叫做单元区域)和形成外围电路的晶体管的区域(以下，叫做外围区域)，在外围区域内形成N沟MOSFET和P沟MOSFET。
在半导体衬底21的表面上形成了P阱区22之后，在要形成外围区域的P沟MOS的部分的P阱区22内形成N阱区23。其次，在半导体衬底21的表面上边的整个面上形成栅极氧化膜24，在栅极氧化膜24上边形成第1栅极材料25。接着，在第1栅极材料25上边依次淀积氮化硅膜26、未画出来的氧化硅膜。其次，用光刻工序刻蚀氧化硅膜、氮化硅膜26、第1栅极材料25、栅极氧化膜24。接着，除去氧化硅膜。
其次，如图13所示，采用以氮化硅膜26为掩模对半导体衬底21的表面进行刻蚀的办法，形成多个槽27。
其次，如图14所示，在使槽27的内壁氧化后，向半导体器件整个面上淀积作为元件隔离绝缘膜的氧化硅膜28，接着，使氧化硅膜28平坦化。其结果是形成由氧化硅膜28构成的元件隔离区。
其次，如图15所示，向半导体器件整个面上淀积第2栅极材料29。该第2栅极材料29直接设置在第1栅极材料25的上边，用这些第1栅极材料25、第2栅极材料29，在后工序中，形成存储单元的浮置栅极。其次，用光刻工序刻蚀单元区域的氧化硅膜28上边的第2栅极材料29。结果是在氧化硅膜28上边的第2栅极材料29上形成缝隙30，使浮置栅极对每一个存储单元都进行分离。然后，除去光刻胶。
其次，如图16所示，向半导体器件上边的整个面上，淀积例如由氧化硅膜、氮化硅膜和氧化硅膜构成的ONO膜31。
其次，如图17所示，用光刻工序，仅仅在单元区域上形成未画出来的光刻胶。其次，以该光刻胶为掩模，在外围区域中，除去ONO膜31、第1栅极材料25、第2栅极材料29。其次，用使用NH4F的湿法刻蚀除去栅极氧化膜24，接着，除去单元区域的光刻胶。
其次，用众所周知的方法，在外围区域中形成MOSFET的栅极氧化膜，向半导体器件上边的整个面上淀积多晶硅膜。接着，采用用由光刻工序和RIE法施行的各向异性刻蚀对该多晶硅膜进行刻蚀的办法，在单元区域中形成控制栅极和浮置栅极。
其次，采用对外围区域的上述多晶硅膜，进行由光刻工序和RIE法施行的各向异性刻蚀的办法，形成MOSFET的栅极电极。之后，进行后氧化。
其次，采用使杂质向单元区域和外围区域扩散的办法，形成源极·漏极区域。接着，在形成了栅极侧壁后，在栅极电极上边和扩散层的半导体衬底上边以自对准方式形成硅化物。然后向半导体器件整个面上被覆氮化硅膜、BPSG(掺硼磷硅酸盐玻璃)。
接着，在采用使用光刻工序、RIE法的办法，适宜形成了接触孔之后，例如用溅射法淀积Al布线膜。在用光刻工序、RIE法形成了布线图形后，为了保护Al布线，淀积PSG(磷硅酸盐玻璃)。其次，淀积氮化硅膜，用刻蚀技术除去键合用焊盘上边的保护材料，制作成晶片。
如上所述，用湿法刻蚀除去外围区域上边的栅极绝缘膜24。为此，如图17所示，采用使刻蚀溶液进入到氧化硅膜28和半导体衬底21之间的办法，刻蚀氧化硅膜28，端部塌陷下来。为此，就会在氧化硅膜28与半导体衬底21之间产生空隙。在之后的工序中在淀积栅极电极时，采用把栅极电极材料埋入到该空隙内的办法，在埋入了栅极电极材料的部分处就会产生电场集中。因此，就会在亚阈值特性中产生Kink特性，使含有该栅极电极的MOSFET的消耗电流增大。此外，还会因该MOSFET的窄沟效应恶化而产生动作速度变慢的问题。
发明内容
本发明的第1方面的具有形成单元晶体管的单元区域和形成外围电路的外围晶体管的外围区域的半导体存储器件的制造方法，具备：在上述单元区域和上述外围区域的半导体衬底上边，依次形成栅极氧化膜、第1栅极材料和第1绝缘膜，采用对上述第1绝缘膜、上述第1栅极材料和上述栅极氧化膜的一部分进行刻蚀的办法，在上述单元区域和上述外围区域上形成由上述第1绝缘膜、上述第1栅极材料和上述栅极氧化膜构成的多个栅极构造，在上述外围区域上形成的上述栅极构造的侧面上边形成第2绝缘膜，采用以上述第1绝缘膜和上述第2绝缘膜为掩模对上述半导体衬底进行刻蚀的办法，在上述单元区域和上述外围区域的上述半导体衬底表面上形成多个槽，采用除去在上述外围区域上形成的上述栅极构造的侧面上边的上述第2绝缘膜的办法，使上述栅极构造附近的上述半导体衬底表面在上述槽的两侧露出来，在上述单元区域的上述槽内，和在上述外围区域的上述槽内，形成元件隔离绝缘膜，使其在上述栅极构造附近的上述半导体衬底表面上延伸除去在上述外围区域上形成的上述栅极构造，在上述外围区域的上述元件隔离绝缘膜间形成上述外围晶体管的栅极电极。
本发明的第2方面的半导体器件，具备：在单元区域内形成的单元晶体管；在上述单元区域中配设在半导体衬底表面上形成的槽内的第1元件隔离绝缘膜；在外围区域上形成的外围晶体管；配设在上述外围区域中在上述半导体衬底表面上形成的槽内的第2元件隔离绝缘膜；上述第2元件隔离绝缘膜，与上述半导体衬底之间的界面没有空隙地进行接连，而且，从上述半导体衬底突出出来的第2元件隔离绝缘膜的端部具有圆角。
附图说明
图1的剖面图示出了本发明的半导体存储器件的制造方法。
图2示出了接在图1后边的工序。
图3示出了接在图2后边的工序。
图4示出了接在图3后边的工序。
图5示出了接在图4后边的工序。
图6示出了接在图5后边的工序。
图7示出了接在图6后边的工序。
图8示出了接在图7后边的工序。
图9是把与图8的剖面方向进行交叉的方向作为剖面方向的剖面图，示出了接在图8后边的工序。
图10是从上边看图9的平面图。
图11的剖面图示出了本发明的半导体存储器件的另外的实施形态。
图12的剖面图示出了半导体存储器件的现有的制造方法。
图13示出了接在图12后边的工序。
图14示出了接在图13后边的工序。
图15示出了接在图14后边的工序。
图16示出了接在图15后边的工序。
图17示出了接在图16后边的工序。
具体实施方式
以下，参看附图对本发明的实施形态进行说明。另外，在以下的说明中，对于那些具有大体上相同的功能和构成的构成要素，赋予同一标号，只有在必要的情况下才进行重复的说明。
图1到图9的剖面图按照工序顺序示出了闪速存储器的制造方法。如图1所示，该闪速存储器具有单元区域和外围区域。在外围区域内形成N沟MOSFET和P沟MOSFET。
在半导体衬底1的表面上形成了P阱区2之后，在外围区域的要形成P沟MOSFET的部分的P阱区2内形成N阱区3。其次，例如用热氧化法在半导体衬底1表面上边的整个面上形成栅极氧化膜4，用CVD(化学汽相淀积)法，向栅极氧化膜4上边淀积例如由多晶硅或非晶硅等形成的第1栅极材料5。接着，向第1栅极材料5上边，例如用CVD法依次淀积氮化硅膜6和未画出来的第1氧化硅膜。
其次，向上述氧化硅膜上边淀积未画出来的光刻胶，用光刻工序向光刻胶上复制元件区域的图形。接着，以该光刻胶为掩模，例如用RIE(反应性离子刻蚀)法对上述第1氧化硅膜、氮化硅膜6进行刻蚀。其次，以氮化硅膜6为掩模，用例如RIE法，刻蚀第1栅极材料5和栅极氧化膜4。其结果是与上述元件区域的图形相对应地，在氮化硅膜6、第1栅极材料5和栅极氧化膜4上形成开口部分，使半导体衬底1的表面的一部分露出来。其次，除去光刻胶和第1氧化硅膜。
其次，如图2所示，例如用CVD法向半导体器件整个面上淀积例如厚度为20到35nm。理想地说为30nm的氧化硅膜7。接着，向半导体器件上边的整个面上淀积未画出来的光刻胶，用光刻工序仅仅除去单元区域的光刻胶。其次，以该光刻胶为掩模，例如用湿法刻蚀除去单元区域的氧化硅膜7。其次，除去外围区域的光刻胶。
其次，如图3所示，向半导体器件上边的整个面上淀积光刻胶8，用光刻工序仅仅除去外围区域的光刻胶。以该光刻胶8为掩模，用例如RIE法等的各向异性刻蚀选择性地除去在外围区域的半导体衬底1上边和氮化硅膜6上边形成的氧化硅膜7。结果是在上述氮化硅膜6、第1栅极材料5和栅极氧化膜4的侧面上边剩下氧化硅膜7。
其次，如图4所示，除去单元区域的上述光刻胶8。接着，采用以氮化硅膜6和氧化硅膜7为掩模用例如RIE法刻蚀半导体衬底1的办法，在单元区域和外围区域的半导体衬底1表面上分别形成多个槽9。其次，采用用例如RIE法等的各向异性刻蚀技术除去在外围区域的氮化硅膜6、第1栅极材料5、和栅极氧化膜4的侧面上边形成的氧化硅膜7的办法，使与外围区域的槽9邻接的半导体衬底1表面露出来。
其次，如图5所示，在使槽的内壁氧化后，向半导体器件上边的整个面上淀积作为元件隔离绝缘膜的例如氧化硅膜10。结果是用氧化硅膜10把单元区域的槽内埋起来。此外，同时在外围区域中，使得从槽内到与上述槽邻接地露出来的半导体衬底表面为止进行延伸那样地，埋入氧化硅膜10。其次，以氮化硅膜6为阻挡层，例如用CMP(机械化学抛光)法，使氧化硅膜10平坦化。其次，用例如热磷酸等的湿法刻蚀除去氮化硅膜6。其结果是形成由氧化硅膜10构成的元件隔离区，把元件区域隔离开来。
其次，如图6所示，用例如CVD法向半导体器件整个面上淀积由例如作为杂质注入了磷的多晶硅或非晶硅等形成的第2栅极材料11。该第2栅极材料11直接淀积到上述第1栅极材料5的上边，用这些第1栅极材料5和第2栅极材料11，经过以后的工序形成存储单元的2层构造的浮置栅极。
其次，向半导体器件整个面上淀积未画出来的光刻胶，借助于光刻工序，把在单元区域的氧化硅膜10上边大体上的中央部分上具有沟的形状的图形复制到光刻胶上。接着，以该光刻胶为掩模，用例如RIE法等的各向异性刻蚀对第2栅极材料11进行刻蚀。其结果是在与氧化硅膜10上边的上述第2栅极材料11的上述图形的沟对应的位置上形成缝隙12，对每一个存储单元分隔第2栅极材料11。其次，除去光刻胶。
其次，如图7所示，向半导体器件上边的整个面上，淀积例如由氧化硅膜、氮化硅膜、氧化硅膜构成的ONO膜13。
其次，如图8所示，向半导体器件上边的整个面上淀积未画出来的光刻胶，用光刻工序仅仅除去外围区域上边的光刻胶。接着，以该光刻胶为掩模，用例如RIE法除去外围区域的ONO膜13，用例如CDE(化学干法刻蚀)法除去第2栅极材料11。其次，例如，用使用NH4F的湿法刻蚀除去栅极氧化膜4，接着，除去单元区域的光刻胶。结果是在除去外围区域的元件隔离绝缘膜10之内在半导体衬底1上边形成的部分的同时，上表面的拐角部分变成为带圆角的形状。此外，该元件隔离绝缘膜10的上表面，将变得比单元区域的元件隔离绝缘膜10的上表面还低。
图9是把与图8的剖面方向进行交叉的方向作为剖面方向的剖面图，示出了接在图8后边的工序。如图9所示，氧化硅膜10的从半导体衬底1突出出来的端部具有圆角。在要形成外围区域的MOSFET的区域上形成了MOSFET的栅极氧化膜22之后，向半导体器件上边的整个面上淀积例如多晶硅膜。接着，向多晶硅膜上边淀积未画出来的光刻胶，用光刻工序把单元区域的存储单元的栅极图形复制到该光刻胶上。以该光刻胶为掩模，用RIE法对多晶硅、第1栅极材料5、第2栅极材料11、ONO膜13进行刻蚀。结果是在单元区域内形成由第1栅极材料5和第2栅极材料11构成的浮置栅极电极11a和控制栅极电极18。之后，除去光刻胶。
其次，在外围区域中，向多晶硅膜上边淀积未画出来的光刻胶，用光刻工序把MOSFET的栅极图形复制到该光刻胶上。接着，采用以该光刻胶为掩模，用RIE法刻蚀上述多晶硅的办法，形成MOSFET的栅极电极17。之后，除去光刻胶，进行后氧化。
其次，在单元区域和外围区域的半导体衬底1的表面上边，以控制栅极电极18和栅极电极17为掩模进行杂质扩散的办法，形成源极区域14和漏极区域15。接着，在单元区域的栅极绝缘膜4、浮置栅极11a、控制栅极18的侧面上边，和外围区域的MOSFET的栅极绝缘膜22、栅极电极17的侧面上边，形成栅极侧壁19。之后，在单元区域的控制栅极电极18上边和在外围区域的MOSFET的栅极电极17和源极区域14和漏极区域15的半导体衬底上边，分别以自对准方式形成硅化物20。结果是形成了自对准硅化物的部分变成为低电阻。然后，向半导体器件整个面上淀积未画出来的氮化硅膜和BPSG。
接着，在用光刻工序和RIE法适宜形成了接触孔后，用例如溅射法淀积Al布线膜。这时，接触孔就被Al膜填充，形成接触21。在用光刻工序、RIE法加工Al膜形成了布线图形23后，为保护Al布线，淀积未画出来的PSG。其次，用PE-CVD(等离子体增强型化学汽相淀积)淀积未画出来的氮化硅膜，用刻蚀技术加工键合用焊盘上边的保护材料，完成晶片。
图10是从上边看图9所示的剖面图的平面图。在图10中，标号10是氧化硅膜，标号14是源极区域，标号15的漏极区域，标号17是MOSFET的栅极电极，标号18是存储单元的控制栅极。
倘采用上述实施形态，在淀积氮化硅膜6之后，仅仅向外围区域的氮化硅膜6、第1栅极材料5、栅极氧化膜4的侧面上边淀积氧化硅膜7，其次，以该氧化硅膜7和氮化硅膜6为掩模形成槽9，其次，除去氧化硅膜7。为此，就露出来与槽9邻接的半导体衬底1的部分表面，然后，在用氧化硅膜10把槽9埋起来时，也向该半导体衬底1表面露出来的部分上边淀积氧化硅膜10。因此，就可以防止在用湿法刻蚀除去外围区域的氮化硅膜6、第1栅极材料5、栅极氧化膜4时，刻蚀溶液进入到氧化硅膜10与半导体衬底1之间。因此，就可以防止在氧化硅膜10与半导体衬底1之间形成空隙，可以避免因把栅极电极材料埋入到该部分内引起的电场集中的现象。因此，就可以避免在亚阈值特性中产生Kink特性，使具备该栅极电极的MOSFET的消耗电流增大，或因窄沟效应恶化而使动作速度变慢的问题。
另外，在上述实施形态中，在形成了上述槽9之后，就可以用氧化硅膜10把槽9填充起来。但是，如图11所示，也可以作成为这样的构成：在形成了上述槽9之后，用刻蚀技术把槽9周边的半导体衬底1的拐角部分设置成圆角。在此后的工序中，在淀积氧化硅膜10时，在设置该圆角的部分上也形成氧化硅膜10，得益于此，在设置该圆角的部分中，就可以防止电场集中的发生。
对于那些本专业的熟练的技术人员来说还存在着另外一些优点和变形。因此，本发明就其更为广阔的形态来说并不限于上述附图和说明。此外，就如所附权利要求及其等效要求所限定的那样，还可以有许多变形而不偏离总的发明的宗旨。

Claims (13)

1.一种具有形成单元晶体管的单元区域和形成外围电路的外围晶体管的外围区域的半导体存储器件的制造方法，具备：
在上述单元区域和上述外围区域的半导体衬底上边，依次形成栅极氧化膜、第1栅极材料和第1绝缘膜，
采用对上述第1绝缘膜、上述第1栅极材料和上述栅极氧化膜的一部分进行刻蚀的办法，在上述单元区域和上述外围区域上形成由上述第1绝缘膜、上述第1栅极材料和上述栅极氧化膜构成的多个栅极构造，
在上述外围区域上形成的上述栅极构造的侧面上边形成第2绝缘膜，
采用以上述第1绝缘膜和上述第2绝缘膜为掩模对上述半导体衬底进行刻蚀的办法，在上述单元区域和上述外围区域的上述半导体衬底表面上形成多个槽，
采用除去在上述外围区域上形成的上述栅极构造的侧面上边的上述第2绝缘膜的办法，使上述栅极构造附近的上述半导体衬底表面在上述槽的两侧露出来，
在上述单元区域的上述槽内，和在上述外围区域的上述槽内，形成元件隔离绝缘膜，使得上述元件隔离绝缘膜在上述栅极构造附近的上述半导体衬底表面上延伸，
除去在上述外围区域上形成的上述栅极构造，
在上述外围区域的上述元件隔离绝缘膜间形成上述外围晶体管的栅极电极。
2.根据权利要求1所述的方法，
在上述外围区域上形成的上述栅极构造的侧面上边形成第2绝缘膜的工序具备：
在上述外围区域的上述栅极构造的上表面和侧面上边和上述半导体衬底上边，形成第2绝缘膜，
除去上述栅极构造的上表面和上述半导体衬底上边的上述第2绝缘膜。
3.根据权利要求1所述的方法，上述第2绝缘膜的厚度为20到35nm。
4.根据权利要求1所述的方法，还具备：
在形成了上述元件隔离绝缘膜后，除去上述第1绝缘膜的工序；
在形成了上述外围晶体管的栅极构造后，在上述单元区域的上述第1栅极材料上边依次形成第2栅极材料、第3绝缘膜，
采用对在上述单元区域上形成的上述第3绝缘膜、上述第2栅极材料和上述第1栅极材料的一部分进行刻蚀的办法，形成上述单元晶体管。
5.根据权利要求1所述的方法，除去上述外围区域的上述栅极构造的工序，含有除去上述栅极氧化膜的工序，上述栅极氧化膜用湿法刻蚀除去。
6.一种具有形成单元晶体管的单元区域和形成外围电路的外围晶体管的外围区域的半导体存储器件的制造方法，具备：
在上述单元区域和上述外围区域的半导体衬底上边，依次形成栅极氧化膜、第1栅极材料和第1绝缘膜，
采用对上述第1绝缘膜、上述第1栅极材料和上述栅极氧化膜的一部分进行刻蚀的办法，在上述单元区域和上述外围区域上形成由上述第1绝缘膜、上述第1栅极材料和上述栅极氧化膜构成的多个栅极构造，
在上述外围区域上形成的上述栅极构造的侧面上边形成第2绝缘膜，
采用以上述第1绝缘膜和上述第2绝缘膜为掩模对上述半导体衬底进行刻蚀的办法，在上述单元区域和上述外围区域的上述半导体衬底表面上形成多个槽，
采用除去在上述外围区域上形成的上述栅极构造的侧面上边的上述第2绝缘膜的办法，使上述栅极构造附近的上述半导体衬底表面在上述槽的两侧露出来，
在上述外围区域的上述槽的上述半导体衬底的表面上的拐角部形成圆角，
在上述单元区域的上述槽内，和在上述外围区域的上述槽内，形成元件隔离绝缘膜，使得上述元件隔离绝缘膜在上述栅极构造附近的上述半导体衬底表面上延伸，
除去在上述外围区域上形成的上述栅极构造，
在上述外围区域的上述元件隔离绝缘膜间形成上述外围晶体管的栅极电极。
7.根据权利要求6所述的方法，在上述外围区域上形成的上述栅极构造的侧面上边形成第2绝缘膜的工序具备：
在上述外围区域的上述栅极构造的上表面和侧面上边和上述半导体衬底上边，形成第2绝缘膜，
除去上述栅极构造的上表面和上述半导体衬底上边的上述第2绝缘膜。
8.根据权利要求6所述的方法，上述第2绝缘膜的厚度为20到35nm。
9.根据权利要求6所述的方法，还具备：
在形成了上述元件隔离绝缘膜后，除去上述第1绝缘膜的工序；
在形成了上述外围晶体管的栅极构造后，在上述单元区域的上述第1栅极材料上边依次形成第2栅极材料、第3绝缘膜，
采用对在上述单元区域上形成的上述第3绝缘膜、第2栅极材料和上述第1栅极材料的一部分进行刻蚀的办法，形成上述单元晶体管。
10.根据权利要求6所述的方法，除去上述外围区域的上述栅极构造的工序，含有除去上述栅极氧化膜的工序，上述栅极氧化膜用湿法刻蚀除去。
11.一种半导体存储器件，具备：
在单元区域内形成的单元晶体管；
在上述单元区域中配设在半导体衬底表面上形成的槽内的第1元件隔离绝缘膜；
在外围区域上形成的外围晶体管；
配设在上述外围区域中在上述半导体衬底表面上形成的槽内的第2元件隔离绝缘膜；上述第2元件隔离绝缘膜作成为与上述第1元件隔离绝缘膜不同的形状，而且，从上述半导体衬底突出出来的第2元件隔离绝缘膜的端部具有圆角。
12.根据权利要求11所述的器件，上述第2元件隔离绝缘膜的上表面，比上述第1元件隔离绝缘膜的上表面还低。
13.根据权利要求11所述的器件，与在上述外围区域的上述槽内形成的上述第2元件隔离绝缘膜接连的上述半导体衬底表面的拐角部分，具有大体上凸面状的圆角。
CNB021411166A 2001-07-04 2002-07-04 半导体存储器件及其制造方法 Expired - Fee Related CN1286163C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001203649A JP4672197B2 (ja) 2001-07-04 2001-07-04 半導体記憶装置の製造方法
JP203649/2001 2001-07-04

Publications (2)

Publication Number Publication Date
CN1395306A CN1395306A (zh) 2003-02-05
CN1286163C true CN1286163C (zh) 2006-11-22

Family

ID=19040247

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021411166A Expired - Fee Related CN1286163C (zh) 2001-07-04 2002-07-04 半导体存储器件及其制造方法

Country Status (4)

Country Link
US (2) US6593189B2 (zh)
JP (1) JP4672197B2 (zh)
KR (1) KR100480408B1 (zh)
CN (1) CN1286163C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3634995B2 (ja) 1999-12-07 2005-03-30 株式会社マキタ サンダ
JP2003017595A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 半導体装置
JP2005134333A (ja) * 2003-10-31 2005-05-26 Espec Corp 気体流量測定装置、及び気体流量測定方法
KR100655435B1 (ko) * 2005-08-04 2006-12-08 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR100745399B1 (ko) * 2006-07-14 2007-08-02 삼성전자주식회사 라디칼 산화 공정을 이용한 반도체 장치의 제조 방법
CN102651333B (zh) * 2011-02-28 2013-12-25 华邦电子股份有限公司 沟槽隔离结构的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342715B1 (en) * 1997-06-27 2002-01-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR19990004607A (ko) * 1997-06-28 1999-01-15 김영환 반도체소자의 소자분리절연막 형성방법
US5801083A (en) * 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
JPH11145274A (ja) * 1997-11-10 1999-05-28 Hitachi Ltd 半導体装置およびその製造方法
JPH11260906A (ja) * 1998-03-13 1999-09-24 Nec Corp 半導体装置及びその製造方法
JP2000208613A (ja) * 1999-01-19 2000-07-28 Sony Corp 半導体装置の製造方法
JP4270670B2 (ja) * 1999-08-30 2009-06-03 株式会社東芝 半導体装置及び不揮発性半導体記憶装置の製造方法
JP4270633B2 (ja) * 1999-03-15 2009-06-03 株式会社東芝 半導体装置及び不揮発性半導体記憶装置の製造方法
JP3651760B2 (ja) * 1999-03-18 2005-05-25 株式会社東芝 半導体装置の製造方法
JP3785003B2 (ja) * 1999-09-20 2006-06-14 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP2001196576A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6380087B1 (en) * 2000-06-19 2002-04-30 Chartered Semiconductor Manufacturing Inc. CMP process utilizing dummy plugs in damascene process
KR100346842B1 (ko) * 2000-12-01 2002-08-03 삼성전자 주식회사 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법

Also Published As

Publication number Publication date
US20030006445A1 (en) 2003-01-09
KR100480408B1 (ko) 2005-04-06
US6919611B2 (en) 2005-07-19
US6593189B2 (en) 2003-07-15
US20030209756A1 (en) 2003-11-13
KR20030004125A (ko) 2003-01-14
CN1395306A (zh) 2003-02-05
JP4672197B2 (ja) 2011-04-20
JP2003017598A (ja) 2003-01-17

Similar Documents

Publication Publication Date Title
US8604505B2 (en) Semiconductor device and a method of manufacturing the same and designing the same
CN1173396C (zh) 集成电路器件的形成方法及由该方法形成的集成电路器件
CN1819212A (zh) 包括柱子图形的闪速存储器件及其制造方法
CN1762048A (zh) 多位非易失性存储器器件及其方法
CN1722447A (zh) 非易失性半导体存储器件及其制造方法
CN1897255A (zh) 具有垂直沟道的半导体器件及其制造方法
CN1520610A (zh) 新型动态随机存取存储器存取晶体管
CN1303670C (zh) 制造nand快闪器件的方法
JP2011103488A (ja) メモリデバイス
CN1873957A (zh) 分离栅极快闪元件与其制造方法
CN1286163C (zh) 半导体存储器件及其制造方法
CN1788352A (zh) 位线结构及其制造方法
CN1126178C (zh) 静态随机存取存储器光电管结构及其制造方法
CN1832134A (zh) 于半导体装置中形成栅电极图案的方法
CN1285121C (zh) 用于制造闪存器件的方法
CN1523675A (zh) 半导体器件及其制造方法
CN1182583C (zh) 具有增大栅耦合电容的集成电路
CN1215564C (zh) 一种半导体快闪存储器及其制备方法
JP2009278098A (ja) フラッシュメモリ素子及びその製造方法
CN1277307C (zh) 具有垂直型晶体管与沟槽电容器的存储器装置的制造方法
KR100671603B1 (ko) 플래시 메모리 소자의 제조 방법
CN1788343A (zh) 位线结构及其制造方法
US20240114689A1 (en) Fabrication method for a three-dimensional memory array of thin-film ferroelectric transistors formed with an oxide semiconductor channel
CN1303672C (zh) 氮化物只读存储器的制造方法
CN100339979C (zh) 快闪存储单元及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061122