CN1303672C - 氮化物只读存储器的制造方法 - Google Patents
氮化物只读存储器的制造方法 Download PDFInfo
- Publication number
- CN1303672C CN1303672C CNB2003101138966A CN200310113896A CN1303672C CN 1303672 C CN1303672 C CN 1303672C CN B2003101138966 A CNB2003101138966 A CN B2003101138966A CN 200310113896 A CN200310113896 A CN 200310113896A CN 1303672 C CN1303672 C CN 1303672C
- Authority
- CN
- China
- Prior art keywords
- manufacture method
- layer
- nitride rom
- semiconductor substrate
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明提供一种氮化物只读存储器的制造方法，并将氮化物只读存储器与外围逻辑电路的工艺步骤整合，以简化工艺并提高产品合格率。本发明技术的特征在于利用多晶硅层做为绝缘层(氧化层)的研磨停止层(Polishing stoplayer)。本发明技术的另一特征为在形成绝缘层(氧化层)于外围区域的多个第一沟槽的同时也填入所述氧化层于内存数组区域中的多晶硅结构间以防止半导体基材于多晶硅的自行对准硅化物步骤中与金属(例如：钴)发生反应。本发明技术的再一特征为利用成长ONO介电层于浅沟槽内侧，以防止浅沟槽的边角凹陷及防止浅沟槽在后续加热过程中导致的浅沟槽轮廓变形所产生的错位。
Description
技术领域
本发明涉及一种非挥发存储单元的制造方法，特别是涉及一种氮化物只读存储器的制造方法及其与外围逻辑电路区域的整合，以简化工艺并提高产品合格率。
背景技术
在非挥发内存工业中，氮化物只读存储单元(NROM)的发展起源于公元1996年。此新式的非挥发内存技术是采用氧化-氮化-氧化(oxide-nitride-oxide，ONO)层作为栅极介电层，由于硅晶粒的尺寸大小为成本架构中的主要要素，因此氮化物只读存储单元技术具有经济上的竞争力。
虽然，氮化物只读存储器具有双位(two bit)的多储存功能(multi-storage)，并且工艺比类似产品如快闪存储(flash ROM)体简单，同时也广受市场欢迎。但是，光是改进是不够的。因为，目前半导体工业已经朝向系统芯片(systemon chip，SOC)的趋势发展，换句话说，是将存储元件与一些电路组件，同时制作在同一芯片中，以使同一芯片上既包含内存又包含混合信号电路(mixed-signal circuits)，如在美国专利第5,908,311号中，就已提出制作混合信号电路中包含闪存的方法。但基于闪存与氮化物只读存储器在特性以及应用上的不同，如何制作出整合氮化物只读存储器以及混合信号电路的系统芯片，已成为十分重要的发展方向。
发明内容
本发明的目的在于提供一种氮化物只读存储器的制造方法，其将氮化物只读存储器与外围的逻辑电路的工艺步骤整合，以简化工艺并增加产品合格率。
为达到上述目的，本发明的制造方法特征为(1)利用沉积多晶硅层做为存储区域上的字线，并利用所述多晶硅做为绝缘层(氧化层)的研磨停止层(Polishing stop layer)。(2)在将绝缘层(氧化层)沉积于外围区域的多个第一沟槽的同时，将所述氧化层填入内存数组区域中的多晶硅结构间，以防止半导体基材在多晶硅的自行对准硅化物的步骤中与金属(例如：钴)发生反应。(3)利用成长ONO介电层于浅沟槽(STI，shallow trench isolation)内侧，以防止浅沟槽的边角凹陷(STI corner Recess)及防止浅沟槽在后续加热过程(Thermal process)中导致的浅沟槽轮廓(STI profile)变形所产生的错位(Dislocation)。
根据上述目的与特征，本发明提供一种氮化物只读存储器的制造方法，该方法包含下列步骤：
提供半导体基材，该基材表面包含有存储区域(memory area)及外围区域(periphery area)；
成长垫氧层于该半导体基材上；
于该存储区域内的该垫氧层上形成具有多个第一开口的第一掩模图案，以作为多条纵向排列的位线掩模(bit line mask)；
在该半导体基材中进行离子注入工艺，注入掺杂物于未被该位线掩模覆盖的存储单元区域中，以形成多条纵向且平行的埋藏式位线；
而此埋藏式位线的离子注入工艺也可于后续ONO介电层形成后再进行。
去除该位线掩模；以及
形成第二掩模图案于该垫氧层上，其中第二掩模图案具有多个第二开口于该外围区域中；
沿上述第二开口选择性蚀刻该半导体基材而形成多个第一沟槽及第二沟槽于该外围区域；
去除该第二掩模图案及该垫氧层；
在该半导体基材表面形成ONO介电层，以覆盖该存储区域及该外围区域；
沉积多晶硅层于该ONO介电层上以填充该多个第一及该第二沟槽；
选择性蚀刻该多晶硅层以在该存储区域中形成多个正交于位线的多晶硅结构作为字线，且同时于该外围区域中移除填充于该多个第一沟槽的多晶硅，并留下填充于第二沟槽的多晶硅；以及
在该外围区域的多个第一沟槽及该存储区域的字线间形成绝缘层；
平坦化该绝缘层，在该多个第一沟槽及该存储区域的字线间形成沟槽隔离区；
定义该外围区域的离子注入阱区域于多个第一沟槽间；
蚀刻部分该多晶硅结构及该ONO介电层以露出多个第一沟槽间的半导体基材；以及
进行离子注入工艺，在上述露出的基材中形成离子阱(well)区域。
其中，位线是由磷、砷离子注入以形成，且栅极介电层是氧化-氮化-氧化(ONO)层，而字线是由多晶硅所构成。
为让本发明的上述内容和其它目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：
附图说明
图1-8、图10-12均为本发明氮化物只读存储器的制造方法及其与外围电路整合的剖面示意图；
图9为本发明氮化物只读存储器制造方法的俯视图。
其中，附图标记说明如下：
10 内存区域 20 外围区域 30 主动区域
100 半导体基材 102 垫氧层 104 光阻图案
104a 第一开口 106 埋藏式扩散区域 108 光阻图案
108a 第二开口 110a 多个第一沟槽 110b 第二沟槽
112 ONO介电层 114 多晶硅层(字线) 116 光阻图案
120a，120b绝缘层(氧化层) 122阱区域
具体实施方式
以下配合图1到图12说明本发明氮化物只读存储单元制造方法的实施例。首先，请参照图1，其提供半导体基材100(例如：P型单晶硅)。该基材包含存储区域10(memory area)及外围区域20(periphery area)，且该半导体基材是由硅覆绝缘(silicon-on-insulator，SOI)基底或硅基底所组成。通过热氧化法将垫氧层102成长于半导体基材100上。接着参考图2，利用光刻工艺在垫氧层102上的存储区域内形成图案化第一光阻层104以形成具有多个第一开104a的第一掩模图案，利用该光阻层第一开口掩模图案作为位线掩模，对未被该位线掩模覆盖的多个开口区域进行离子注入工艺，之后进行快速退火工艺(rapid thermal annealing，RTA)用来激活注入于该基底中的掺杂物。
通过N型离子(例如：磷离子，砷离子)注入该多个开口区域以形成多条纵向且平行排列的埋藏式扩散区域106，该扩散区域106即氮化物只读存储器的位线。
如图3所示，传统清除法将光阻图案104除去。利用光刻工艺将蚀刻沟槽所需的第二光阻图案108形成于垫氧层102上，其中第二光阻图案108具有多个第二开口108a于外围区域20上，利用此光阻图案108做为蚀刻掩模，以反应离子蚀刻法(RIE)形成多个第一沟槽110a及第二沟槽110b，其中该多个第一沟槽110a是用以区隔外围区域20成多个电性隔离的主动区域30，接着参考图4，光阻图案108用传统清除法除去至垫氧层露出为止。然后，再将垫氧层移除以露出半导体基材100的上方表面。
如图5所示，形成构造为ONO介电层112于存储区域10以及外围区域20的基材100上，其包含形成于埋藏式扩散区域106及多个第一沟槽110a及第二沟槽110b的半导体基材100上。该ONO介电层112利用传统方法形成该厚度介于150至250微米，其中该底氧化层厚度介于20至150微米，该氮化硅层厚度介于20至150微米，而该上氧化层厚度介于30至150微米。利用该成长于浅沟槽(STI，shallow trench isolation)内侧的ONO介电层112，防止浅沟槽的边角凹陷(STI corner Recess)及防止浅沟槽于后续加热过程(Thermal process)中导致的浅沟槽轮廓(STI profile)变形所产生的错位(Dislocation)。
埋藏式位线106的离子注入工艺也可在ONO介电层后，以形成多条纵向且平行的埋藏式位线；其中形成于存储区域10的埋藏式扩散区域106上的ONO介电层112用以作为内存的栅极介电层。
接下来请参照图6，将掺杂的多晶硅填入ONO介电层112上，以在该存储区域10的埋藏式扩散区域106上形成字线114，此外该多晶硅层114也做为绝缘层(氧化层)的研磨停止层。
接着，如图7所示，形成光阻图案116于掺杂的多晶硅层114上。该光阻图案116用以定义存储区域中的横向且平行排列的字线区，及定义欲除去的多个第一沟槽110a中的多晶硅材料的区域。然后，利用光阻图案116做为蚀刻掩模并选择性蚀刻已掺杂的多晶硅层114以露出ONO层112。并留下存储区域中的横向且平行排列的多晶硅层114以做为字线。
参照图8，借助传统清除法除去光阻图案116以露出剩余的多晶硅114，为了更清楚表示图8中该氮化硅只读存储器的结构，请参照图9、10。其中图9为整合存储区域10及外围区域20的平面表示图，其中存储区域10中包含纵向平行排列的多条位线106及横向平行排列的字线114，而外围区域包含多个主动区122及多个电性隔离的沟槽110a。而图10为由图9中的存储区单元中沿9-9线段切下的剖面图，其中底层为多条横向排列的位线106，该位线间为未注入掺杂物的半导体基材100，位于该位线106与基材100上则为ONO介电层112，于该介电层上则为多条正交于位线的字线114，而该多条字线间具有多个沟槽115。
接着请参照图11，沉积绝缘层例如氧化层120a于多个第一沟槽110a中以提供外围区域20多个电性隔离的主动区域30，并同时沉积该绝缘层120b于存储区域中的字线间沟槽115(图10)，如图10所示，在后续金属化多晶硅114以降低组件阻值的过程中利用该沉积于字线间沟槽115的绝缘层120b作为半导体基材100的掩模以避免基材金属化。而所述绝缘层通常为二氧化硅，其沉积方式以高密度等离子体化学气相沉积法(HPCVD)为佳，接着利用多晶硅层114为研磨停止层以除去多余的绝缘层，并于外围区域20的主动区30中留下多个第一沟槽中的绝缘层120a以作为电性隔离的用于存储区域10中留下多个作为金属化掩模之用的绝缘层120b，接着利用多晶硅层作为研磨停止层114，以化学机械研磨法平坦化绝缘层120a，120b。
最后请参照图12，利用包含有选择性蚀刻主动区30中的多晶硅层114及ONO层I 12以露出一部分的半导体基材100，并以注入法形成阱区域122。
本发明通过上述的工艺方式以简化并改善公知的工艺技术，其利用多晶硅层同时作为字线、及绝缘层(氧化层)的研磨停止层；并利用同时沉积绝缘层(氧化层)于外围区域的多个第一沟槽及内存数组区域中的多晶硅结构间以作为阻隔层以分别作为主动区的隔离及防止基材的金属化；利用该成中的多晶硅结构间以作为阻隔层以分别作为主动区的隔离及防止基材的金属化；利用该成长于浅沟槽(STI，shallow trench isolation)内侧的ONO介电层，防止浅沟槽的边角凹陷(STI corner Recess)及防止浅沟槽于后续加热过程(Thermalprocess)中导致的浅沟槽轮廓(STI profile)变形所产生的错位(Dislocation)。
Claims (16)
1.一种氮化物只读存储器的制造方法，包括下列步骤：
提供半导体基材，所述基材表面包含有存储区域及外围区域；
成长垫氧层于所述半导体基材上；
于所述存储区域内的所述垫氧层上形成具有多个第一开口的第一掩模图案，以作为多条纵向排列的位线掩模；
于所述半导体基材中进行离子注入工艺，注入掺杂物于未被所述位线掩模覆盖的存储单元区域中以形成多条纵向且平行的埋藏式位线；
去除所述位线掩模；以及
形成第二掩模图案于所述垫氧层上，其中第二掩模图案具有多个第二开口于所述外围区域中；
沿上述第二开口选择性蚀刻所述半导体基材而形成多个第一沟槽及一第二沟槽于所述外围区域；
去除所述第二掩模图案及所述垫氧层；
于所述半导体基材表面形成ONO介电层，以覆盖所述存储区域及所述外围区域；
沉积多晶硅层于所述ONO介电层上以填充所述多个第一及所述第二沟槽；
选择性蚀刻所述多晶硅层以于所述存储区域中形成多个正交于位线的多晶硅结构作为字线，且同时于所述外围区域中移除填充于所述多个第一沟槽的多晶硅，并留下填充于第二沟槽的多晶硅；以及
于所述外围区域的多个第一沟槽及所述存储区域的字线间形成绝缘层。
2.如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，还包括：
平坦化所述绝缘层，以在所述多个第一沟槽及所述存储区域的字线间形成沟槽隔离区；
定义所述外围区域的离子注入阱区域于多个第一沟槽间；
蚀刻部分所述多晶硅结构及所述ONO介电层以露出多个第一沟槽间的半导体基材；以及
进行离子注入工艺，于上述露出的基材中形成离子阱区域。
3.如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述半导体基材为硅基底。
4.如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述半导体基材为硅覆绝缘基底。
5.如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述垫氧化层通过热氧化法形成。
6.如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述埋藏式位线通过注入N型离子于半导体基材而形成。
7.如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述埋藏式位线的离子注入工艺在ONO介电层形成之前进行。
8.如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述埋藏式位线的离子注入工艺在ONO介电层形成之后进行。
9.如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述方法进行离子注入工艺之后还包含有快速退火工艺用来激活注入于所述基底中的掺杂物。
10.如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述位线掩模为图案化光阻。
11.如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述ONO介电层厚度介于150至250微米。
12.如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述ONO介电层还形成于所述第一沟槽或所述第二沟槽内侧。
13.如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述绝缘层为二氧化硅层。
14.如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述多晶硅层包含掺杂的多晶硅。
15.如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述绝缘层由高密度等离子体化学气相沉积法形成。
16.如权利要求2所述的氮化物只读存储器的制造方法，其特征在于，所述绝缘层由化学机械研磨法平坦化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101138966A CN1303672C (zh) | 2003-11-11 | 2003-11-11 | 氮化物只读存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2003101138966A CN1303672C (zh) | 2003-11-11 | 2003-11-11 | 氮化物只读存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1617328A CN1617328A (zh) | 2005-05-18 |
| CN1303672C true CN1303672C (zh) | 2007-03-07 |
Family
ID=34760068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101138966A Expired - Fee Related CN1303672C (zh) | 2003-11-11 | 2003-11-11 | 氮化物只读存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1303672C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008049733B3 (de) * | 2008-09-30 | 2010-06-17 | Advanced Micro Devices, Inc., Sunnyvale | Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand zum Kanalgebiet und Verfahren zur Herstellung des Transistors |
| CN109841626B (zh) * | 2017-11-27 | 2021-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5966603A (en) * | 1997-06-11 | 1999-10-12 | Saifun Semiconductors Ltd. | NROM fabrication method with a periphery portion |
| TW499735B (en) * | 2001-08-16 | 2002-08-21 | Macronix Int Co Ltd | NROM with multiple buried poly bit lines |
| TW529134B (en) * | 2001-11-02 | 2003-04-21 | Macronix Int Co Ltd | Method of forming an NROM embedded with mixed-signal circuits |
-
2003
- 2003-11-11 CN CNB2003101138966A patent/CN1303672C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5966603A (en) * | 1997-06-11 | 1999-10-12 | Saifun Semiconductors Ltd. | NROM fabrication method with a periphery portion |
| TW499735B (en) * | 2001-08-16 | 2002-08-21 | Macronix Int Co Ltd | NROM with multiple buried poly bit lines |
| TW529134B (en) * | 2001-11-02 | 2003-04-21 | Macronix Int Co Ltd | Method of forming an NROM embedded with mixed-signal circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1617328A (zh) | 2005-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6674132B2 (en) | Memory cell and production method | |
| KR101036669B1 (ko) | Ｎａｎｄ 플래시 메모리의 어레이 소스 라인 | |
| US6271087B1 (en) | Method for forming self-aligned contacts and local interconnects using self-aligned local interconnects | |
| KR100210558B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 공정 | |
| US20090191681A1 (en) | Nor-type flash memory device with twin bit cell structure and method of fabricating the same | |
| JPH04229654A (ja) | 無接点フローティングゲートメモリアレイを製造する方法 | |
| US20030211691A1 (en) | Method for manufacturing semiconductor devices | |
| US20070132005A1 (en) | Electrically Erasable and Programmable Read Only Memories Including Variable Width Overlap Regions and Methods of Fabricating the Same | |
| US7315055B2 (en) | Silicon-oxide-nitride-oxide-silicon (SONOS) memory devices having recessed channels | |
| US6482699B1 (en) | Method for forming self-aligned contacts and local interconnects using decoupled local interconnect process | |
| US5028553A (en) | Method of making fast, trench isolated, planar flash EEPROMS with silicided bitlines | |
| US20070111492A1 (en) | Structured, electrically-formed floating gate for flash memories | |
| KR20000053531A (ko) | 반도체 기억 장치의 제조 방법 | |
| US6306713B1 (en) | Method for forming self-aligned contacts and local interconnects for salicided gates using a secondary spacer | |
| US4951103A (en) | Fast, trench isolated, planar flash EEPROMS with silicided bitlines | |
| US8193059B2 (en) | Bit line structure and method for the production thereof | |
| US7939423B2 (en) | Method for manufacturing nonvolatile semiconductor memory device structure | |
| US11257835B2 (en) | Three-dimensional memory device containing a dummy memory film isolation structure and method of making thereof | |
| CN1303672C (zh) | 氮化物只读存储器的制造方法 | |
| JP4266089B2 (ja) | 半導体記憶装置の製造方法 | |
| US6784057B2 (en) | Semiconductor device and nonvolatile semiconductor memory device comprising a plurality of semiconductor elements as well as process for the same | |
| KR900000065B1 (ko) | 독출전용 반도체기억장치와 그 제조방법 | |
| US7038304B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| US7276761B2 (en) | Semiconductor memory device having insulating film of varying thickness over bit lines | |
| US7550807B2 (en) | Semiconductor memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070307 Termination date: 20191111 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |