KR101036669B1 - Ｎａｎｄ 플래시 메모리의 어레이 소스 라인 - Google Patents

Ｎａｎｄ 플래시 메모리의 어레이 소스 라인 Download PDF

Info

Publication number
KR101036669B1
KR101036669B1 KR1020077025573A KR20077025573A KR101036669B1 KR 101036669 B1 KR101036669 B1 KR 101036669B1 KR 1020077025573 A KR1020077025573 A KR 1020077025573A KR 20077025573 A KR20077025573 A KR 20077025573A KR 101036669 B1 KR101036669 B1 KR 101036669B1
Authority
KR
South Korea
Prior art keywords
layer
source line
region
array
wafer
Prior art date
Application number
KR1020077025573A
Other languages
English (en)
Other versions
KR20080003863A (ko
Inventor
사토시 토리
Original Assignee
스펜션 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스펜션 엘엘씨 filed Critical 스펜션 엘엘씨
Publication of KR20080003863A publication Critical patent/KR20080003863A/ko
Application granted granted Critical
Publication of KR101036669B1 publication Critical patent/KR101036669B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

NAND 플래시 메모리 장치(100)의 웨이퍼의 어레이 소스 라인 구조(112)을 제조하기 위한 방법(500,550)이 예시된다. 이러한 방법(500)은 예를 들어, 웨이퍼(602, 102)의 기판(604)과 STI(409 또는 136) 위에 있는 ONO 스택(620)의 제 1 산화층(610)와 질화층(611) 각각을 형성하는 단계에 이어서 스택(620)을 통해 상기 웨이퍼(602)의 소스 라인 영역(606)으로 N+ 이온을 주입하는 단계(512)를 포함한다. 상기 방법(500)은 상기 ONO 스택(620)의 제 2 산화층(612)를 형성하는 단계(514), 상기 웨이퍼의 상기 완성된 ONO 스택(620) 위에 알루미나(alumina) 층(622)을 형성하는 단계, 주변영역(미도시)에서 ONOA 스택(620,622)을 제거한 후 게이트 산화층을 형성하는 단계, 그후 예를 들어, 국부적 상호연결 마스크(local interconnect mask)를 이용하여 어레이 소스 라인 영역(606)에서의 ONOA 스택(620)에 개구(opening: 626)를 식각하는 단계(516)를 더 포함한다. 상기 방법(500)은 또한 상기 웨이퍼를 세척하는 단계(518), 상기 웨이퍼(602) 위에 폴리실리콘층(628)을 형성하는 단계, 비트라인 컨택영역(bitline contact region)(605, 608)에서 워드라인(130)과 선택 드레인 게이트 구조(select drain gate structure)(124)를 동시에 형성하고, 소스 라인 영역(606)에서 선택 소스 게이트 구조(select source gate structure)(116)와 어레이 소스라인 구조(634)를 동시에 형성하기 위에 선별적으로 폴리실리콘(628)을 식각하는 단계(520)와 알루미나 층(622)를 식각(522)하는 단계를 포함한다. 방법(500)은 N- 도판트이온(예를 들면, 상기 웨이퍼(602)에 형성된 소스 드레인 영역(106)의 개구에서 MDD 물질)을 주입하는 단계(522)를 더 포함한다. 상기 방법(500)은 비트라인 컨택 영역(605)과 소스 라인 컨택 영역(606)에서 측벽 스페이서(sidewall spacer)를 형성하는 단계; 비트라인 컨택 영역(605)에서 어레이 이온을 주입하는 단계(526)와; 마지막으로 게이트(116,124), 비트라인(110), 워드라인(130), 선택 게이트(116)와 소스 라인 구조 컨택(source line structure contact)(132)를 위한 전도성층을 형성하기 위해 코어 영역에서의 폴리실리콘층(604)에 실리사이드층(654)을 형성하는 단계를 또한 포함한다. 따라서, 상기 방법(500)은 워드 라인(130)과 선택 게이트(116,124)와 어레이 소스라인(112)의 동시 형성을 가능하게 하고 그와 동시에 처리 공정을 단순화 하여 비용을 감소시키고 STI(409)의 식각 단계나 국부적 상호연결 구조의 사용을 필요로 하지 않기에 생산율을 향상시킨다.
Figure R1020077025573
어레이 소스 라인, 실리사이드, ONO 스택, 트렌치

Description

ＮＡＮＤ 플래시 메모리의 어레이 소스 라인{ARRAY SOURCE LINE IN NAND FLASH MEMORY}
본 발명은 일반적으로 반도체 디바이스 프로세싱에 관한 것이며, 특히 NAND 플래시 메모리에서 워드라인들, 선택 게이트들, 및 어레이 소스라인들을 동시에 형성하는 개선된 방법 및 시스템에 관한 것이다.
플래시 및 다른 유형의 전자 메모리 장치는, 2진 정보(또는 데이터)를 개별적으로 저장하고 이에 대한 액세스를 제공하도록 동작하는 메모리 셀들로 구성되어있다. 상기 메모리 셀들은, 8개의 셀들로 구성되는 바이트(byte)나 16개 또는 그 이상의 셀들(보통 8의 배수로 구성됨)을 포함하여 이루어진 워드와 같은 복수 셀 단위로 흔히 편성되어 있다. 그러한 메모리 셀 구조에서 데이터를 저장하는 것은, 메모리 셀들의 특정 세트에 기록을 함으로써 실행된다(셀을 프로그래밍한다 라고 종종 지칭된다). 셀로부터 데이타를 검출하는 것은 판독 동작에서 실행된다. 프로그램 동작 및 판독 동작과 더불어, 메모리 장치의 셀들의 그룹이 소거될 수도 있으며 여기서 소거시 이 그룹안의 각각의 셀은 특정한 공지의 상태(known state)로 프로그램된다. 개별 셀들은 바이트나 워드와 같이 각각 어드레스 가능한(addressible) 단위 내지 집합으로 편성되어 있으며, 이는 워드라인이나 비트라인을 이용하는 어드레스 디코딩 회로를 통해 판독, 프로그램, 소거 동작을 목적으로 액세스될 수 있다. 통상적인 플래시 메모리들은, 1 비트 이상의 정보(또는 데이터)가 각각의 플래시 메모리 셀에 저장되어 있는 셀 구조로 구성되어 있다. 통상적인 메모리 구조에서 각각의 셀은 흔히 채널 위에 위치한 적층된 게이트 구조(stacked gate structure overlying the channel) 뿐만 아니라 기판 또는 P-웰에서의 소스, 드레인, 채널을 포함하는 MOS 트랜지스터를 포함한다. 또한, 적층된 게이트는 P 웰의 표면에 형성되는 얇은 게이트 유전층(thin gate dielectric layer)-터널 옥사이드(tunnel oxide)라고도 호칭됨-을 포함한다.
적층된 게이트는 터널 옥사이드 위에 위치한 폴리실리콘 플로팅 게이트(polysilicon floating gate)와 플로팅 게이트 위에 위치한 인터폴리 유전층(interpoly dielectric layer)을 포함한다. 종종 인터폴리 유전층은 질화층(nitride layer)을 샌드위치처럼 감싸는 2개의 산화층(oxide layer)을 갖고 있는 옥사이드층-나이트라이드층-옥사이드층(oxide-nitride-oxide layer : ONO layer)과 같은 다층 절연체(multi-layer insulator)이다. 마지막으로, 폴리실리콘 제어 게이트는 인터폴리 유전층 위에 위치한다.
다른 종류의 메모리 장치는 ONO 층 상하로 위치하는 실리콘이나 폴리 실리콘을 포함하는 메모리 장치를 포함한다. 이러한 실리콘-옥사이드-나이트라이드-옥사이드-실리콘 장치는 SONOS 메모리 장치로 불린다.
SONOS 는 다양한 방식으로 동작된다. 하나의 전형적인 예에서, FN(Fowler-Nordheim) 터널링이 프로그램과 소거를 위해 사용되고, 여기서 프로그램시 전하가 질화층(nitride) 내로 주입되고(implant), 소거시 전하가 질화층에서 제거된다. 이 경우에 질화층에 상기 저장된 전하는 균일(uniform)하다. 질화층에 저장되어 있는 전하량을 변화함으로써, 다중의 데이터가 하나의 셀에 저장될 수 있다.
또 다른 전형적인 경우, 채널에서 열전자를 이용하여 프로그램하며 여기서 전하는 드레인 쪽의 질화층 내에 국부적으로(locally) 저장된다. 드레인과 소스를 스위칭함으로써 하나의 셀 안에 2 비트를 저장할 수 있으며 이로써 다중 비트 또는 이중 비트 메모리 셀을 구현하게 한다. 소거하기 위해서는, 드레인 및/또는 소스쪽에서 생성되는 열 정공들(hot holes)이 전하를 중성화시키기 위해 질화층에 주입(implant: 이온주입)된다. 소거하기 위해서, 열 정공 주입 대신에 FN 터널링이 이용될 수도 있다.
적절한 프로그램 방안과 소거 방안은 응용예들 또는 목적을 고려하여 선택되지만, 구조적으로는 동일한 메모리 셀이 사용될 수도 있다.
플래시 메모리 장치에서 코어 셀(core cell)은 다양한 구조로 상호 연결될 수 있다. 예를 들어, 메모리 셀은 NAND 타입- 워드라인의 행(row)를 따라 선택을 위해 제어 게이트가 연결되고, 전도성 비트라인의 열(column)을 따라 소스를 드레인으로 직렬 연결함-의 메모리 구조로 구성될 수 있다. NAND 타입의 메모리에서는 프로그램과 소거를 위해 FN 터널링이 흔히 사용된다.
통상적으로, NAND 어레이의 각각의 비트라인의 한쪽 말단은 공통 소스라인에 연결되어 있다. 특히, 선택 드레인 게이트(select drain gate: SDG) 트랜지스터는 비트라인의 관련된 셀을 비트라인 컨택(contact)으로 연결하기 위해 사용되는 반면, 비트라인 각각은 선택 소스 게이트 트랜지스터를 통해 공통 소스라인으로 연결 된다. 전형적으로, 각각의 비트라인을 위한 공통 소스 라인의 세그먼트들은 국부적 상호 연결 구조(local interconnect structure)에 의해 국부적으로(locally) 상호연결되며 VSS 서플라이 콘택으로 연결된다. 동작에 있어서, 개별 플래시 셀들과 이들의 개별 데이터 비트들은, 이들의 제 1, 제 2 소스/드레인 영역에 연결된 개별 비트라인들 및 게이트와 연결된 워드라인을 통해서 어드레스되는바, 프로그래밍(기록), 판독, 소거등의 다른 기능을 위해서 주변 디코더와 제어 회로를 이용하여 어드레스 된다.
대부분의 이러한 어레이 구조에서, 각각 플래시 셀의 활성 영역은 절연성 물질으로 구성되는 격리(isolation) 구조에 의해서 전기적으로 서로 절연되어 있다.
이러한 격리 구조는, ONO 층과 폴리 실리콘 게이트 층을 형성하기 전에, 종래의 STI(shallow trench isolation: 얕은 트랜치 절연) 형성 방법과 유사한 방법을 이용하여 생성될 수도 있다.
장치의 밀도가 증가하고 제품의 크기가 감소함에 따라, 각각의 메모리 셀과 관련된 다양한 구조들과 피쳐들(features)의 크기를 줄이는 것이 바람직하며, 이는 스케일링(scaling)이라고도 호칭된다. 그러나, 종래의 NAND 플래시 메모리 어레이를 생산하기 위해 사용되는 제조 기술은, 어레이 크기를 감소시키고자 하는 개발자의 능력을 제한하거나 억제한다. 예를 들면, 종래의 제조 공정에서는, 국부적 상호 연결을 구비한 전도성 소스 라인 구조가 NAND 플래시 메모리 장치에 형성될 수 있는바, 상기 STI 가 먼저 형성되고 충진되며, ONO 층이 상기 STI 및 기판 위에 형성된다. 이후, 어레이 VSS 영역(ARVSS)에서 STI와 ONO를 제거하기 위해서 이방성 에 칭이 사용되며, 이로서 디바이스의 하부에 위치한 폴리실리콘으로의 협소한 개구(narrow opening)가 생긴다. 선택 소스 게이트 트랜지스터의 MDD(medium density drain) 영역을 ARVSS 소스 라인과 연결하기 위해서 N+ 이온주입이 수행된 후, 전도성 실리사이드(silicide) 층이 웨이퍼의 실리콘에 형성되고, 다른 전형적인 리소그래픽 과정이 평소처럼 진행된다.
그러나, 이방성 에칭은 협소하고 임계적으로 정렬되어 있는 개구를 통해서 STI의 바닥에 도달하기 어렵기 때문에, 트랜치의 측벽(sidewall)과 바닥에서 전도성 실리사이드의 형성이 어렵고 결과적으로 단절(discontinuity)이 일어날 수도 있다. 따라서, 디바이스의 증가된 밀도를 용이하게 하도록 메모리 셀 장치를 스케일링하기 위해서는, 제조 공정을 단순화함과 동시에 가장 넓은 전도성 어레이 VSS 구조를 제공하는 것이 바람직하다. 하지만, 이러한 소스 라인 구조를 형성하기 위해서 사용되는 현재의 공정과정은, 신뢰성이 있게 생산하기 어려우며 그리고 요구된 성능 사양에 맞게 장치를 스케일링시키는 능력을 매우 제한한다. 따라서, 디바이스 수율과 그 성능을 희생시키지 않고도 NAND 플래시 메모리 장치를 스케일링할 수 있는 개선된 제조 공정이 필요하다.
하기에서는 발명의 몇가지 양상들에 대한 기본적인 이해를 제공하기 위해서 발명의 단순한 개요를 제공한다. 이러한 개요는 본 발명에 대한 심층적인 개관이 아니다. 이러한 개요는 발명의 중요한 핵심 구성요소를 나타내기 위해 의도되거나 발명의 범주를 묘사하도록 의도된 것은 아니며, 본 개요의 주요 목적은 차후에 제공될 좀더 상세한 설명 이전에 단순한 형태로 특정 개념을 제공하기 위한 것이다.
본 발명은 NAND 플레시 메모리와 다른 메모리 장치의 웨이퍼에서의 개선된 어레이 소스 라인 구조(array source line structure: ARVSS)를 제조하는 방법을 제공하고, 여기서 어레이 소스 라인 구조는 메모리 어레이를 위한 공통 소스 상호연결을 제공하기 위해 사용된다. 본 발명에 따른 방법은, 예를 들어 메모리 장치의 코어 영역에서 ARVSS 구조, 워드라인, 및 선택 게이트 트랜지스터 구조의 동시 제조를 제공하며, 이는 NAND 타입의 메모리 구조에서 유용할 수 있다.
본 발명에 따른 방법에 있어 NAND 플래시 메모리 어레이에 상용되는 장치 동작 방식의 변동이 필요한 것은 아니나, 본 발명의 정황에 맞는 이중 비트나 다중비트 셀을 구현하는 데 사용되는 다른 종류의 동작 방식이 예상될 수 있다.
NAND 플래시 메모리의 웨이퍼에서 어레이 소스 라인 구조를 형성하는 방법이 제공되는바, 상기 방법은, 다층의 유전층-전하트래핑층-유전층 스택(multi-layer dielectric-charge trapping-dielectric stack)(예를 들면, ONO 구조)의 제 1 유전층과 전하트래핑층을 웨이퍼의 기판과 STI 에 형성하는 단계를 포함한다. 이 후, 어레이 소스 라인 구조와 드레인 영역을 결합(unite)하도록, N+ 이온이 어레이 소스라인 영역에 주입된다. 이후, 제 2 유전층이 전하트래핑층 위에 형성되고 고-유전(high-dielectric) 물질층[예를 들어 알루미나(alumina), 하프늄(Hafnium) 옥사이드, Hi-K 물질층]이 제 2 유전층 위에 형성되는바 따라서, 예를 들면, ONOA 스택(또는 적층이라고도 함)을 형성한다. 이후, 상기 ONOA 스택은 제거되는바(예를 들면, 국부적 상호 연결 마스크를 사용하여 제거됨), 이는 웨이퍼의 어레이 소스 라인 영역에서 국부적 상호 연결(local interconnect:LI) 개구를 정의하기 위함이다. 이후, 웨이퍼는 세척되고(예를 들면, HF 린스를 사용하여), 폴리실리콘층이 웨이퍼 상에 형성되어 폴리실리콘으로 LI 개구를 채우게 된다.
폴리 층과 ONOA 스택은 그후 선별적으로 제거되는바, 웨이퍼의 비트라인 컨택 영역에서의 워드 라인 및 선택 드레인 게이트 구조와 웨이퍼의 소스라인 영역에서의 선택 소스 게이트 구조와 소스 라인 구조가 동시에 정의된다. 이후, N- 이온(N- ion species)이 폴리실리콘층과 고-유전 물질층의 개구를 통해 주입되어, 웨이퍼의 소스라인 영역과 비트라인 컨택 영역의 드레인 영역을 형성한다. 이후, 측벽 스페이서가 비트라인 컨택 영역과 소스라인 컨택 영역에서 형성되고, 어레이 이온(array ion species)이 비트라인 컨택 영역에 주입된다. 이후, 실리사이드 층(Silicide layer)이 코어 영역의 폴리실리콘층에 형성되어, 웨이퍼의 메모리 셀 게이트, 비트라인, 워드라인, 선택 게이트 및 소스 라인 구조 컨택을 동시에 형성한다.
본 발명의 또 다른 양상에 따르면, 고-유전층(예를 들어, 알루미나)을 형성한 후 LI 개구가 식각되기 전에, 제 1 (예를 들면, 얇은) 폴리층이 웨이퍼 상에 형성되어, 주변부에 형성된 게이트 옥사이드를 보호할 수도 있다. 세척후, 제 2 폴리 층이 기판으로의 ARVSS 개구를 채우기 위해, 제 1 폴리 층 위에 형성된다.
본 발명의 또 다른 양상에 따르면, VSS 이온주입은, ARVSS 구조를 중간 밀도 드레인(medium density drain: MDD) 영역으로 결합(join)할 수 있다.
본 발명의 또 다른 양상에 따르면, 국부적 상호 연결 개구는 국부적 상호 연결 마스크를 이용하여 어레이 소스 라인(ARVSS) 영역에서 식각된다.
본 발명의 일 양상에 따르면, 기판 위에 위치한 다층의 유전층-전하트래핑층-유전층 스택은, 웨이퍼의 기판 위에 위치한 제 1 산화층과 제 1 산화층 위에 위치한 질화층과 질화층 위에 위치한 제 2 산화층을 포함하여 구성되며, 또는 또 다른 유사한 유형의 다층 ONO 적층구조로 구성된다.
따라서, 본 발명에 의하면, 종래기술보다 더 적은 공정단계를 필요로 하기 때문에 스케일링된 메모리 생산을 용이하게 할 수 있다. 본 발명의 제조 방법에서는, STI의 식각 -종래 기술상으로는 필요한 깊이까지 제거하기 매우 힘듬- 을 회피한다. 또한, 본 발명의 제조 방법에 따르면, 종래의 소스 라인 트렌치 개구에서의 부적절한 실리사이드화 공정(silicidation)으로부터 야기되는 소스 라인 연결 실패로 인한 디바이스 불량을 절감할 수 있다. 게다가, 본 발명의 제조 방법에 따르면, 웨이퍼의 메모리 셀 게이트, 비트 라인, 워드 라인, 선택 게이트와 소스라인 구조 컨택의 형성과 더불어, ONO 스택 위에 위치한 폴리층 상에서 평평한(flat) 전도성 실리사이드 층(flat conductive silicide layer)이 형성되는 장점이 제공된다. 따라서, 좀더 간단한 형성이 구현된다.
본 발명의 관련된 목적을 달성하기 위해, 다음과 같은 설명과 첨부된 도면은 본 발명의 소정의 예시적인 양상과 구현예들을 상세하게 개시한다. 이는 본 발명의 기본원리가 적용될 수 있는 다양한 방법들 중에서 일부만을 나타낼 뿐이다. 본 발명의 다른 목적들, 다른 장점들 및 특이한 특징들은 도면과 함께 다음의 상세한 설명으로부터 분명해질 것이다.
도1은 본 발명의 하나 이상의 양상에 따라 형성될 수도 있는 NAND 어레이를 포함하는 NAND 플래시 메모리 장치의 코어 영역을 도시한 평면도이다.
도2A는, 종래기술에 따라서 반도체 웨이퍼에 형성된 NAND 플래시 메모리 디바이스를 예시한 것으로, 도1의 A-A' 라인을 따라(비트라인을 따라) 절단된 면을 일부 도시한 단면도이다.
도2B는, 본 발명의 하나 이상의 양상에 따라 반도체 웨이퍼에 형성된 NAND 플래시 메모리 디바이스를 예시한 것으로, 도1의 D-D' 라인을 따라(워드라인을 따라) 절단된 면을 일부 도시한 단면도이다.
도3A 내지 도3C는, 종래기술에 따라 반도체 웨이퍼에 형성된 도1, 도2A, 도2B의 메모리 장치를 좀더 상세히 도시한 도면으로, 도1의 A-A' 라인(비트라인을 따른), B-B' 라인(비트라인 사이의 STI 영역을 따른), C-C' 라인(어레이 소스 라인을 따른)에 따른 절단면을 각각 일부 도시한 단면도이다.
도4A 및 도4B는, 본 발명의 하나 이상의 양상에 따라 반도체 웨이퍼에 형성된 NAND 플래시 메모리 디바이스를 도시한 도면으로, 도1의 A-A' 라인(비트라인을 따른), C-C' 라인(어레이 소스 라인을 따른)에 따른 절단면을 각각 일부 도시한 단면도이다.
도5A와 도5B는 본 발명에 따라 도4A와 도4B의 NAND 플래시 메모리 장치의 코어 영역에서의 폴리실리콘층 내에 어레이 소스 라인 구조를 워드라인과 선택 게이트 구조와 함께 형성하는 NAND 형 플래시 메모리 장치를 제조하는 예시적인 방법의 순서도이다.
도6A 내지 도6J는, 도4A와 도4B에 도시된 NAND 플래시 메모리 디바이스의 코어 영역에서 폴리실리콘층 내의 어레이 소스 라인 구조를, 도5A에 도시된 방법을 따라 형성하는 단계를 예시적으로 도시한 도면으로, 도1의 A-A' 라인(비트라인을 따른)을 따른 절단면을 각각 일부 도시한 단면도이다.
도7A 내지 도7J는, 도4A와 도4B에 도시된 NAND 플래시 메모리 디바이스의 코어 영역에서 폴리실리콘층 내의 어레이 소스 라인 구조를, 도5B에 도시된 방법을 따라 형성하는 단계를 예시적으로 도시한 도면으로, 도1의 A-A' 라인(비트라인을 따른)을 따른 절단면을 각각 일부 도시한 단면도이다.
본 발명의 하나 또는 그 이상의 실시예들이 도면을 참조하여 설명될 것인바, 도면에서 유사한 참조번호들은 유사한 구성요소를 나타낸다. 또한, 다양한 구성요소들은 도면들에서 실제 축적에 맞게 도시된 것은 아니다. 본 발명은 개선된 플래시 메모리 어레이 소스 라인 구조(ARVSS)를 형성하는 방법 및 시스템에 관한 것으로, 이는 차후에 도시되고 개시되는 NAND 플래시 메모리 장치에서 공통 소스 상호연결 수단으로 사용될 수 있다. 더 나아가, 본 발명의 방법은 메모리 장치의 코어 영역에서 ARVSS 구조, 워드 라인, 선택 게이트 트랜지스터 구조를 동시에 형성하는 것을 가능케 하며, 예를 들어, 이는 NAND형 메모리 구조에서 유용할 수도 있다. 본 발명은 FN 프로그래밍, FN 소거, 채널 열전자 프로그래밍, 열정공 소거 등등과 같은 다양한 동작 방식에서 적용될 수 있음이 이해되어야 하며, 또한, 본 발명은 본 명세서에서 특정하게 도시되고 설명된 구현예들에 제한되지 않는다.
먼저 도1을 참조하면, 도1은, 본 발명의 하나 이상의 양상에 따라서 제조될 수도 있는 낸드(NAND) 어레이(102)를 포함하여 구성된, 낸드 플래시 메모리 장치(100)의 코어 영역 또는 일부를 예시적으로 도시한 도면이다. 예시적인 NAND 어레이(102)는, 전도성(예를 들면, 금속, Ml 층) 비트라인(예를 들어, BL0 부터 BL3)(110)의 컬럼을 따라 활성영역(106)에서 소스가 드레인으로 -예를 들어 A-A' 단면에서- 직렬 연결되는 하나 이상의 셀(104)를 포함하고, 여기서 상기 각각의 비트라인(110)의 소스 말단은 -예를 들어, C-C'단면에서- 선택 소스 게이트(트랜지스터)(116)에 의해 전도성 어레이 공통 소스 라인 ARVSS(112)과 연결되어 있다. 관련된 비트라인(110) 안의 각각의 셀(104)은 -예들 들어 단면 D-D'에서- 각각의 메모리 셀(104)의 게이트로 연결되는 워드라인(예를 들어 WL0 부터 WLN)(130)의 로우(Row)에 의해 선택이 되는 동시에, 각각의 비트라인(110) 컬럼의 드레인 말단은 선택 드레인 게이트(트랜지스터)(124)를 통해 비트라인 컨택(120)과 연결되어 있다. 예를 들어, 하나의 NAND 어레이 비트라인 BL(110)은, 드레인 선택 게이트(124)와 소스 선택 게이트(트랜지스터)(116)사이에 32개의 다중비트 셀의 직렬 스트링을 포함할 수도 있다.
예를 들어, 실리사이드 층을 포함하는 전도성 어레이 공통 소스 라인 ARVSS(112)은, M2 금속층 상의 글로벌(global) VSS 상호연결을 통하여 공통 그라운드(미도시)로 연결되는 ARVSS 컨택(132)을 구비한다. 더 나아가, 금속 VSS 선(134)은, ARVSS 컨택(132)을 통해서 어레이 소스 라인 ARVSS(112)과 연결된다. ARVSS(112)는, 예를 들어, 128 비트라인 공통 소스 세그먼트 상호연결들을 공급한 다.
비트라인들 BL (110) 의 컬럼 사이에는, NAND 어레이(102)의 메모리 셀(104)의 컬럼과 관련된 비트라인 활성영역(106)과 비트라인(110)을 절연하고 분리하기 위해 B-B' 단면에 존재하는 얕은 트랜치 절연(136)(Shallow trench isolation: STI)(예를 들어 옥사이드, 유전체 물질)의 컬럼 영역이 있다.
종래의 형성 방법에서는 전도성 어레이 소스 라인 ARVSS(112)은, 인접한 비트라인들(110) 사이에서 ARVSS(112)의 세그먼트들을 전기적으로 상호연결하는 상호연결(LI)(140)을 더 이용하여 연속된 어레이 소스 라인 ARVSS (112)를 형성한다. 그러나, 종래의 어레이 소스 라인은, 그 구조를 더욱 길게 하고 따라서 더 높은 저항을 갖게 만드는 매우 굴곡진 모양(contoured shape)을 가질 수도 있으며, 종종 단절된 수도 있는바, 이는 STI(136) 영역 안으로 깊게 식각된 트랜치의 측벽에 코발트 실리사이드(CoSi)가 때때로 형성되지 않기 때문이다(도 3B의 324 참조).
차후에 상세히 예시될 본 발명의 다양한 방법에 따라서, 도1의 NAND 어레이(102)의 어레이 소스 라인 구조(112)와, 워드 라인(130)과, 비트라인 컨택(120)를 위한 비트라인 컨택 영역(138)이 동시에 형성될 수 있다. 목적 셀과 관련된 워드라인과 비트라인 드레인 선택 게이트(124)와 비트라인 소스 선택 게이트(116)에 적절한 전압을 이용함으로서 각각의 플래시 셀 (104)이 선택될 수 있다. 본원의 실시예에서는 도 1의 예시적인 NAND 어레이(102)가 도시되어 있으나, 하나 또는 그 이상의 본 발명의 양상이 다른 어레이 형태나 구조에 응용될 수 있음이 이해되어야 한다.
도2A는, 종래의 기술에 따라 반도체 웨이퍼에 형성된 도1의 플래시 메모리 디바이스(100)의 NAND 어레이(102)의 비트라인 단면처럼, 비트라인 컬럼(110)을 따라 잘려진 예시적인 비트라인 단면 A-A'(200)을 도시한 도면이다. 이와 유사하게, 도2B는, 도1의 플래시 메모리 디바이스(100)의 NAND 어레이(102)의 워드라인 단면과 같은 워드라인의 로우(130)를 따라 절단된 예시적인 워드라인 D-D'(250)의 단면을 도시한다. 상기 NAND 어레이(102)는, 예를 들어 관련된 메모리 셀(104)의 32개의 워드라인(130)을 포함한다. 선택 소스 게이트(SSG) 트랜지스터(116)에 의해 선택될 때에, 단면 A-A'(200)의 비트라인(110)을 따라 위치한 메모리 셀(104)의 워드라인(130)에, VSS 공통 그라운드가 어레이 소스 라인 구조(112)를 통하여 제공된다. 단면 A-A'(200)의 비트라인(110)의 다른 쪽에 위치한 메모리 셀(104)의 워드 라인(130)은, 비트 라인 컨택 영역(138), 비트라인 컨택(120), M1 비트라인(110)을 통해 선택 드레인 게이트(SDG) 트랜지스터(124)에 의해 액세스된다.
데이타가 워드라인(130)으로 부터 판독될때, 선택 드레인 게이트 트랜지스터(124)와 선택 소스 게이트 트랜지스터(116)가 선택된다. 전류는, 드레인 컨택과 선택 드레인 게이트(124)를 통하여 금속 비트라인(110)으로부터 메모리 게이트 어레이로 흐른다. 선택 소스 게이트(116)을 통과한 후 전류는 궁극적으로 ARVSS(112)로 흐른다. ARVSS(112)는 메모리의 선택된 블록 안의 모든 비트라인들로부터의 전류를 축적한다. 워드라인을 따라 위치한 하나의 셀을 프로그래밍하는 동안에, 선택 소스 게이트(116)은 턴오프되는 반면에 선택 드레인 게이트(124)는 턴온된다. 이때, ARVSS(112)는 주로 접지되어있다. 그러나, 전류가 완전히 차단되는 것을 보장 하기 위하여, 선택 소스 게이트(116)에 백 바이어스(back bias)를 제공하는 목적으로 ARVSS가 사용되어 선택 소스 게이트 (116)의 확산 영역(206)에 바이어스를 제공하는 또 다른 경우나 방법이 있다. 소거시에 ARVSS는 플로팅 상태로 남겨진다. 따라서, 종래의 동작법은 본 발명에 따라 형성되는 구조와 함께 사용될 수 있다.
도2A와 도2B의 NAND 어레이(102)는 전형적으로 N 타입의 불순물(예를 들어 인(phosphorus), N- 도펀트)의 제 1 이온주입(206)으로 도핑된 소스 및 드레인 활성영역(106)을 구비한 P형 기판(204)을 포함하며, 여기서 비트라인 컨택 영역 (138)과 어레이 공통 소스 라인 ARVSS(112)은 전형적으로 측벽 스페이서(209)를 이용하여 N 타입의 불순물(예를 들어 인, N+ 도펀트)의 부가적인 제 2 이온주입(208)으로 도핑될 수 있다. NAND 어레이(102)는, 전형적인 ONO층 또는 예를 들어 상부와 하부의 이산화실리콘층들(SiO2) 사이에 위치한 실리콘 질화층을 포함하는 스택(210)과 같은 전하 트래핑층을 더 포함하여 구성된다. 폴리실리콘 게이트(212)[예를 들어 32 워드라인들(130)]는, ONO 스택(210)의 상부 산화층 위에 위치하며 N 타입의 불순물로 도핑될 수 있다.
도2B의 D-D' 단면(250)에서 보여진바와 같이, STI 영역(136)은 NAND 어레이(102)의 비트라인(110)과 활성영역(106)을 절연하고 분리(isolate and separate)한다.
도3A 내지 도3C는, 각각 도1, 도2A, 도2B에 도시된 낸드 플래시 메모리 디바이스의 제조에 있어서 종래기술에 따른 어레이 소스 라인 공정을 좀더 상세히 도시 한 것으로, 종래의 공정을 이용하여 반도체 웨이퍼에 형성된 NAND 플레시 메모리 디바이스의 비트라인을 따른 단면 A-A' (300), 비트라인 사이의 STI 영역을 따른 단면 B-B'(301), 어레이 소스 라인을 따른 단면 C-C(302)을 각각 도시한 것이다.
도3A 내지 도3C에 도시된 종래의 구조는 도2A 및 도2B와 유사하다. 따라서, 간결 명료성을 위해 상세히 재설명될 필요는 없다. 도3A 내지 도3C에 도시된 구조들과 형성은, 제 1 비트라인(BL) 컨택부(304), 어레이 VSS 또는 ARVSS 영역(306)과 기판(204)의 ARVSS 영역(306)의 우측으로 연장되는 제 2 비트라인 컨택부(308)로 나누어 질 수 있다.
전술된 구조들 및 피쳐들 이외에도, 도3A-3C에 도시된 종래의 어레이 소스 라인은, ONO 층(210) 위에 형성되는 Al2O3 알루미나 유전층(312)과, 폴리실리콘 층(314)과 그 폴리실리콘 층(314)에 형성되는 전도성의 코발트실리사이드(CoSi) 층 또는 실리사이드층(316)을 포함하는 폴리실리콘 게이트 또는 워드라인 구조(예를 들어 212, 116, 124, 130)를 포함할 수 있다. 전도성 실리사이드 층(316)은, 워드라인용 메모리 셀 게이트 사이를 전기적으로 상호연결하기 위해 사용되며 ARVSS 영역(306)의 어레이 소스 라인(112)를 따라있다. 또한, 상기 전도성 실리사이드 층(316)은, 도1 및 도3C에서의 하부에 위치한 이온주입 영역들(206, 208)과 VSS 컨택(132)사이에서 개선된 전기적 연결을 제공하기 위해 사용된다.
도1, 도2A, 도2B, 및 도3A 내지 도3C의 어레이 소스 라인 ARVSS(112)에 대한 종래의 어레이 소스 라인 공정에서는, ARVSS 영역(306)에서 STI(136)을 관통하여 그 아래에 위치한 제 2 이온주입 영역(208)에 도달하는 트랜치 또는 개구(324)를 식각하기 위해 LI 마스크(322)가 전형적으로 필요하다. 그 후, 인접한 비트라인들(100)의 인접한 어레이 소스 라인(112) 세그먼트들 사이에서 국부 상호연결 LI(140)를 형성하기 위해서, 전도성 실리사이드 층(316)은, 폴리실리콘 기판(204)의 제 2 이온주입 영역 (208)에서 트랜치 개구(324)의 바닥에 형성된다. 그러나, 실리사이드(324)의 형성은 이러한 종래의 깊이나 트랜치의 측벽에서 어려울 수 있고, 이에 따라 종래의 기술에서는 LI(국부적 상호연결)의 단절이 흔하다.
더 나아가, 도3B의 단면(301) 및 도3C의 단면(302)을 참조하면, 종래기술에서는, STI(136)에서 식각된 개구(324)가, 제 2 이온주입 영역(208)과 어레이 소스 라인 ARVSS(112)의 전도성 실리사이드 층(316)에 대해서 기복이 심한(undulating) 표면을 만들고 있다는 점이 더 자세히 예시되어 있다. ARVSS(112)가 이러한 종래의 방식으로 형성되면, 어레이 소스 라인(112)의 유효 길이는 길어지며, 따라서 라인의 저항값이 상대적으로 높아진다. 더 나아가, 선택 소스 게이트(116)와의 정렬을 위해서, LI 마스크(322)의 정밀한 배치 및 어레이 소스 라인(112)을 형성하기 위한 다른 피쳐(feature)들의 정밀한 배치가 요구될 수 있다.
본 발명에 따르면, NAND 플래시 메모리 장치의 어레이 소스 라인의 형성방법이 제공된다. 도4A 와 도4B는 상기 구조의 예시적인 실시예를 도시하고 있으며, 도 5A 와 5B는 본 발명에 따른 구조를 형성하기 위한 두개의 예시적인 방법(각각 500과 550)을 도시하고 있다. 도 4A 와 도4B의 많은 구성요소가 도 2A와 도3A-3C의 종래 기술에서 설명된 구성요소들과 유사하나, 도1와 도2B의 사용은 본 발명의 특정 한 양상과 종래 기술의 공통 구성요소를 나타내기 위함이다.
예를 들어, 도 4A와 4B는 본 발명의 다양한 양상에 따라 반도체 웨이퍼에 형성될 수 있는 도1의 NAND 플래시 메모리 장치(100)의 어레이(102) 등과 같은, 비트라인을 따른 예시적인 어레이 단면 A-A'(400), 어레이 소스 라인을 따른 단면 C-C' (430)을 각각 도시한 것이다.
도4A는, 본 발명의 형성방법에 따라 예를 들어, 기판(404) 위의 선택 소스 게이트 SSG(116), 선택 드레인 게이트 SDG(124), 워드 라인(130)과 동시에 어레이 소스 라인 ARVSS (112)이 형성 될 수 있다는 것을 도시하고 있으며, 상기 어레이(102)는 제 1 비트라인(BL) 컨택 영역(405), ARVSS 영역(406), 제 2 비트라인(BL) 컨택 영역(408)로 나뉘어 진다. 또한, 도4B의 단면(430)은, STI(409)가 그 아래에 놓여있는 기판(404)까지 식각될 필요는 없다는 점을 예시하고 있으며, 대신에 어레이 소스 라인(112)은 전체가 기판(404)과 STI(409) 위에 형성되는 것을 도시한 것으로, 어레이 소스 라인(112)은 게이트 폴리층(411) 내에 형성된 실리사이드 층(410)을 포함한다. 따라서, 종래의 형성방법과 비교하면, 본 발명에 따른 어레이 소스 라인(112)은, ARVSS 영역(406)에서 좀 더 전도성이 있는 평평한 구조를 형성함으로써 인접한 비트 라인(110) 세그먼트들 사이에서 더욱 우수한 연속성을 갖고 있는바, 본 발명에 따른 어레이 소스 라인(112)은, 어레이(102)의 STI(409)과 기판(404) 위에 위치한 게이트 폴리층(411)에 형성된 실리사이드 층(410)을 포함하고 있다.
도4A 와 도4B의 NAND 어레이(102)는, 예를 들어, 관련 메모리 셀(104)의 다중 워드라인(130)(예를 들어 32 워드 라인)을 포함할 수도 있다. A-A' 단면(400)의 비트라인(110)을 따라 위치한 메모리 셀(104)의 워드라인들(130)은, 선택 소스 게 이트(SSG) 트랜지스터(416)에 의해 선택될 때, 어레이 소스라인 구조(112)를 통해 VSS 공통 접지를 공급받는다. A-A' 단면(400)의 비트라인(110)의 다른 말단에서는, 메모리 셀들(104)의 워드라인(130)들은, 비트라인 컨택 영역(138), 비트라인 컨택(120), 그리고 M1 비트라인(110)을 통해 선택 드레인 게이트(SDG) 트랜지스터(124)에 의해 액세스된다.
도 4A와 4B의 NAND 어레이(102)는, 전형적으로 N 타입의 불순물(예를 들어, 인, N- 도펀트)의 제 1 이온주입(412)으로 도핑된 소스 및 드레인 활성영역(106)을 구비한 P형 기판(404)을 포함하며, 여기서 비트라인 컨택 영역(138)과 어레이 공통 소스 라인 ARVSS(112)는, 측벽 스페이서(428)를 이용한 N 타입의 불순물(예를 들어, 인, N+ 도펀트)의 추가 제 2 이온주입(416)에 의해 전형적으로 도핑될 수 있다. NAND 어레이(102)는, 예를 들어, 전형적인 ONO층 또는 상부와 하부의 이산화실리콘층들 사이에 위치한 실리콘질화층을 포함하는 적층(410)과 같은, 전하 트래핑 층을 더 포함한다.
도4A-4B에 도시된 어레이 소스 라인에서, ONO 적층(420) 위에 위치한 폴리실리콘 게이트 또는 워드라인 구조(예를 들어 116, 124, 130)는, ONO 적층(420) 위에 형성되는 고-유전체층(high-dielectric layer)(422)(예를 들어, Al2O3 알루미나, 하프늄(halfnium) 옥사이드)를 포함할 수 있으며, N 타입 불순물로 도핑된 폴리실리콘 층(411)과 상기 폴리실리콘 층(411)에 형성되는 전도성 CoSi 나 실리사이드층(410)을 더 포함할 수 있다. 전도성 실리사이드층(410)은 워드라인용 메모리 셀 게이트들 사이에서 전기적으로 상호연결을 위해 사용되며, ARVSS 영역(406)의 어레이 소스 라인(112)를 따라있다. 또한, 예를 들어, 상기 전도성 실리사이드 층(410)은 도1과 도3C, 도4B의 이온주입영역들(412, 416)과 VSS 컨택(132) 사이에서 좀더 개선된 전기적 연결을 제공하기 위해 사용된다. 상기 폴리실리콘층(411)은, ONOA 스택내의 개구(426)를 통해서 ARVSS 영역(n 형으로 도핑된)(416)으로 연장되는바, 이는 선택 소스 게이트(SSG) 트랜지스터(116)의 n형으로 도핑된 활성영역(412)과 어레이 소스 라인(112)를 결합할 것이다.
도5A와 5B에는, 본 발명의 하나 이상의 양상에 따른 도1, 도4A 및 도4B에서와 같은 낸드 플래시 메모리 디바이스의 코어 영역에서 워드라인들 및 선택 게이트 구조들과 함께 동시에 형성되는 어레이 소스 라인 구조를 제조하는 예시적인 방법(500, 550)이 도시되어 있다. 비록, 이러한 방법들(500, 550)은, 일련의 동작들(또는 사건들)로서 예시되고 설명되었으나, 본 발명은 예시된 이러한 동작이나 사건의 순서에 제한된 것이 아님이 이해되어야 한다. 예를 들어, 소정의 동작들이 다른 순서로 수행될 수도 있으며 및/또는 본 발명에서 예시되거나 설명된 동작(또는, 사건)과는 다른 별도의 동작(또는, 사건)이 동시에 의해 실행될 수도 있다. 또한, 본 발명에 따른 방법을 구현하기 위해서 도시된 모든 단계가 필요한 것은 아니다. 더 나아가, 본 발명에 따른 방법은 본 명세서에 도시되고 설명된 구조의 형성 및/또는 처리에 관하여 구현될 수 있을 뿐만 아니라, 도시되지 않은 다른 구조의 형성또는 처리에 관하여 구현될 수도 있다. 일실시예에서는, 방법들(500, 550) 또는 그의 응용예들이 도1, 도4A, 도4B, 도6A-6J, 및 도7A-7J에 관하여 도시되고 설명된 바와 같은 NAND 타입의 메모리 장치와 그와 관련된 구조들을 생산하는데 사용될 수 있다.
예를 들어 도5A의 방법(500)은 단계 504에서 시작된다. 단계 510에서, 가령, 다층 ONO 스택(420)과 같은 다층의 유전층-전하트래핑층-유전층 스택(multi-layer dielectric-charge trapping-dielectric stack)의 제 1 산화층과 질화층이, 기판(404)와 STI(예를 들어 도1과 도2B의 136 또는 도4B의 409) 위에 일반적인 프로세스를 사용해 형성된다. 공지된 산화 및/또는 적층 기술을 포함하는 적절한 공정단계와 물질이, 단계 510에서 ONO 층을 형성하는데에 이용될수 있다. 단계 510에서 형성된 층은, 또 다른 다층의 유전층-전하트래핑층-유전층 스택일 수도 있으며, 이는 ONO 적층(420)을 포함하지만 이에 국한되지는 않는다. 산화유전체(oxide dielectrics)의 경우, 산화층들 중 임의의 어느 하나는 최적의 장치 성능과 신뢰성 있는 성능을 위해 질화물(nitride) 또는 다른 도판트(dopant)를 포함할 수 있다. 부가적으로, 질화층은 보다 좋은 성능과 신뢰성을 개선하기 위해서, Si, N, 및/또는 산소와 같은 도판트를 다량 함유할 수도 있다. 기판에 위치한 완성된 다층 ONO 스택(420)의 층들은, 예를 들어, 웨이퍼의 기판 위에 위치한 제 1 산화층, 제 1 산화층 위에 위치한 질화층, 그리고 상기 질화층 위에 위치한 제 2 산화층을 포함하거나 또는 다른 류의 복수 ONO 스택(420)을 포함한다.
단계 512에서, 예를 들어, VSS 주입 마스크를 사용하고, ONO 스택(420)의 제 1 산화층과 질화층을 통해서 이온주입된 N+ 이온 도판트를 이용하는, 제 1 이온주입이 ARVSS 영역(406)에서 실행된다. 후속 열 사이클링 이후에, 이와같이 N형으로 도핑된 ARVSS 이온주입영역(416)은, 어레이 소스 라인(112)과 상기 선택 소스 게이트(SSG) 트랜지스터(116)의 소스/드레인 활성영역(106)을 결합(unite)할 것이다.
단계 514에서, ONO 적층(420)의 제 2 산화층(즉, 상부 산화층)이 질화층 위에 형성되며, 그 후에 어레이의 코어 영역에서 알루미나 Al 2 O3 층(422)이 제 2 산화층 위에 형성되어 그 결과, ONOA 스택(420, 422)을 형성한다. 이후, ONOA 스택(420, 422)은 주변부(periphery)에서 제거되고(미도시) 게이트 산화층(GOX)(미도시)은 주변부 영역에서 종래의 열 산화(thermal oxide)에 의해 형성된다.
단계 516에서, 예를 들어, ARVSS 영역(406)에서 국부적 상호연결(local interconnet:LI) 마스크를 이용하여 ONOA 스택(예를 들어, 420 과 422)에 개구(426)가 식각되는바, 기판(404) 깊이까지 식각된다.
단계 518에서, 장치(100)의 표면이 예를 들어, HF 린스로 세척되고, 폴리실리콘층(411)이 적층된다. 자연산화층(native oxide)은 제거되어야 하고 게이트 산화층이 노출되어야 하기 때문에, 주변부에서의 게이트 산화층의 손실은 산화층의 두께를 제어하기 위해 고려되어야 한다. 단계 520에서, 폴리실리콘층(411)의 선택적인 부분이 VSS를 형성하도록 식각된다.
단계 522에서, 또한 알루미나 층(422)이 ONO 층이 노출될 때까지 식각되어, 게이트 구조(예를 들어 116, 124,130)와 어레이 소스 라인 구조(112)가 정의된다. 그후, 도판트(즉 n-형 MDD)가 소스/드레인 활성영역(106)에서 ONO 적층을 통해 이온주입된다. 단계 524에서, 측벽 스페이서(418)가 형성되며, 측벽 스페이서는 단계 526에서 형성되는 어레이 N+ 이온주입영역(array N+ implant)(428)을 안내하기 위해 형성된다. 그후, CoSi층(410)이 단계(528)에서 형성되어 상대적으로 평평하고 따라서 더 짧고 전도성이 더 우수한 어레이 소스 라인 ARVSS(112)가, 인접한 비트라인(110)들의 인접한 ARVSS 영역(406) 사이에서 폴리실리콘(411)상에 제공된다. 종래기술에 따른 방법에서는, 이러한 인접한 비트라인 ARVSS 영역들(406)은 굴곡이 매우 심하고, 좀더 긴 국부적 상호연결(local interconnect:LI)(140)로 연결되었지만, 이는 깊은 STI 식각을 필요로 하고 이로 인해 단절 실패율이 매우 높게된다.
도5B의 방법(550)은 도5A의 방법(500)과 매우 유사하고 간결명료성을 위해 그에 따른 설명이 불필요하다. 예를들어, 방법(550)에서는, 주변부의 ONOA 스택(예를 들어, 420과 422)을 제거하고 게이트 산화층(GOX)(미도시)을 주변부 영역(미도시)에서 형성하는 도5A의 단계 514 이후에, 제 1(가령, 얇은) 폴리실리콘층을 형성하는 단계 565이 추가된다. 도5B의 단계 566은, VSS를 형성하기 위한 도5A의 단계 516의 식각에다가 제 1 폴리실리콘층을 식각하는 과정을 더 포함하여 구성된다. 단계 568에서는, 자연산화막(native oxide)을 제거하기 위해 단계 518의 세척 과정이 이전과 같이 실행되는데, 게이트 산화층은 주변부에서 제 1 폴리실리콘층에 의해서 커버되어 있으며, HF 린스로부터 보호되기 때문에, 주변부에서의 게이트 산화층의 손실은 이와같은 방법에서는 문제가 되지 않는다. 폴리실리콘층의 이상적인 두께를 획득하기 위해서, 단계 568은, 제 1 폴리실리콘층 위에 제 2 폴리실리콘층을 적층하는 것을 더 포함한다. 따라서, 도5B의 단계 570 내지 단계 580은, 도5A의 단계 520 내지 단계 540 에서와 같이 실행되며, 여기서 2개의 폴리실리콘층은 하나의 층으로 간주되어 프로세스된다.
도6A 내지 도6J는, 도5A의 방법(500)에 따라, 도1, 도4A 및 도4B의 메모리 어레이(102)와 유사한 낸드 플래시 메모리 어레이(602)의 코어 영역에서 폴리실리콘층(411)에 예시적인 어레이 소스 라인 구조(112)를 제조하는 방법을 도1의 비트라인(110)을 따른 A-A' 단면에 따라 도시한 것이다. 도 6A-6J의 방법은, 기판(604) 내에서의 어레이(602)의 예시적인 형성을, 제 1 BL 컨택 영역(605), ARVSS 영역(606) 및 제 2 BL 컨택 영역(608)으로 나누어서 도시한 것이다.
도6A는 반도체 어레이(602)에서 일반적인 프로세스을 이용하여, 예를 들어 기판(604)과 STI(예를 들어 도1, 도2B의 136과 도4B의 409) 위에 위치한 다층 ONO 스택(620)과 같은 다층의 유전층-전하트래핑층-유전층 스택의, 제 1 산화층(610) 및 질화층(611)을 형성하는 것을 나타낸 것이다.
도6A에서는, 도5A에 도시된 방법(500)의 단계 510에 따라서, 예시적인 다층 ONO 스택(620)의 제 1 산화층(610) 및 질화층(611)이, 어레이(602)의 기판(604)과 STI(예를 들어 도1, 도2B의 136과 도4B의 409) 위에, 먼저 형성된다. 다층 ONO 스택(620)의 층들은, 예를 들면, 기판(604)와 STI(136)위에 형성되는 가령, SiO2 와 같은 제 1 산화층(610)과 상기 제 1 산화층(610) 위에 형성되는 질화층(611)을 포함하며, 질화층(611) 위에 형성되는 제 2 산화층(612)을 포함한다. 예를 들어, 이러한 물질은 개별적 적층과정 및/또는 산화 단계들을 통해 형성될 수 있으며, 일반적으로는 도면부호 614 로 표시된다. 전술된 바와같이, 다층 스택은 도1, 도4A 및 도4B에서와 같이, SONOS NAND 타입의 어레이에 적합한 층과 물질의 조합을 포함할 수 있다.
다음으로 도6B를 참조하면, As, P 또는 또 다른 N형 이온과 같은 도판트가 예를 들면 VSS 주입 마스크와 VSS 이온주입공정(616)을 이용해서 단계 512 에서와 같이 이온주입되는바, ARVSS 영역(606)의 제 1 산화층(610)과 질화층(611)을 관통하여 기판(604) 내로 이온주입되어, 어레이(602)의 기판(604) 내에 N+ 이온주입영역(618)을 형성한다. 후속 열 사이클링(thermal cycling)으로 인해, 이온주입영역(618a)은 충분히 확산되어 이온주입영역(618)을 형성하는바, 이온주입영역(618)은 차후에 상기 어레이 소스 라인 ARVSS(112)과 소스 선택 게이트 트랜지스터(116)의 소스/드레인 활성영역(106)(MDD)을 결합할 것이다.
다음으로 도6C에서는, 상부 산화층(예를 들어 SiO2 )(612)과 그 위에 위치한 고-유전층(high-dielectric layer)(예를 들어, Al2O3 알루미나)(622)이 또 다른 산화 및/또는 증착(deposition) 공정(624)에 의해서 형성되는바, 이는 도 5A에 도시된 방법의 단계 514 와 같다. 도시되지는 않았으나, ONOA 스택(예를 들어, 620 과 622)은, 주변영역(미도시)에서 그후 제거되며, 게이트 산화층(GOX)(미도시)이 주변영역에서 후속으로 형성된다.
도6D를 참조하면, ARVSS 영역(606)에서, 기판(604)까지 내려가는 개구(626)가 ONOA 스택(예를 들어 620과 622)에서 식각되는바, 예를 들면, 도5A의 단계 516과 관련되어 기술된 바와같이, 국부적 상호연결(LI) 마스크를 사용하여 식각된다.
도6E에서는, 도5A의 단계 518 에서 설명된 바와같이, 어레이(602)의 웨이퍼 표면이 예를 들면, HF 린스를 이용하여 세척되고, 증착 공정(630)에 의해서 폴리실리콘층(628)이 적용된다. 대체적으로 상기 폴리실리콘층(628)은 개구(626)를 기판(604) 깊이까지 채우게 되며, 이는 이후에 어레이 소스 라인 ARVSS(예를 들어, 112)과 SSG 트랜지스터(예를 들어, 116)의 소스/드레인 활성영역(예를 들어, 106)을 결합하는 수단을 제공한다. 세척공정 동안에, 자연산화막(미도시)은 표면에서 제거되어야 하며, 게이트 산화층(미도시)은 노출되어야 하기 때문에, 주변영역에서 게이트 산화층의 손실이 산화층의 두께를 제어하는데 고려된다. 폴리실리콘층의 증착은 화학증기증착(Chemical vapor deposition: CVD) 또는 공지된 다른 기술에 의해 수행되며 패터닝이 후속된다.
도6F에서는, 단계 520과 관련되어 기술된 바와같이, 예를 들면, 폴리실리콘 층(628)의 선택된 영역이 식각 공정(632)에 의해 제거되어, ARVSS 영역(606)에서의 ARVSS 구조(634)를 정의(또는, 형성)하며, 제 1 비트라인(BL) 컨택 영역(605)에서의 비트라인 컨택 개구(636)와 제 2 비트라인(BL) 컨택 영역(608)에서 의 비트라인 컨택 개구(미도시)를 정의(또는, 형성)한다.
도6G에서는, 단계 522에서 기술된 바와 같이, 알루미나 층(622)의 선택된 영역이 식각공정(638)에 의해 ONO 스택(620)까지 제거되어, 게이트 구조(예를 들어 116, 124, 130)와 어레이 소스 라인 구조(634와 112)를 정의한다. 이후, n- 이온주입영역(640)이 형성되는바, 이온주입공정(642)에 의해 도판트(예를 들어, MDD n- 형)가 ONO 스택(620)을 관통하여 소스/드레인 활성영역(106) 및 비트라인 컨택 개 구(636)로 주입된다.
도6H에서는, 단계 524 과 관련하여 기술된 바와같이, 측벽 스페이서(646)가, 절연층 증착공정(648)(insulative deposition process)에 의해 형성되어 차후의 어레이 주입을 가이드한다.
도6I에서는, 단계 526에서 기술된 바와같이, 비트라인(BL) 컨택 영역(예를 들어 605, 608)의 노출된 비트라인(BL) 개구(636)을 통한 어레이 N+ 이온주입공정(652)에 의해서, 어레이 N+ 이온주입영역(array N+ implant: ANI)(650)이 제공된다.
마지막으로, 도6J에서는 단계 528과 관련되어 기술된 바와같이, 상대적으로 평평하고 따라서 더 짧고 더 전도성이 뛰어난 어레이 소스 라인 ARVSS(634)를 폴리실리콘(628)에서 제공하도록, CoSi 층(654)이 실리사이드 공정(656)에 의해 형성되며, 이로인해 인접 비트라인들(110)의 인접한 ARVSS 영역(606)들이 효율적으로 연결된다. 이와 대조적으로, 종래기술에서는 이러한 인접한 비트라인 ARVSS 영역들(606)은, 굴곡이 심하고 따라서 좀더 긴 경로를 갖는 국부적 상호연결(LI)(140)에 의하여 연결되었던바, 이는 깊은 STI 식각이 필요로 할 수도 있으며, 높은 비율의 단절 실패를 경험할 수도 있었는데, 이는 상기 CoSi층이 깊은 STI 트랜치의 측벽에 종종 형성되지 않기 때문이다.
따라서, 본 발명의 방법에 따르면 국부적 상호 연결은 폴리실리콘층에 형성되는바, 선택 게이트와 워드라인과 함께 동시에 형성되는 폴리실리콘층을 사용하여 형성된다. 개선된 상호연결 방법은, ONO layer(예를 들어 620과 420)와 STI(예를 들어 409)와 기판(604와 404)의 위에서 전부 형성이 가능하다는 장점을 가지고 있으며, 따라서 깊은 STI 식각 공정단계와 충전(filling) 공정단계를 제거할 수 있는 장점을 갖는다.
본 발명의 또 다른 실시예에 따르면 도7A 내지 도7J는, 도5B의 방법(550)에 따라, 도1, 도4A 및 도4B의 메모리 어레이(102)와 유사한 낸드 플래시 메모리 어레이(702)의 코어 영역에서 폴리실리콘층(411)에 예시적인 어레이 소스 라인 구조(112)를 제조하는 방법을 도1의 비트라인(110)을 따른 A-A' 단면에 따라 도시한 것이다. 도7A-7J의 방법은, 기판(704) 내에서의 어레이(702)의 예시적인 형성을, 제 1 BL 컨택 영역(705), ARVSS 영역(706) 및 제 2 BL 컨택 영역(708)으로 나누어서 도시한 것이다.
도7A는 반도체 어레이(702)에서 일반적인 프로세스을 이용하여, 예를 들어 기판(704)과 STI(예를 들어 도1, 도2B의 136과 도4B의 409) 위에 위치한 다층 ONO 스택(720)과 같은 다층의 유전층-전하트래핑층-유전층 스택의, 제 1 산화층(710) 및 질화층(711)을 형성하는 것을 나타낸 것이다.
도7A에서는, 도5B에 도시된 방법(550)의 단계 560에 따라서, 예시적인 다층 ONO 스택(720)의 제 1 산화층(710) 및 질화층(711)이, 어레이(702)의 기판(704)과 STI(136) 위에, 먼저 형성된다. 다층 ONO 스택(720)의 층들은, 예를 들면, 기판(704)와 STI(136) 위에 형성되는 가령, SiO2 와 같은 제 1 산화층(710)과 상기 제 1 산화층(710) 위에 형성되는 질화층(711)을 포함하며, 질화층(711) 위에 형성되는 제 2 산화층(712)을 포함한다. 예를 들어, 이러한 물질은 개별적 적층과정 및/또는 산화 단계들을 통해 형성될 수 있으며, 일반적으로는 도면부호 714 로 표시된다. 전술된 바와같이, 다층 스택은 도1, 도4A 및 도4B에서와 같이, SONOS NAND 타입의 어레이에 적합한 층과 물질의 조합을 포함할 수 있다.
다음으로 도7B를 참조하면, As, P 또는 또 다른 N형 이온과 같은 도판트가 예를 들면 VSS 주입 마스크와 VSS 이온주입공정(716)을 이용해서 단계 562 에서와 같이 이온주입되는바, ARVSS 영역(706)의 제 1 산화층(710)과 질화층(711)을 관통하여 기판(704) 내로 이온주입되어, 도7B의 어레이(702)의 기판(704) 내에 N+ 이온주입영역(718)을 형성한다. 후속 열 사이클링(thermal cycling)으로 인해, 이온주입영역(718a)은 충분히 확산되어 이온주입영역(718)을 형성하는바, 이온주입영역(718)은 차후에 상기 어레이 소스 라인 ARVSS(112)과 소스 선택 게이트 트랜지스터(116)의 소스/드레인 활성영역(106)(MDD)을 결합할 것이다.
다음으로 도7C에서는, 상부 산화층(예를 들어 SiO2 )(712)과 그 위에 위치한 Hi-K 물질층(High-K material layer)(예를 들어, Al2O3 알루미나 또는 하프늄 옥사이드)(722)이 또 다른 산화 및/또는 증착(deposition) 공정(724)에 의해서 형성되며, 이후에 ONOA 스택(예를 들어, 720 과 722)은 주변영역(미도시)에서 제거되고, 게이트 산화층(GOX)(미도시)이 주변영역에서 후속으로 형성되는바, 이는 도5B의 단계 564 에서와 같다. 또한, 도5B의 단계 565 에서와 같이, 이후 제 1 폴리실리콘층(725)이 또 다른 증착 공정에 의해서 Hi-K 물질층(722) 상에 형성된다. 제 1 폴 리실리콘층(725)은 후속 세정공정 동안에 주변영역에서 게이트 산화층에 대한 보호를 제공한다.
도7D를 참조하면, 예를 들면, 도5B의 단계 566과 관련되어 기술된 바와같이, ARVSS 영역(706)에서, 기판(704)까지 내려가는 개구(726)가 제 1 폴리실리콘층(725) 및 ONOA 스택(예를 들어 720과 722)을 통하여 식각되는바, 국부적 상호연결(LI) 마스크를 사용하여 식각된다.
도7E에서는, 도5B의 단계 568 에서 설명된 바와같이, 자연산화막을 제거하기 위해 어레이(702)의 웨이퍼 표면이 예를 들면, HF 린스를 이용하여 세척된다. 방법(550) 및 단계 568의 세척공정에 대한 실시예에서, 게이트 산화층이 제 1 폴리실리콘층에 의해 커버되고 있으며 HF 린스로부터 보호되므로, 주변영역에서의 게이트 산화층 손실은 문제되지 않는다. 이상적인 폴리실리콘층 두께를 얻기 위하여, 도7E 및 단계 568 은, 증착공정(730)에 의해 적용된 제 2 폴리실리콘층(728)을 더 포함한다. 따라서, 방법(550)에 대한 이러한 실시예에 있어서, 무해한 등각의 파임(harmless conformal dip)(731)이, 제 2 폴리실리콘 층(728)을 형성하는 동안에 발생할 수도 있는데, 이는 하부의 제 1 폴리실리콘 층(725)과 ONOA 층(예를 들어 720과 722)을 식각한 이후에는, 매우 얇은 폴리실리콘층이 적용되도 무방하기 때문이다. 대체적으로 제 2 폴리실리콘층(728)은 개구(726)를 기판(704) 깊이까지 채우게 되며, 이는 어레이 소스 라인 ARVSS(가령, 112)과 SSG 트랜지스터(116)의 소스/드레인 활성영역(106)을 결합하는 수단을 제공할 것이다. 제 1 또는 제 2 폴리실리콘층들(725, 728)을 각각 증착하는 것은, 화학증기증착법(Chemical vapor deposition : CVD) 또는 공지된 다른 기술에 의해 수행될 수도 있으며, 이에 대한 패터닝이 후속으로 수행된다. 이하에서는, 제 1 및 제 2 폴리실리콘층들(725,728) 각각을 결합하여 하나의 폴리실리콘층(729)으로 호칭할 수도 있다.
도7F에서는, 단계 570과 관련되어 기술된 바와같이, 예를 들면, 폴리실리콘 층(729)의 선택된 영역이 식각 공정(732)에 의해 제거되어, ARVSS 영역(706)에서의 ARVSS 구조(734)를 정의(또는, 형성)하며, 제 1 비트라인(BL) 컨택 영역(705)에서의 비트라인 컨택 개구(736)와 제 2 비트라인(BL) 컨택 영역(708)에서의 비트라인 컨택 개구(미도시)를 정의(또는, 형성)한다.
도7G에서는, 단계 572에서 기술된 바와 같이, 알루미나 층(722)의 선택된 영역이 식각공정(738)에 의해 ONO 스택(720)까지 제거되어, 게이트 구조(예를 들어 116, 124, 130)와 어레이 소스 라인 구조(734와 112)를 정의한다. 이후, n- 이온주입영역(740)이 형성되는바, 이온주입공정(742)에 의해 도판트(예를 들어, MDD n- 형)가 ONO 스택(720)을 관통하여 소스/드레인 활성영역(106) 및 비트라인 컨택 개구(736)로 주입된다.
도7H에서는, 단계 574 과 관련하여 기술된 바와같이, 측벽 스페이서(746)가, 절연증착공정(748)(insulative deposition process)에 의해 형성되어 차후의 어레이 주입을 가이드한다.
도7I에서는, 단계 576에서 기술된 바와같이, 비트라인(BL) 컨택 영역(예를 들어 705, 708)의 노출된 비트라인(BL) 개구(736)을 통한 어레이 N+ 이온주입공정(752)에 의해서, 어레이 N+ 이온주입영역(array N+ implant: ANI)(750)이 제공된 다.
마지막으로, 도7J에서는 단계 578과 관련되어 기술된 바와같이, 상대적으로 평평하고 따라서 더 짧고 더 전도성이 뛰어난 어레이 소스 라인 ARVSS(734)를 폴리실리콘(729)에서 제공하도록, CoSi 층(754)이 실리사이드 공정(756)에 의해 형성되며, 이로인해 인접 비트라인들(110)의 인접한 ARVSS 영역(706)들이 효율적으로 연결된다. 이와 대조적으로, 종래기술에서는 이러한 인접한 비트라인 ARVSS 영역들(706)은, 굴곡이 심하고 따라서 좀더 긴 경로를 갖는 국부적 상호연결(LI)(140)에 의하여 연결되었던바, 이는 깊은 STI 식각이 필요로 할 수도 있으며, 높은 비율의 단절 실패를 경험할 수도 있었는데, 이는 상기 CoSi층이 깊은 STI 트랜치의 측벽에 종종 형성되지 않기 때문이다.
따라서, 본 발명의 방법에 따르면 국부적 상호 연결은 폴리실리콘층에 형성되는바, 선택 게이트와 워드라인과 함께 동시에 형성되는 폴리실리콘층을 사용하여 형성된다. 따라서, 선택 게이트들 및 워드라인들과 함께 어레이 소스 라인을 동시에 형성한다는 것은, 공정단계를 최소화할 수도 있으며 또는 제조를 더욱 용이하게 할 수도 있다. 개선된 상호연결 방법은, ONOA 층(예를 들어 720 또는 420, 722 또는 422)와 STI(예를 들어 409)와 기판(704와 404)의 위에서 전부의 형성이 가능하다는 장점을 가지고 있으며, 따라서 깊은 STI 식각 공정단계와 부적절한(또는 어려운) 충전(filling) 공정단계를 제거할 수 있는 장점을 가지며, 이는 제품 수율을 향상시킬 수도 있다.
이후, 본 발명에 따른 방법의 예시적인 실시예는 완료하며, 이후 더 많은 공 정단계(미도시)가 웨이퍼의 또 다른 구조들 및 장치들을 제조하도록 실행될 수도 있으며, 후속으로 금속화공정(materialization) 및 다른 백앤드(backend) 공정이 수행될 수도 있다.
비록, 본 발명은 하나 이상의 실시예에 관하여 설명되고 기술되었으나, 해당 기술분야의 당업자가 본 명세서 및 첨부된 도면을 참조하고 이해한 후에는, 균등한 대치예나 변경예들이 당업자에게 떠오를 것이다. 특히, 전술된 구성요소들(어셈블리, 장치, 회로, 등등)에 의해 실행되는 다양한 기능에 관하여, 그러한 구성요소를 묘사하기 위해 이용된 용어("수단"이라는 용어 포함)는, --비록, 본원에서 예시된 실시예의 기능을 수행하는 도시된 구조와 구성상 다르다 할지라도-- 달리 표현되지 않는 한, 설명된 구성요소의 기술된 기능을 수행하는 모든 구성요소(즉, 기능적 등가물)를 지칭하도록 의도되었다. 또한, 본 발명의 특정한 특징들은 몇가지 실시예중 하나에 관해서만 도시되었으나, 이러한 특징은 특정 응용예에 걸맞고 유리하게 다른 실시예의 다양한 다른 특징과 조합될 수 있다. 더 나아가, 본 발명의 상세한 설명이나 청구항에서 사용된 "내포하는(including)", "갖는(having)", "구비한(with)" 등등과 같은 용어는, "포함한다(comprising)"라는 용어와 같이 포괄적으로 의도된 것이다.
본 발명에 따르면, NAND나 다른 플래시 메모리 장치에서 워드라인, 선택 게이트, 어레이 소스라인을 동시에 제조하기 위해 사용되고 어레이 소스 라인의 전도성이나 신뢰성을 향상시키는 방법과 시스템을 제공함으로써, 반도체 제조 및 공정 에서 사용될 수 있다.

Claims (10)

  1. NAND 플래시 메모리의 웨이퍼에서 어레이 소스 라인 구조를 제조하는 방법(500)에 있어서,
    상기 웨이퍼의 기판과 STI 위에 다층의 유전층-전하트래핑층-유전층 스택(multi-layer dielectric-charge trapping-dielectric stack)의 제 1 유전층과 전하트래핑층을 형성하는 단계(510)와;
    상기 어레이 소스 라인 구조와 소스/드레인 영역을 결합(unite)하도록, 어레이 소스 라인 영역에 이온들을 주입하는 단계(512)와;
    상기 다층의 유전층-전하트래핑층-유전층 스택의 상기 전하트래핑층 위에 제 2 유전층을 형성하고, 고유전(high-dielectric) 물질층을 상기 제 2 유전층 위에 형성하는 단계(514)와;
    상기 어레이 소스 라인 영역에서 상기 고유전 물질층과 상기 다층의 유전층-전하트래핑층-유전층 스택을 제거하여, 그로 인해 웨이퍼의 상기 어레이 소스 라인 영역에서 상기 고유전 물질층과 상기 다층의 유전층-전하트래핑층-유전층 스택에 국부적 상호연결(LI) 개구를 정의하는 단계(516)와;
    상기 웨이퍼에서 폴리실리콘층을 형성하여, 그로 인해 상기 국부적 상호연결 개구를 상기 폴리실리콘으로 충전(filling)하는 단계(518)와;
    상기 폴리실리콘층과 상기 고유전 물질층을 선별적으로 제거하여, 그로 인해 상기 웨이퍼의 비트라인 컨택 영역들에서의 워드라인과 선택 드레인 게이트 구조들과, 상기 웨이퍼의 소스 라인 영역들에서의 선택 소스 게이트 구조들과 소스 라인 구조들을 동시에 정의하는 단계(520,522)와; 그리고
    상기 웨이퍼의 상기 비트라인 컨택 영역들 및 상기 소스 라인 영역들에서 상기 소스/드레인 영역들을 형성하도록, 상기 폴리실리콘층 및 상기 고유전 물질층 내의 상기 개구를 통하여 이온들을 주입하는 단계(522, 526) -상기 웨이퍼의 상기 소스 라인 영역에 형성된 상기 소스 라인 구조는 상기 선택 소스 게이트 구조들의 상기 소스/드레인 영역들에 결합됨-
    를 포함하는 것을 특징으로 하는 NAND 플래시 메모리의 웨이퍼에서 어레이 소스 라인 구조를 제조하는 방법.
  2. NAND 플래시 메모리의 웨이퍼에서 어레이 소스 라인 구조를 제조하는 방법(550)에 있어서,
    상기 웨이퍼의 기판과 STI 위에 다층의 유전층-전하트래핑층-유전층 스택(multi-layer dielectric-charge trapping-dielectric stack)의 제 1 유전층과 전하트래핑층을 형성하는 단계(560)와;
    상기 어레이 소스 라인 구조와 소스/드레인 영역을 결합(unite)하도록, 어레이 소스 라인 영역에 이온들을 주입하는 단계(562)와;
    상기 다층의 유전층-전하트래핑층-유전층 스택의 상기 전하트래핑층 위에 제 2 유전층을 형성하고, 고유전(high-dielectric) 물질층을 상기 제 2 유전층 위에 형성하는 단계(564)와;
    게이트 산화물을 주변영역에서 보호하도록, 상기 고유전 물질층 위에 제 1 폴리실리콘층을 형성하는 단계(565)와;
    상기 어레이 소스 라인 영역에서 상기 제 1 폴리실리콘층과 상기 고유전 물질층과 상기 다층의 유전층-전하트래핑층-유전층 스택을 제거하여, 그로 인해 웨이퍼의 상기 어레이 소스 라인 영역에서 상기 제 1 폴리실리콘층과 상기 고유전 물질층과 상기 다층의 유전층-전하트래핑층-유전층 스택에 국부적 상호연결(LI) 개구를 정의하는 단계(566)와;
    상기 제 1 폴리실리콘층 위에 제 2 폴리실리콘층을 형성하여, 그로 인해 상기 국부적 상호연결 개구를, 상기 어레이 소스 라인 구조와 소스/드레인 영역을 상호연결하는데 사용되는 폴리실리콘으로 충전(filling)하는 단계(568)와;
    상기 제 1 및 제 2 폴리실리콘층과 상기 고유전 물질층을 선별적으로 제거하여, 그로 인해 상기 웨이퍼의 비트라인 컨택 영역들에서의 워드라인과 선택 드레인 게이트 구조들과, 상기 웨이퍼의 소스 라인 영역들에서의 선택 소스 게이트 구조들과 소스 라인 구조들을 동시에 정의하는 단계(570,572)와; 그리고
    상기 웨이퍼의 상기 비트라인 컨택 영역들 및 상기 소스 라인 영역들에서 상기 소스/드레인 영역들을 형성하도록, 상기 제 1 및 제 2 폴리실리콘층 및 상기 고유전 물질층 내의 상기 개구를 통하여 이온들을 주입하는 단계(572, 576) -상기 웨이퍼의 상기 소스 라인 영역에 형성된 상기 소스 라인 구조는 상기 선택 소스 게이트 구조들의 상기 소스/드레인 영역들에 결합됨-
    를 포함하는 것을 특징으로 하는 NAND 플래시 메모리의 웨이퍼에서 어레이 소스 라인 구조를 제조하는 방법.
  3. 제 2 항에 있어서,
    절연층(insulative layer)를 증착하여(deposit), 그로 인해 상기 비트라인 컨택 영역에서의 상기 게이트 구조의 측벽에 측벽 스페이서를 형성하고 상기 웨이퍼의 소스 라인 영역에서의 게이트와 어레이 소스 라인 구조의 사이를 채우는 단계(574)와;
    상기 비트라인 컨택 영역에서 어레이 이온을 주입하는 단계와; 그리고
    메모리 셀 게이트, 비트라인, 워드라인, 선택 게이트 및 상기 소스 라인 구조 컨택을 위한 전도성 층을 동시에 형성하도록, 코어 영역의 폴리실리콘층에 실리사이드층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 NAND 플래시 메모리의 웨이퍼에서 어레이 소스 라인 구조를 제조하는 방법.
  4. 제 2 항에 있어서,
    주변영역에서 게이트 산화물을 보호하는 상기 제 1 폴리실리콘층을 상기 고유전 물질층 위에 형성하기 전에, 상기 주변영역에서 상기 제 1 유전층, 상기 전하트래핑층, 상기 제 2 유전층, 및 상기 고유전 물질층이 적층된 ONOA 스택을 제거하고 상기 주변영역에서 게이트 산화층을 형성하는 단계(566)
    를 더 포함하는 것을 특징으로 하는 NAND 플래시 메모리의 웨이퍼에서 어레이 소스 라인 구조를 제조하는 방법.
  5. 제 2 항에 있어서,
    어레이 소스 라인 구조와 소스/드레인 영역을 결합(unite)하도록, 어레이 소스 라인 영역에 이온들을 주입하는 상기 단계(562)는,
    상기 어레이 소스 라인 구조와 드레인 영역을 결합(unite)하도록, N 타입의 불순물 이온들을 상기 어레이 소스 영역에 주입하는 단계
    를 포함하는 것을 특징으로 하는 NAND 플래시 메모리의 웨이퍼에서 어레이 소스 라인 구조를 제조하는 방법.
  6. 제 2 항에 있어서,
    어레이 소스 라인 영역에 이온들을 주입하는 상기 단계(562)는,
    VSS 이온주입 마스크를 사용하여 실행되어, 어레이 소스 라인 구조와 드레인 영역을 결합하는 것을 특징으로 하는 NAND 플래시 메모리의 웨이퍼에서 어레이 소스 라인 구조를 제조하는 방법.
  7. 제 2 항에 있어서,
    상기 다층의 유전층-전하트래핑층-유전층 스택 위에 형성되는 상기 고유전 물질층은 알루미나(alumina), 하프늄 옥사이드(hafnium oxide), Hi-K 물질 중 적어도 하나를 포함하는 것을 특징으로 하는 NAND 플래시 메모리의 웨이퍼에서 어레이 소스 라인 구조를 제조하는 방법.
  8. NAND 플래시 메모리(100, 602)의 어레이 소스 라인 구조(112, 634)에 있어서,
    실리콘 기판(604)의 N 타입의 불순물로 이온주입된 소스 라인 영역(618) -여기서, 상기 소스 라인 영역(618)은 소스/드레인 영역(106)과 상기 어레이 소스 라인 구조(112, 634)를 상호연결하기 위해 이용됨- 과;
    상기 실리콘 기판(604)의 상기 소스 라인 영역(618)과 STI 구조(136) 위에 형성된 다층의 유전층-전하트래핑층-유전층-고유전 물질층 스택(620, 622)과;
    상기 다층의 유전층-전하트래핑층-유전층-고유전 물질층 스택(620, 622)의 일부의 위와 상기 다층의 스택(620,622) 내의 국부적 상호연결 개구(626)에 형성된 폴리 실리콘층(628)과; 그리고
    웨이퍼의 비트라인 컨택영역(605)에서의 워드라인(130) 및 선택 드레인 게이트 구조들(116,124)로의 연결과, 상기 웨이퍼의 소스 라인 영역(606)에서의 선택 소스 게이트 구조들(116) 및 소스 라인 구조들(634)로의 연결을 위해 이용되는 상기 폴리실리콘층(628)에 형성된 전도성 실리사이드 컨택층(654)
    을 포함하는 것을 특징으로 하는 NAND 플래시 메모리의 어레이 소스 라인 구조.
  9. 제 8 항에 있어서,
    상기 국부적 상호연결 개구(626) 내에서 형성된 상기 폴리실리콘층(628)은, 연관된 선택 소스 트랜지스터(116)의 드레인 영역(640)과 상기 어레이 소스 라인 구조(112,634)를 상호연결하는데 이용되는 것을 특징으로 하는 NAND 플래시 메모리의 어레이 소스 라인 구조.
  10. 제 8 항에 있어서,
    상기 폴리실리콘 층(628,78)은 제 1 및 제 2 폴리실리콘층(725,728)을 포함하고, 여기서 상기 제 1 폴리실리콘 층(725)은 주변영역에서 게이트 산화물을 보호하도록 상기 고유전 물질층(622,722) 위에 형성되며 그리고 상기 제 2 폴리실리콘층(725,728)은 상기 제 1 폴리실리콘층(725) 위에 형성되어, 상기 어레이 소스 라인 구조(734)와 상기 소스/드레인(106)영역을 상호연결하기 위해 사용되는 폴리실리콘으로 상기 국부적 상호연결 개구(726)를 충전하는 것을 특징으로 하는 NAND 플래시 메모리의 어레이 소스 라인 구조.
KR1020077025573A 2005-04-25 2006-04-24 Ｎａｎｄ 플래시 메모리의 어레이 소스 라인 KR101036669B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/113,508 2005-04-25
US11/113,508 US7238569B2 (en) 2005-04-25 2005-04-25 Formation method of an array source line in NAND flash memory

Publications (2)

Publication Number Publication Date
KR20080003863A KR20080003863A (ko) 2008-01-08
KR101036669B1 true KR101036669B1 (ko) 2011-05-25

Family

ID=36954543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077025573A KR101036669B1 (ko) 2005-04-25 2006-04-24 Ｎａｎｄ 플래시 메모리의 어레이 소스 라인

Country Status (7)

Country Link
US (1) US7238569B2 (ko)
EP (1) EP1875506A2 (ko)
JP (1) JP4989630B2 (ko)
KR (1) KR101036669B1 (ko)
CN (1) CN101164169B (ko)
TW (1) TW200644184A (ko)
WO (1) WO2006116432A2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488657B2 (en) * 2005-06-17 2009-02-10 Spansion Llc Method and system for forming straight word lines in a flash memory array
EP1898460B1 (en) * 2005-06-28 2012-01-04 Spansion LLC Semiconductor device and fabrication method thereof
KR100856701B1 (ko) * 2006-12-04 2008-09-04 경북대학교 산학협력단 고집적 플래시 메모리 셀 스트링，셀 소자，및 그 제조방법
US7550808B2 (en) * 2007-01-18 2009-06-23 International Business Machines Corporation Fully siliciding regions to improve performance
JP5076548B2 (ja) * 2007-02-22 2012-11-21 富士通セミコンダクター株式会社 半導体装置とその製造方法
KR100882741B1 (ko) 2007-05-16 2009-02-09 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법 및 불휘발성 메모리장치
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US7482217B1 (en) 2007-12-03 2009-01-27 Spansion Llc Forming metal-semiconductor films having different thicknesses within different regions of an electronic device
KR100966265B1 (ko) * 2008-02-15 2010-06-28 재단법인서울대학교산학협력재단 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법
JP2009289949A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 不揮発性半導体記憶装置
CN101640188B (zh) * 2008-08-01 2011-07-13 中芯国际集成电路制造(上海)有限公司 闪存中源极和漏极的制作方法
US20110221006A1 (en) * 2010-03-11 2011-09-15 Spansion Llc Nand array source/drain doping scheme
TWI473253B (zh) 2010-04-07 2015-02-11 Macronix Int Co Ltd 具有連續電荷儲存介電堆疊的非揮發記憶陣列
KR101139414B1 (ko) * 2010-09-17 2012-04-27 에스케이하이닉스 주식회사 반도체 소자의 형성방법
TWI470741B (zh) * 2012-07-27 2015-01-21 Eon Silicon Solution Inc Nonvolatile memory with intermittent isolation structure and SONOS memory cell and its operation method, production method
US9287406B2 (en) * 2013-06-06 2016-03-15 Macronix International Co., Ltd. Dual-mode transistor devices and methods for operating same
CN104934378B (zh) * 2014-03-21 2018-08-14 中芯国际集成电路制造(上海)有限公司 一种Flash器件及其制备方法
KR102245649B1 (ko) 2014-03-31 2021-04-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN106158656A (zh) * 2015-04-20 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US10199359B1 (en) 2017-08-04 2019-02-05 Sandisk Technologies Llc Three-dimensional memory device employing direct source contact and hole current detection and method of making the same
JP7070032B2 (ja) * 2018-04-25 2022-05-18 ユナイテッド・セミコンダクター・ジャパン株式会社 不揮発性半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158298A (ja) 2000-11-17 2002-05-31 Fujitsu Ltd 不揮発性半導体メモリ装置および製造方法
US6411548B1 (en) 1999-07-13 2002-06-25 Kabushiki Kaisha Toshiba Semiconductor memory having transistors connected in series
US20040026748A1 (en) 2002-06-06 2004-02-12 Akira Goda Semiconductor device with source line and fabrication method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2946864A1 (de) * 1978-11-27 1980-06-04 Texas Instruments Inc Nicht-fluechtige halbleiterspeicherelemente und verfahren zu ihrer herstellung
US4242737A (en) 1978-11-27 1980-12-30 Texas Instruments Incorporated Non-volatile semiconductor memory elements
US4360900A (en) * 1978-11-27 1982-11-23 Texas Instruments Incorporated Non-volatile semiconductor memory elements
US4250206A (en) * 1978-12-11 1981-02-10 Texas Instruments Incorporated Method of making non-volatile semiconductor memory elements
US4288470A (en) * 1978-12-11 1981-09-08 Texas Instruments Incorporated Method of making non-volatile semiconductor memory elements having multiple dielectric layers of silicon nitride, silicon dioxide, and rutile titanium dioxide
US5986931A (en) * 1997-01-02 1999-11-16 Caywood; John M. Low voltage single CMOS electrically erasable read-only memory
US6088268A (en) * 1998-09-17 2000-07-11 Atmel Corporation Flash memory array with internal refresh
KR100323140B1 (ko) * 2000-01-17 2002-02-06 윤종용 낸드형 플래쉬 메모리소자 및 그 제조방법
KR100399363B1 (ko) * 2001-01-11 2003-09-26 삼성전자주식회사 반도체 장치 및 그 형성 방법
DE10228768A1 (de) * 2001-06-28 2003-01-16 Samsung Electronics Co Ltd Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren
JP2004047889A (ja) * 2002-07-15 2004-02-12 Sony Corp 不揮発性半導体メモリ装置およびその製造方法
CN1492512A (zh) * 2002-10-23 2004-04-28 �����ɷ� 一种快闪存储器结构及其制作方法
JP4721710B2 (ja) * 2003-03-19 2011-07-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US7283392B2 (en) * 2005-04-26 2007-10-16 Samsung Electronics Co., Ltd. NAND flash memory device and methods of its formation and operation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411548B1 (en) 1999-07-13 2002-06-25 Kabushiki Kaisha Toshiba Semiconductor memory having transistors connected in series
JP2002158298A (ja) 2000-11-17 2002-05-31 Fujitsu Ltd 不揮発性半導体メモリ装置および製造方法
US20040026748A1 (en) 2002-06-06 2004-02-12 Akira Goda Semiconductor device with source line and fabrication method thereof

Also Published As

Publication number Publication date
KR20080003863A (ko) 2008-01-08
EP1875506A2 (en) 2008-01-09
WO2006116432A2 (en) 2006-11-02
WO2006116432A3 (en) 2007-03-01
US20060240617A1 (en) 2006-10-26
US7238569B2 (en) 2007-07-03
JP2008538867A (ja) 2008-11-06
CN101164169A (zh) 2008-04-16
TW200644184A (en) 2006-12-16
CN101164169B (zh) 2010-06-09
JP4989630B2 (ja) 2012-08-01

Similar Documents

Publication Publication Date Title
KR101036669B1 (ko) Ｎａｎｄ 플래시 메모리의 어레이 소스 라인
US7230295B2 (en) Nonvolatile memory cell with multiple floating gates formed after the select gate
KR100919433B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US6885044B2 (en) Arrays of nonvolatile memory cells wherein each cell has two conductive floating gates
US6709922B2 (en) Method of manufacturing semiconductor integrated circuit device including nonvolatile semiconductor memory devices
US8492224B2 (en) Metal control gate structures and air gap isolation in non-volatile memory
US6951782B2 (en) Nonvolatile memory cell with multiple floating gates formed after the select gate and having upward protrusions
US7294883B2 (en) Nonvolatile memory cells with buried channel transistors
US7303964B2 (en) Self-aligned STI SONOS
US20050285177A1 (en) Vertical memory cell and manufacturing method thereof
US6797565B1 (en) Methods for fabricating and planarizing dual poly scalable SONOS flash memory
US7052947B2 (en) Fabrication of gate dielectric in nonvolatile memories in which a memory cell has multiple floating gates
US8952536B2 (en) Semiconductor device and method of fabrication
US8035150B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
JP4195058B2 (ja) ビット線構造およびその製造方法
WO2007064988A2 (en) A new nand-type flash memory device with high voltage pmos and embedded poly and methods of fabricating the same
JP2004056071A (ja) 半導体素子の製造方法及びその素子
KR20070018802A (ko) 스태거 국부 배선 구조를 갖는 메모리 셀 어레이
US20070069275A1 (en) Bi-directional read/program non-volatile floating gate memory array, and method of formation
US7060565B2 (en) Fabrication of dielectric for a nonvolatile memory cell having multiple floating gates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140512

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150520

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 8