JP4989630B2 - Ｎａｎｄフラッシュメモリにおけるアレイソース線 - Google Patents

Ｎａｎｄフラッシュメモリにおけるアレイソース線 Download PDF

Info

Publication number
JP4989630B2
JP4989630B2 JP2008509051A JP2008509051A JP4989630B2 JP 4989630 B2 JP4989630 B2 JP 4989630B2 JP 2008509051 A JP2008509051 A JP 2008509051A JP 2008509051 A JP2008509051 A JP 2008509051A JP 4989630 B2 JP4989630 B2 JP 4989630B2
Authority
JP
Japan
Prior art keywords
layer
region
array
source line
array source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008509051A
Other languages
English (en)
Other versions
JP2008538867A (ja
Inventor
智史 鳥井
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Publication of JP2008538867A publication Critical patent/JP2008538867A/ja
Application granted granted Critical
Publication of JP4989630B2 publication Critical patent/JP4989630B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/0131—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional conductive layer comprising a silicide layer formed by the silicidation reaction between the layer of silicon with a metal layer which is not formed by metal implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

技術分野
この発明は、概して半導体デバイスの加工に関し、より詳細には、ＮＡＮＤフラッシュメモリにワード線、選択ゲートおよびアレイソース線を同時に製造するための改良された方法ならびにシステムに関する。
背景技術
フラッシュおよび他のタイプの電子メモリデバイスは、バイナリ情報またはデータを個々に格納しかつそれらへのアクセスを与えるように動作可能なメモリセルで構築される。メモリセルは一般に、８個のセルを備えるバイト、および通常は８の倍数で構成される、１６個以上のこのようなセルを含み得るワードなどの複数のセル単位に編成される。このようなメモリデバイスアーキテクチャへのデータの格納は、特定の組のメモリセルへの書込によって行なわれ、これは時にはセルのプログラミングと称される。セルからのデータの検索は読取操作で達成される。プログラミングおよび読取操作に加えて、メモリデバイスにおけるセルのグループを消去でき、グループにおける各セルは公知の状態にプログラムされる。
個々のセルは、ワード線およびビット線を使用してアドレス復号回路を介して読取、プログラムまたは消去操作のためにアクセスされる、バイトまたはワードなどの個々にアドレス指定可能なユニットまたはグループに編成される。従来のフラッシュメモリは、情報またはデータの１つ以上のビットが各フラッシュメモリセルに格納されるセル構造で構築される。典型的なメモリアーキテクチャでは、各セルは典型的には、基板またはＰ−ウェルにソース、ドレインおよびチャネルを有するＭＯＳトランジスタ構造と、チャネルの上にあるスタックトゲート構造とを含む。スタックトゲートはさらに、Ｐ−ウェルの表面上に形成された（時にはトンネル酸化物と称される）薄いゲート誘電体層を含み得る。
スタックトゲートは、トンネル酸化物の上にあるポリシリコンフローティングゲート、およびフローティングゲートの上にあるインターポリ誘電体層も含む。インターポリ誘電体層はしばしば、２つの酸化物層が窒化物層を間に挟む酸化物−窒化物−酸化物（oxide-nitride-oxide）（ＯＮＯ）層などの多層絶縁体である。最後に、ポリシリコン制御ゲートはインターポリ誘電体層の上にある。
他のタイプのメモリデバイスは、ＯＮＯ層の上および下にシリコンまたはポリシリコンを備えるものを含み、これらのシリコン−酸化物−窒化物−酸化物−シリコンデバイスは時にはＳＯＮＯＳメモリデバイスと称される。
ＳＯＮＯＳはさまざまな方法で操作される。１つの典型的な例では、プログラムおよび消去のために（ファウラー−ノルドハイム（Fowler-Nordheim））ＦＮトンネリングが使用され、プログラミングの際には電荷が窒化物に注入され、消去の際には電荷が窒化物から除去される。窒化物に蓄積される電荷はこの場合均一である。窒化物に蓄積される電荷の量を変化させることによって、複数のデータを１つのセルに記録できる。
別の典型的な場合には、プログラムのためにチャネルにおけるホットエレクトロンが使用され、電荷はドレイン側の窒化物に局所的に蓄積される。ドレインおよびソースを切換えることによって、２つのビットを１つのセルに格納することが可能であり、したがって、マルチビットまたはデュアルビットメモリセルを実現する。消去するために、ドレイン
または／およびソース側で発生したホットホールが窒化物に注入されて電荷を中和する。消去のためにホットホールの注入の代わりにＦＮトンネリングが使用されてもよい。
適用例または目的を考慮して適切なプログラミングおよび消去スキームが選択されるが、構造的に同一のメモリセルが使用されてもよい。
フラッシュメモリデバイスにおけるコアセルはさまざまな異なる構成で相互接続され得る。たとえばメモリセルは、ＮＡＮＤ型メモリ構成、すなわちソース−ドレインが導電性のビット線の列に沿って直列接続され、制御ゲートがワード線の行に沿って選択のために接続される状態で構成されてもよい。ＦＮトンネリングは典型的には、ＮＡＮＤ型メモリでのプログラムおよび消去のために使用される。
従来、ＮＡＮＤアレイの各ビット線の一端は共通のソース線に接続される。特に、ビット線の関連付けられるセルをビット線接触部に結合するために選択ドレインゲートトランジスタが使用される一方で、ビット線の各々は選択ソースゲートトランジスタを介して共通のソース線に結合される。典型的には、各ビット線のための共通のソース線のセグメントは次いで、導電性局部相互接続構造によってともに局所的に相互接続され、ＶＳＳ電源接触部に局所的に相互接続される。操作の際、個々のフラッシュセルおよびその個々のデータビットは、プログラミング（書込）、読取、消去または他の機能のために周辺のデコーダおよび制御回路を使用して、第１および第２のソース／ドレイン領域に接続されたそれぞれのビット線ならびにゲートに接続されたワード線を介してアドレス指定される。
大多数のこのようなアレイの構成では、個々のフラッシュセルの活性領域は、絶縁材料から成る隔離構造によって互いに電気的に絶縁される。この隔離構造は、ＯＮＯ層およびポリシリコンゲート層を形成する前に、従来のシャロートレンチアイソレーション（shallow trench isolation）（ＳＴＩ）製造方法の構造と同様に形成され得る。
デバイスの密度が増加しかつ製品の寸法が減少するにつれて、個々のメモリセルに関連付けられるさまざまな構造および特徴の大きさを縮小することが望ましく、これは時にはスケーリングと称される。しかしながら、従来のＮＡＮＤフラッシュメモリアレイを生産するために使用される製造技術は、設計者がアレイの寸法を縮小する能力を制限または阻害する。たとえば、局部相互接続部を有する導電性のソース線構造がＮＡＮＤフラッシュメモリデバイスに形成され得る従来の製造プロセスでは、最初にＳＴＩを形成および充填し、ＳＴＩおよび基板を覆ってＯＮＯ層を形成する。次いで、異方性エッチングを使用してアレイＶＳＳ領域（ＡＲＶＳＳ）におけるＳＴＩおよびＯＮＯを除去し、デバイスの下にあるポリシリコンへの狭い開口を残す。選択ソースゲートトランジスタのＭＤＤ領域をＡＲＶＳＳソース線に接合するためにＮ＋を注入した後、導電性のシリサイド層がウェハのシリコンに形成され、他の典型的なリソグラフィプロセスが通常通り続く。
しかしながら、狭いかつ際どく位置合わせされた開口を通って異方性エッチングがＳＴＩの底部に到達することが困難であるので、横の側壁およびトレンチの底部に導電性のシリサイドを形成することは困難であり、不利益なことにそこで断絶されることになる可能性がある。したがって、メモリセルデバイスを尺度決めしてデバイスの密度の増大を容易にするために、製造プロセスを単純化しながらできる限り幅の広い導電性アレイＶＳＳ構造を提供することが望ましい。しかしながら、このようなソース線構造を形成するために使用される現行のプロセスは、信頼性のある態様で生産することが困難であり、所望の性能仕様に合わせてデバイスを尺度決めする能力を事実上制限する。したがって、デバイスの歩留まりおよび性能を犠牲にすることなくＮＡＮＤフラッシュメモリデバイスを尺度決めできる、改良された製造技術が必要である。
発明の開示
以下は、この発明のいくつかの局面を基本的に理解できるようにするためにこの発明の単純化された概要を提示する。この概要はこの発明の広範な概観ではない。この概要は、この発明の主なまたは極めて重要な要素を識別するように意図するものではなく、またはこの発明の範囲を描写するように意図するものでもない。むしろ、この概要の主な目的は、後に提示されるより詳細な説明の前置きとして、単純化された形でこの発明のいくつかの概念を提示することである。
この発明は、ＮＡＮＤフラッシュメモリおよび他のメモリデバイスのウェハに改良されたアレイソース線構造（ＡＲＶＳＳ）を製造するための方法を提供し、アレイソース線構造は共通のソース相互接続部をメモリアレイに与えるために使用される。この発明の方法は、たとえばＮＡＮＤ型メモリアーキテクチャに有用であり得るように、メモリデバイスのコア領域にＡＲＶＳＳ構造、ワード線および選択ゲートトランジスタ構造を同時に製造することを提供する。
この発明の方法は、ＮＡＮＤフラッシュメモリアレイにおいて一般に使用されるデバイス操作スキームの変更を必要としないが、他のタイプのフラッシュメモリデバイスを含むデュアルビットおよびマルチビットセルを実現するために使用される他のタイプの操作スキームもこの発明の文脈において予想される。
１つの方法はＮＡＮＤフラッシュメモリのウェハにアレイソース線構造を製造することを提供し、この方法は、ウェハの基板およびＳＴＩの上に形成された多層誘電体―電荷トラップ−誘電体スタック（たとえばＯＮＯスタック）の第１の誘電体層ならびに電荷トラップ層を形成することを備える。次いで、Ｎ＋イオン種をアレイソース線領域に注入して、アレイソース線構造をドレイン領域に一体化させる。次いで、第２の誘電体層が電荷トラップ層の上に形成され、高誘電体材料層（たとえばアルミナ、酸化ハフニウムおよびＨｉ−Ｋ材料層）が第２の誘電体層の上に形成され、このようにたとえばＯＮＯＡスタックを形成する。次いで（たとえば局部相互接続マスクを使用して）スタックを除去して、ウェハのアレイソース線領域に局部相互接続（local interconnect）（ＬＩ）開口を規定する。次いで（たとえばＨＦリンス剤を使用して）ウェハを洗浄し、次いでポリシリコン層がウェハの上に形成され、ＬＩ開口をポリシリコンで充填する。
次いでポリ層およびＯＮＯＡスタックを選択的に除去して、ウェハのビット線接触領域にワード線および選択ドレインゲート構造を、ならびにウェハのソース線領域に選択ソースゲート構造およびソース線構造を同時に規定する。次いでＮ−イオン種をポリシリコン層および高誘電体材料層の開口を通して注入して、ウェハのビット線接触領域およびソース線領域にドレイン領域を形成する。次いで側壁スペーサがビット線接触領域およびソース線接触領域に形成され、アレイイオン種をビット線接触領域に注入し、次いでシリサイド層がコア領域のポリシリコン層に形成されて、ウェハのメモリセルゲート、ビット線、ワード線、選択ゲートおよびソース線構造接触部のための導電層を同時に形成する。
この発明の別の局面では、高誘電体（たとえばアルミナ）層を形成した後およびＬＩ開口がエッチングされる前に、周辺領域に形成されたゲート酸化物を保護するために第１の（たとえば薄い）ポリ層がウェハの上に形成されてもよい。洗浄の後、第２のポリ層が次いで第１のポリ層の上に形成されて、基板へのＡＲＶＳＳ開口を充填する。
さらに別の局面では、ＶＳＳ注入物はＡＲＶＳＳ構造を中密度ドレイン（medium density drain）（ＭＤＤ）領域に接合する。
さらに別の局面では、局部相互接続開口は、アレイソース線（ＡＲＶＳＳ）領域において局部相互接続マスクを使用してエッチングされる。
この発明の一局面では、基板の上にある多層誘電体−電荷トラップ−誘電体スタックは、ウェハの基板の上にある第１の酸化物層と、第１の酸化物層の上にある窒化物層と、窒化物層の上にある第２の酸化物層とから成っており、または別のこのような多層ＯＮＯ型スタックから成っている。
したがって、この発明は従来の方法の加工ステップよりも少ない加工ステップを必要とする、尺度決めされたメモリデバイスの製造を容易にする。有益なことに、この発明の製造方法は、必要な深さまで除去することが従来から特に困難であったＳＴＩのエッチングを回避する。さらに、この発明の製造方法は、従来のソース線トレンチ開口での不十分なケイ素化に由来するソース線接続の失敗に起因するデバイスの故障を軽減する。加えて、この発明の製造方法は、ウェハのメモリセルゲート、ビット線、ワード線、選択ゲートおよびソース線構造接触部の形成とともにＯＮＯスタックの上のポリ層上に同時に形成された平坦な導電性シリサイド層を有利に提供する。したがって、より単純な製造プロセスが実現される。
先のおよび関連する目的を達成するために、以下の説明および添付の図面は、この発明の特定の例示的な局面および実現例を詳細に説明する。これらは、この発明の原理を利用できるさまざまな方法のうちのいくつかを示しているに過ぎない。この発明の他の目的、利点および新規の特徴は、図面とともに考慮するとこの発明の以下の詳細な説明から明白になる。
発明を実施するための形態
この発明の１つ以上の実現例について図面を参照してここで説明し、図面中では同様の参照数字は全体を通じて同様の要素を指すために使用され、さまざまな構造は必ずしも一定の比例に応じて描かれていない。この発明は、以下に示し、記載するＮＡＮＤフラッシュメモリデバイスにおける共通のソース相互接続手段のために使用され得る、改良されたフラッシュメモリアレイソース線構造（ＡＲＶＳＳ）を製造するためのシステムおよび方法に関する。加えて、この発明の方法は、たとえばＮＡＮＤ型メモリアーキテクチャに有用であり得るように、メモリデバイスのコア領域にＡＲＶＳＳ構造、ワード線および選択ゲートトランジスタ構造を同時に製造することを提供する。この発明はＦＮプログラミング、ＦＮ消去、チャネルホットエレクトロンプログラミングおよびホットホール消去または他のスキームなどのさまざまなタイプの操作スキームで利用できることが認識され、この発明は本明細書に具体的に示し、記載する実現例に限定されないことが認識される。
最初に図１を参照して、例示的な図は、この発明の１つ以上の局面に従って製造され得るようなＮＡＮＤアレイ１０２を備えるＮＡＮＤフラッシュメモリデバイス１００の例示的なコア領域または部分を示す。例示的なＮＡＮＤアレイ１０２は１つ以上のセル１０４を含み、たとえば断面Ａ−Ａ′において導電性（たとえば金属、Ｍ１層の）ビット線（たとえばＢＬ0からＢＬ3）１１０の列に沿って活性領域１０６内でソース−ドレインが直列に相互接続され、各ビット線１１０のソース端部は、たとえば断面Ｃ−Ｃ′において選択ソースゲート（トランジスタ）１１６によって導電性アレイ共通ソース線ＡＲＶＳＳ１１２に結合される。各ビット線１１０の列のドレイン端部は選択ドレインゲート（トランジスタ）１２４を介してビット線接触部１２０に結合される一方で、関連付けられるビット線１１０内の個々のセル１０４は、たとえば断面Ｄ−Ｄ′において、各メモリセル１０４のゲートに接続されたワード線（たとえばＷＬ0からＷＬN）１３０の行を介して選択され
る。ＮＡＮＤアレイビット線ＢＬ１１０はたとえば、ドレイン選択ゲート１２４とソース選択ゲート（トランジスタ）１１６との間に３２個のマルチビットセル１０４の一連のストリングを備え得る。
たとえばシリサイド層を備える導電性アレイ共通ソース線ＡＲＶＳＳ１１２は、Ｍ２金属層上のグローバルＶＳＳ相互接続部を介して共通の接地（図示せず）に接続するためのＡＲＶＳＳ接触部１３２を有する。さらに、金属ＶＳＳ線１３４はＡＲＶＳＳ接触部１３２を介してアレイソース線ＡＲＶＳＳ１１２に接続する。ＡＲＶＳＳ１１２はたとえば１２８個のビット線共通ソースセグメント相互接続部を供給する。ビット線ＢＬ１１０の列の間には、ビット線活性エリア１０６、およびＮＡＮＤアレイ１０２のメモリセル１０４の列に関連付けられるビット線１１０を隔離および分離するために、断面Ｂ−Ｂ′においてシャロートレンチアイソレーション（ＳＴＩ）１３６（たとえば酸化物誘電体材料）の列領域がある。
従来の製造方法では、導電性アレイソース線ＡＲＶＳＳ１１２はさらに、隣接するビット線１１０の間のＡＲＶＳＳ１１２のセグメントを電気的に相互接続して連続的なアレイソース線ＡＲＶＳＳ１１２を形成する局部相互接続部（ＬＩ）１４０を利用する。しかしながら、従来のアレイソース線は、この構造をより長く、したがってより抵抗性のあるものにする、非常に起伏のある形状を有する可能性があり、時おり断絶を有する可能性がある。これは、ＣｏＳｉ（コバルトシリサイド）が時として、ＳＴＩ１３６の領域に深くエッチングされたトレンチ（図３Ｂの参照符３２４）の側壁上には形成し得ないために発生する。
図１のＮＡＮＤアレイ１０２のアレイソース線構造１１２、ワード線１３０およびビット線接触部１２０のためのビット線接触領域１３８は、以下にさらに詳細に示すように、この発明のさまざまな方法に従って同時に製造され得る。したがって、個々のフラッシュセル１０４は、対象のセル１０４の境界を示す、関連付けられるワード線およびビット線ドレイン選択ゲート１２４ならびにビット線ソース選択ゲート１１６に適切な電圧を印加することによって選択されることができる。この例では図１の例示的なＮＡＮＤアレイ１０２を示すが、この発明の１つ以上の局面は他のアレイタイプおよびアーキテクチャにも適用可能であることが理解されるべきである。
図２Ａは、従来の方法に従って半導体ウェハに形成された図１のフラッシュメモリデバイス１００のＮＡＮＤアレイ１０２のビット線などの、ビット線の列１１０に沿って切断された例示的なビット線の断面Ａ−Ａ′２００を示す。同様に、図２Ｂは、図１のフラッシュメモリデバイス１００のＮＡＮＤアレイ１０２のワード線などの、ワード線の行１３０に沿って切断された例示的なワード線の断面Ｄ−Ｄ′２５０を示す。ＮＡＮＤアレイ１０２はたとえば関連付けられるメモリセル１０４の３２本のワード線１３０を備える。断面Ａ−Ａ′２００のビット線１１０に沿ったメモリセル１０４のワード線１３０は、選択ソースゲート（select source gate）（ＳＳＧ）トランジスタ１１６によって選択されると、アレイソース線構造１１２を介してＶＳＳ共通接地を供給される。断面Ａ−Ａ′２００のビット線１１０の他端では、メモリセル１０４のワード線１３０は、ビット線接触領域１３８、ビット線接触部１２０およびＭ１ビット線１１０を介して選択ドレインゲート（select drain gate）（ＳＤＧ）トランジスタ１２４によってアクセスされる。
データがワード線１３０から読取られるとき、選択ドレインゲートトランジスタ１２４および選択ソースゲートトランジスタ１１６が選択される。電流は、金属ビット線１１０からドレイン接触部および選択ドレインゲート１２４を通ってメモリセルアレイに流れる。選択ソースゲート１１６を通過した後、電流は最終的にＡＲＶＳＳ１１２に流れる。ＡＲＶＳＳ１１２は、メモリの選択されたブロックにおけるすべてのビット線からの電流を
蓄積する。ワード線１３０に沿ったセルのプログラミングの間、選択ソースゲート１１６はオフになるのに対して、選択ドレインゲート１２４はオンになる。ＡＲＶＳＳ１１２は通常このときに接地されるが、選択ソースゲート１１６にバックバイアスを与えて確実に電流を遮断するために選択ソースゲート１１６の拡散部２０６にバイアスを供給するようにＡＲＶＳＳが使用される別の場合または方法が存在する。消去中は、ＡＲＶＳＳは浮遊状態のままである。このように、従来の操作スキームは、この発明に従って形成された構造に関連して使用され得る。
図２Ａおよび図２ＢのＮＡＮＤアレイ１０２は、ソースおよびドレイン活性領域１０６が典型的にはｎ型不純物の第１の注入物２０６（たとえばリン、ｎ−ドーパント）でドープされ、ビット線接触領域１３８およびアレイ共通ソース線ＡＲＶＳＳ１１２が典型的には側壁スペーサ２０９を使用してｎ型不純物のさらなる第２の注入物２０８（たとえばリン、ｎ＋ドーパント）でドープされ得るＰ型基板２０４を備える。ＮＡＮＤアレイ１０２はさらに、たとえば上部ＳｉＯ2層と下部ＳｉＯ2層との間に位置するシリコン窒化物層を備える、典型的なＯＮＯ層またはスタック２１０などの電荷トラップ層を備える。ポリシリコンゲート２１２（たとえば３２本のワード線１３０）は、ＯＮＯスタック２１０の上部酸化物層の上にあり、ｎ型不純物でドープされ得る。
図２Ｂの断面Ｄ−Ｄ′２５０に示すように、シャロートレンチアイソレーション（ＳＴＩ）領域１３６はＮＡＮＤアレイ１０２のビット線１１０および活性領域１０６を分離ならびに隔離する。
図３Ａ〜図３Ｃは、図１、図２Ａおよび図２ＢのＮＡＮＤフラッシュメモリデバイスを製造する際の従来のアレイソース線の加工のさらなる詳細を、従来の加工方法を使用して半導体ウェハに形成されたＮＡＮＤフラッシュメモリデバイスのビット線に沿った断面Ａ−Ａ′３００において、ビット線間のＳＴＩ領域に沿った断面Ｂ−Ｂ′３０１において、およびアレイソース線に沿った断面Ｃ−Ｃ′３０２において、それぞれに示す。図３Ａ〜図３Ｃに示す従来の構造は、図２Ａおよび図２Ｂの構造と同様であり、したがって、簡潔にするために再び詳細に説明する必要はない。図３Ａ〜図３Ｃの構造および形成は、第１のビット線ＢＬ接触部分３０４と、アレイＶＳＳまたはＡＲＶＳＳ領域３０６と、基板２０４のＡＲＶＳＳ領域３０６の右に延在する第２のビット線接触部分３０８とに分割され得る。
以前に記載したそれらの構造および特徴に加えて、図３Ａ〜図３Ｃの従来のアレイソース線の加工は、ＯＮＯ層２１０の上に形成されたＡｌ2Ｏ3アルミナ誘電体層３１２と、ポリシリコン層３１４と、ポリシリコン層３１４に形成された導電性ＣｏＳｉまたはシリサイド層３１６から成るポリシリコンゲートまたはワード線構造（たとえば２１２、１１６、１２４、１３０）を含み得る。導電性シリサイド層３１６は、ワード線のためのメモリセルゲートの間でおよびＡＲＶＳＳ領域３０６のアレイソース線１１２に沿って電気的に相互接続するために使用される。導電性シリサイド層３１６は、たとえば下にある注入された領域２０６および２０８と図１および図３ＣのＶＳＳ接触部１３２との間によりよい電気的接続を与えるためにも使用される。
図１、図２Ａ、図２Ｂおよび図３Ａ〜図３Ｃのアレイソース線ＡＲＶＳＳ１１２の従来のアレイソース線の加工では、ＳＴＩ１３６を通ってＡＲＶＳＳ領域３０６における下にある第２の注入物領域２０８までトレンチまたは開口３２４をエッチングするために局部相互接続（ＬＩ）マスク３２２が典型的には必要とされる。その後、導電性シリサイド層３１６がポリシリコン基板２０４の第２の注入物領域２０８におけるトレンチ開口３２４の底部に形成されて、隣接するビット線１１０の隣接するアレイソース線１１２のセグメント間に局部相互接続部（ＬＩ）１４０を形成する。しかしながら、この局部相互接続部の断絶が従来の方法では一般的であるので、この従来の深さでおよびトレンチの横の側壁にシリサイドを形成することは困難である可能性がある。
加えて、図３Ｂの断面３０１および図３Ｃの断面３０２はそれぞれに、従来の方法ではＳＴＩ１３６にエッチングされた開口３２４がアレイソース線ＡＲＶＳＳ１１２の第２の注入物領域２０８に対しておよび導電性シリサイド層３１６に対して非常に波打った表面を形成することをさらに示す。この従来の態様で形成されたＡＲＶＳＳ１１２では、アレイソース線１１２の有効長は長く、したがって線の抵抗が比較的高い。さらに、選択ソースゲート１１６への位置合わせを確実にするために、ＬＩマスク３２２の慎重な配置およびアレイソース線１１２の形成に関連付けられる他の特徴が必要とされる可能性がある。
この発明に従って、ＮＡＮＤフラッシュメモリデバイスにアレイソース線を形成する方法を提示する。図４Ａおよび図４Ｂは構造の例示的な実現例を示し、図５Ａおよび図５Ｂはこの発明に従ってそれらの構造を形成する２つの例示的な方法５００および５５０をそれぞれに示す。図４Ａおよび図４Ｂの多くの要素は先行技術の図２Ａおよび図３Ａ〜図３Ｃの文脈で以前に記載したものと同様であるが、図１および図２Ｂを使用することは先行技術およびこの発明の特定の局面の両方の共通の要素を示すのに役立ち得る。
たとえば、図４Ａおよび図４Ｂは、この発明の１つ以上の局面に従って半導体ウェハに形成され得るような図１のＮＡＮＤフラッシュメモリデバイス１００のアレイ１０２などの、ビット線に沿った例示的なアレイの断面Ａ−Ａ′４００およびアレイソース線に沿った例示的なアレイの断面Ｃ−Ｃ′４３０をそれぞれに示す。
図４Ａはたとえば、この発明の形成方法ではアレイソース線ＡＲＶＳＳ１１２が基板４０４の上の選択ソースゲートＳＳＧ１１６、選択ドレインゲートＳＤＧ１２４およびワード線１３０と同時に形成され得ることを示し、アレイ１０２は第１のビット線（bitline）（ＢＬ）接触領域４０５と、ＡＲＶＳＳ領域４０６と、第２のＢＬ接触領域４０８とに分割され得る。
図４Ｂの断面図４３０はさらに、下にある基板４０４までＳＴＩ４０９がエッチングされる必要はないが、代わりにアレイソース線１１２が、ゲートポリ層４１１内に形成されたシリサイド層４１０を備えてＳＴＩ４０９および基板４０４の上に全面的に形成されることを示す。したがって、従来の加工方法と比較して、この発明のアレイソース線１１２は、アレイ１０２のＳＴＩ４０９および基板４０４の上にあるゲートポリ層４１１内に形成されたシリサイド層４１０を備える、より導電性のある平坦な構造をＡＲＶＳＳ領域４０６に形成する結果、隣接するビット線１１０のセグメント間に連続性がある可能性がより高い。
図４Ａおよび図４ＢのＮＡＮＤアレイ１０２は、たとえば関連付けられるメモリセル１０４の複数のワード線１３０（たとえば３２本のワード線）を備え得る。断面Ａ−Ａ′４００のビット線１１０に沿ったメモリセル１０４のワード線１３０は、選択ソースゲート（ＳＳＧ）トランジスタ１１６によって選択されると、アレイソース線構造１１２を介してＶＳＳ共通接地を供給される。断面Ａ−Ａ′４００のビット線１１０の他端では、メモリセル１０４のワード線１３０は、ビット線接触領域１３８、ビット線接触部１２０およびＭ１ビット線１１０を介して選択ドレインゲート（ＳＤＧ）トランジスタ１２４によってアクセスされる。
図４Ａおよび図４ＢのＮＡＮＤアレイ１０２は、ソースおよびドレイン活性領域１０６が典型的にはｎ型不純物の第１の注入物４１２（たとえばリン、ｎ−ドーパント）でドープされ、ビット線接触領域１３８およびアレイ共通ソース線ＡＲＶＳＳ１１２が典型的に
は側壁スペーサ４１８を使用してｎ型不純物のさらなる第２の注入物４１６（たとえばリン、ｎ＋ドーパント）でドープされ得るＰ型基板４０４を備え得る。ＮＡＮＤアレイ１０２はさらに、たとえば上部ＳｉＯ2層と下部ＳｉＯ2層との間に位置するシリコン窒化物層を備える、典型的なＯＮＯ層またはスタック４２０などの電荷トラップ層を備える。
図４Ａ〜図４Ｂのアレイソース線の加工では、ＯＮＯスタック４２０の上にあるポリシリコンゲートまたはワード線構造（たとえば１１６、１２４、１３０）はさらに、ＯＮＯスタック４２０の上に形成された高誘電体材料層４２２（たとえばＡｌ2Ｏ3アルミナ、酸化ハフニウム）と、ｎ型不純物でドープされ得るポリシリコン層４１１と、ポリシリコン層４１１に形成された導電性ＣｏＳｉまたはシリサイド層４１０とから成っていてもよい。導電性シリサイド層４１０は、ワード線のためのメモリセルゲートの間でおよびＡＲＶＳＳ領域４０６のアレイソース線１１２に沿って電気的に相互接続するために使用される。導電性シリサイド層４１０は、たとえば下にある注入された領域４１２または４１６と図１、図３Ｃおよび図４ＢのＶＳＳ接触部１３２との間によりよい電気的接続を与えるためにも使用される。ポリシリコン層４１１は、ＯＮＯＡスタックの開口４２６を通って、ｎがドープされたＡＲＶＳＳ領域４１６まで延在し、ｎがドープされたＡＲＶＳＳ領域４１６は、選択ソースゲートＳＳＧトランジスタ１１６の、ｎがドープされた活性領域４１２にアレイソース線１１２を一体化させることになる。
図５Ａおよび図５Ｂでは、この発明の１つ以上の局面に従って図１、図４Ａおよび図４ＢのデバイスなどのＮＡＮＤフラッシュメモリデバイスのコア領域にワード線および選択ゲート構造とともに同時に形成されるアレイソース線構造を製造するための例示的な方法５００および５５０を示す。方法５００および５５０は一連の動作または事象として以下に示し、記載するが、この発明はこのような動作または事象の示す順序付けによって限定されないことが認識される。たとえば、いくつかの動作は、この発明に従って、異なる順序で、ならびに／または本明細書に示すおよび／もしくは記載するものとは別に他の動作または事象と同時に行なわれてもよい。加えて、この発明に従って方法論を実現するために、示すステップがすべて必要とされ得るわけではない。さらに、この発明に従う方法は、本明細書に示し、記載する構造の形成および／または加工に関連して、ならびに示さない他の構造に関連して実現されてもよい。一例では、図１、図４Ａ、図４Ｂ、図６Ａ〜図６Ｊおよび図７Ａ〜図７Ｊに関して以下に示し、記載するように、方法５００および５５０またはその変形例がＮＡＮＤ型メモリデバイスおよび関連付けられる構造を製造する際に使用されてもよい。
図５Ａの方法５００はたとえば５０４で開始し、標準的なプロセスを使用して、基板４０４およびＳＴＩ（たとえば図１および図２Ｂの１３６または図４Ｂの４０９）の上にある多層ＯＮＯスタック４２０などの多層誘電体−電荷トラップ−誘電体スタックの第１の酸化物層および窒化物層が５１０において形成される。公知の酸化および／または堆積技術を含む任意の適切なプロセスステップならびに材料が、５１０においてＯＮＯ層を形成する際に利用されてもよい。５１０において形成される層は、ＯＮＯスタック４２０を含むがそれに限定されない他の誘電体−電荷トラップ−誘電体多層スタックであり得る。酸化物誘電体の場合、最適なデバイスおよび信頼性の性能が得られるように、酸化物層のいずれかが窒化物または他のドーパントを含み得る。加えて、窒化物層は、デバイス性能および信頼性性能の向上を促進するために、Ｓｉ、Ｎおよび／または酸素などのドーパントが豊富であり得る。基板の上にある完成した多層ＯＮＯスタック４２０の層はたとえば、ウェハの基板の上にある第１の酸化物層と、第１の酸化物層の上にある窒化物層と、窒化物層の上にある第２の酸化物層とから成っている場合もあれば、別のこのような多層ＯＮＯ型スタック４２０から成っている場合もある。
５１２において、第１の注入物は、たとえばＶＳＳ注入物マスクを用いてＯＮＯスタッ
ク４２０の第１の酸化物層および窒化物層を通して注入されるＮ＋イオンドーパントを使用してＡＲＶＳＳ領域４０６で達成される。その後の熱サイクリングの後、このｎがドープされたＡＲＶＳＳ注入物４１６は選択ソースゲートＳＳＧトランジスタ１１６のソース／ドレイン活性領域１０６にアレイソース線１１２を一体化させることになる。
５１４において、ＯＮＯスタック４２０の第２のまたは上部の酸化物層が窒化物層の上に形成され、アルミナＡｌ2Ｏ3（Ａ）層４２２が後にアレイのコア領域における第２の酸化物層の上に形成され、このようにＯＮＯＡスタック（たとえば４２０および４２２）を形成する。その後、ＯＮＯＡスタック（４２０および４２２）を周辺（図示せず）から除去し、ゲート酸化物層（gate oxide layer）（ＧＯＸ）（図示せず）が従来の熱酸化物によって周辺領域に形成され得る。
５１６において、たとえば局部相互接続マスクを使用して、開口４２６がＡＲＶＳＳ領域４０６における基板４０４に至るまでＯＮＯＡスタック（たとえば４２０および４２２）にエッチングされる。
５１８において、たとえばＨＦリンス剤を使用してデバイス１００の表面を洗浄し、ポリシリコンの層４１１を堆積させる。自然酸化物を除去する必要があり、ゲート酸化物が露出されているので、酸化物の厚さを制御するために周辺のゲート酸化物の喪失を考慮に入れるべきである。５２０において、ポリシリコン４１１の選択的な部分がエッチングされて、ＶＳＳを形成する。
５２２において、アルミナ層４２２もＯＮＯ層に至るまでエッチングされて、ゲート構造（たとえば１１６、１２４、１３０）およびアレイソース線構造１１２を規定する。次いで、ドーパント（たとえばＭＤＤｎ型）がＯＮＯスタック４２０を通してソース／ドレイン活性領域１０６に注入される４１２。５２４において、側壁スペーサ４１８が形成されて、５２６において注入される後続のアレイＮ＋注入物（array N+ implant）（ＡＮＩ）４２８を誘導する。その後、５２８において、ＣｏＳｉ層４１０が形成されて、隣接するビット線１１０の隣接するＡＲＶＳＳ領域４０６の間のポリシリコン４１１上に比較的平坦な、したがってより短く、より導電性のあるアレイソース線ＡＲＶＳＳ１１２を与える。従来の方法では、これらの隣接するビット線ＡＲＶＳＳ領域４０６は、非常に起伏のある、したがってより長い経路を有する局部相互接続部ＬＩ１４０によって接合されるであろう。この局部相互接続部ＬＩ１４０は、深いＳＴＩエッチングを必要とする可能性があり、高い割合の断絶不良を生じやすい可能性がある。
図５Ｂの方法５５０は、図５Ａの方法５００と同様であり、したがって簡潔にするために再び完全に説明する必要はない。方法５５０にはたとえば、図５Ａのステップ５１４の、周辺のＯＮＯＡスタック（たとえば４２０および４２２）の除去および周辺領域（図示せず）でのゲート酸化物ＧＯＸ層（図示せず）の形成の後に、ステップ５６５において第１の（たとえば薄い）ポリシリコン層を堆積させることがさらに加わる。５６６において、ＶＳＳを形成するためのステップ５１６のエッチングはさらに、第１のポリシリコン層をエッチングすることを備える。５６８において、５１８の洗浄ステップが再び以前のとおりに達成されて自然酸化物を除去するが、ゲート酸化物はここでは周辺領域の第１のポリシリコン層によって覆われかつＨＦリンス剤から保護されているので、周辺のゲート酸化物の喪失はこの発明のこの方法の局面では問題ではない。ポリの理想的な厚さを得るために、ステップ５６８はさらに第１のポリシリコン層の上に第２のポリシリコン層を堆積させることを備える。その後、図５Ｂのステップ５７０〜５８０は以前の図５Ａのステップ５２０〜５４０のとおりに進み、ステップ５７０〜５８０では２つのポリシリコン層が加工され、１つの層と考えられることができる。
図６Ａ〜図６Ｊは、図５Ａの方法５００に従って、図１、図４Ａおよび図４Ｂの１０２のアレイと同様のＮＡＮＤフラッシュメモリアレイ６０２のコア領域におけるポリシリコン層（たとえば４１１）内に例示的なアレイソース線構造１１２を製造する、ビット線１１０に沿った図１のＡ−Ａ′における断面図を示す。図６Ａ〜図６Ｊの方法は、第１のＢＬ接触領域６０５、ＡＲＶＳＳ領域６０６および第２のＢＬ接触領域６０８におけるアレイ６０２の基板６０４内での例示的な形成を示す。
図６Ａはたとえば、標準的なプロセスを使用して、半導体アレイ６０２における基板６０４およびＳＴＩ（たとえば図１および図２Ｂの１３６または図４Ｂの４０９）の上に多層ＯＮＯスタック６２０などの多層誘電体−電荷トラップ−誘電体スタックの第１の酸化物層６１０および窒化物層６１１を形成することを示す。
図６Ａでは、例示的な多層ＯＮＯスタック６２０の第１の酸化物層６１０および窒化物層６１１は最初に、図５Ａの方法のステップ５１０に従って、アレイ６０２の基板６０４およびＳＴＩ（たとえば図１および図２Ｂの１３６または図４Ｂの４０９）の上に形成される。多層ＯＮＯスタック６２０の層はたとえば、基板６０４およびＳＴＩ１３６の上に形成されたＳｉＯ2などの第１の酸化物層６１０と、第１の酸化物６１０の上に形成された窒化物層６１１と、窒化物層６１１の上に形成された第２の酸化物層６１２とから成っていてもよい。たとえばこれらの材料は、概して６１４によって示される個々の堆積および／または酸化ステップによって形成され得る。以前に記載したように、多層スタックは、図１、図４Ａおよび図４Ｂ中のものなどのＳＯＮＯＳ ＮＡＮＤ型アレイに好適な層および材料の他の組合せから成っていてもよい。
図６Ｂでは、次いで、たとえばＶＳＳ注入マスクおよびＶＳＳ注入プロセス６１６を使用して、Ａｓ、Ｐまたは別のｎ型イオン種などのドーパントを方法ステップ５１２と同様に注入し、ＡＲＶＳＳ領域６０６における第１の酸化物層６１０および窒化物層６１１を通して基板６０４に注入し、図６Ｂのアレイ６０２の基板６０４にＮ＋注入物領域６１８を形成する。その後の熱サイクリングのために、注入物領域６１８ａは、ソース選択ゲートトランジスタ１１６のソース／ドレイン活性領域１０６（ＭＤＤ）にアレイソース線ＡＲＶＳＳ１１２を後に一体化させることになる注入物領域６１８を形成するのに十分に拡散することが可能である。
図６Ｃでは、上部酸化物層（たとえばＳｉＯ2）６１２および上にある高誘電体（たとえばＡｌ2Ｏ3アルミナ）層６２２が次いで、図５Ａの方法の方法ステップ５１４と同様に別の酸化および／または堆積プロセス６２４によって形成される。示さないが、次いでＯＮＯＡスタック（たとえば６２０および６２２）を周辺領域（図示せず）から除去し、ゲート酸化物層（ＧＯＸ）（図示せず）がその後周辺に形成される。
図６Ｄでは、図５Ａのステップ５１６に関連して記載したように、たとえば局部相互接続マスクを使用して、開口６２６がＡＲＶＳＳ領域６０６における基板６０４に至るまでＯＮＯＡスタック（たとえば６２０および６２２）にエッチングされる６２７。
図６Ｅでは、図５Ａのステップ５１８に記載したように、たとえばＨＦリンス剤を使用してアレイ６０２のウェハの表面を洗浄し、ポリシリコン６２８の層が堆積プロセス６３０によって施される。ポリシリコン層６２８は概して基板６０４に至るまで開口６２６を充填して、ＳＳＧトランジスタ（たとえば１１６）活性（ソース／ドレイン）領域（たとえば１０６）にアレイソース線ＡＲＶＳＳ（たとえば１１２）を一体化させる手段を後に与える。洗浄中に、自然酸化物（図示せず）を表面から除去する必要があり、ゲート酸化物（図示せず）が露出されているので、酸化物の厚さを制御するために周辺のゲート酸化物の喪失を考慮に入れるべきである。ポリシリコン層の堆積は、化学気相成長（chemical
vapor deposition）（ＣＶＤ）プロセスまたは公知の他のこのようなプロセス、その後に続くパターニングを使用して達成され得る。図６Ｆでは、ステップ５２０に関連して記載したように、エッチングプロセス６３２においてポリシリコン層６２８の選択的な部分を次いで除去して、たとえばＡＲＶＳＳ領域６０６にＡＲＶＳＳ構造６３４を形成または規定し、第１のＢＬ接触領域６０５および第２のＢＬ接触領域６０８にビット線接触開口６３６（図示しない開口）を形成または規定する。
図６Ｇでは、ステップ５２２に記載したように、アルミナ層６２２の選択的な部分も次いでエッチングプロセス６３８によってＯＮＯスタック６２０に至るまで除去して、ゲート構造（たとえば１１６、１２４、１３０）およびアレイソース線構造６３４または１１２をさらに規定する。次いで、ｎ注入物６４０が形成され、そこではドーパント（たとえばＭＤＤｎ型）が注入プロセス６４２によってＯＮＯスタック６２０を通してソース／ドレイン活性領域１０６およびビット線接触開口６３６に注入される。
図６Ｈでは、ステップ５２４に関連して記載したように、側壁スペーサ６４６が絶縁堆積プロセス６４８によって形成されて、後続のアレイの注入を誘導する。
図６Ｉでは、５２６に記載したように、アレイＮ＋注入物（ＡＮＩ）６５０が、アレイＮ＋注入（ＡＮＩ）プロセス６５０によって、ＢＬ接触領域（たとえば６０５、６０８）における露出したＢＬ開口６３６を通して与えられる。
最後に、図６Ｊでは、ステップ５２８に関連して記載したように、ＣｏＳｉ層６５４がケイ素化プロセス６５６によって形成されて、ポリシリコン６２８に比較的平坦な、したがってより短く、より導電性のあるアレイソース線ＡＲＶＳＳ６３４を与え、隣接するビット線１１０の隣接するＡＲＶＳＳ領域６０６を事実上接合する。対照的に、従来の方法では、これらの隣接するビット線ＡＲＶＳＳ領域６０６は、非常に起伏のある、したがってより長い経路を有する局部相互接続部ＬＩ１４０によって接合されるであろう。この局部相互接続部ＬＩ１４０は、深いＳＴＩエッチングを必要とする可能性があり、高い割合の断絶不良を生じやすい可能性がある。なぜなら、ＣｏＳｉが時として、深いＳＴＩトレンチの側壁上には形成し得ないためである。
このように、この発明の方法に従って、選択ゲートおよびワード線と同時に形成されたポリシリコン層に局部相互接続部が形成され、そのポリシリコン層を使用して局部相互接続部が形成される。有利に、ＯＮＯ層（たとえば６２０、４２０）、ＳＴＩ（たとえば４０９）および基板（たとえば６０４、４０４）の上に全面的に形成された、改良された相互接続部の方法が可能になり、それによって深いＳＴＩエッチングおよび充填のプロセスステップを無くす。
この発明の別の同様の実現例では、図７Ａ〜図７Ｊは、図５Ｂの方法５５０に従って、図１、図４Ａおよび図４Ｂの１０２のアレイと同様のＮＡＮＤフラッシュメモリアレイ７０２のコア領域におけるポリシリコン層（たとえば４１１）内に例示的なアレイソース線構造１１２を製造する、ビット線１１０に沿った図１のＡ−Ａ′における他の断面図を示す。図７Ａ〜図７Ｊの方法は、第１のＢＬ接触領域７０５、ＡＲＶＳＳ領域７０６および第２のＢＬ接触領域７０８におけるアレイ７０２の基板７０４内での例示的な形成を示す。
図７Ａはたとえば、標準的なプロセスを使用して、半導体アレイ７０２における基板７０４およびＳＴＩ（たとえば図１および図２Ｂの１３６または図４Ｂの４０９）の上に多層ＯＮＯスタック７２０などの多層誘電体−電荷トラップ−誘電体スタックの第１の酸化物層７０４および窒化物層７０８を形成することを示す。
図７Ａでは、例示的な多層ＯＮＯスタック７２０の第１の酸化物層７１０および窒化物層７１１は最初に、図５Ｂの方法のステップ５６０に従って、アレイ７０２の基板７０４およびＳＴＩ１３６の上に形成される。多層ＯＮＯスタック７２０の層はたとえば、基板７０４およびＳＴＩ１３６の上に形成されたＳｉＯ2などの第１の酸化物層７１０と、第１の酸化物７１０の上に形成された窒化物層７１１と、窒化物層７１１の上に形成された第２の酸化物層７１２とから成っていてもよい。たとえばこれらの材料は、概して７１４によって示される個々の堆積および／または酸化ステップによって形成され得る。以前に記載したように、多層スタックは、図１、図４Ａおよび図４Ｂ中のものなどのＳＯＮＯＳ
ＮＡＮＤ型アレイに好適な層および材料の他の組合せから成っていてもよい。
図７Ｂでは、次いで、たとえばＶＳＳ注入マスクおよびＶＳＳ注入プロセス７１６を使用して、Ａｓ、Ｐまたは別のｎ型イオン種などのドーパントを方法ステップ５６２と同様に注入し、ＡＲＶＳＳ領域７０６における第１の酸化物層７１０および窒化物層７１１を通して基板７０４に注入し、図７Ｂのアレイ７０２の基板７０４にＮ＋注入物領域７１８を形成する。その後の熱サイクリングのために、注入物領域７１８ａは、ソース選択ゲートトランジスタ１１６のソース／ドレイン活性領域１０６（ＭＤＤ）にアレイソース線ＡＲＶＳＳ１１２を後に一体化させることになる注入物領域７１８を形成するのに十分に拡散することが可能である。
図７Ｃでは、図５Ｂの方法の方法ステップ５６４と同様に、上部酸化物層（たとえばＳｉＯ2）７１２および上にあるＨｉ−Ｋ材料層７２２（たとえばＡｌ2Ｏ3アルミナ（Ａ）または酸化ハフニウム）が次いで別の酸化および／または堆積プロセス７２４によって形成され、次いでＯＮＯＡスタック（たとえば７２０および７２２）を周辺領域（図示せず）から除去し、ゲート酸化物ＧＯＸ層（図示せず）が周辺領域に形成される。さらに、Ｈｉ−Ｋ材料層７２２の上にある第１のポリシリコン層７２５が次いで、図５Ｂの方法の方法ステップ５６５と同様に、別の堆積プロセス７２５ａによって形成される。第１のポリシリコン層７２５は、後の洗浄操作中に周辺のゲート酸化物層に保護を与える。
図７Ｄでは、図５Ｂのステップ５６６に関連して記載したように、たとえば局部相互接続マスクを使用して、開口７２６がＡＲＶＳＳ領域７０６における基板７０４に至るまで第１のポリシリコン層７２５およびＯＮＯＡスタック（たとえば７２０および７２２）を通してエッチングされる７２７。
図７Ｅでは、図５Ｂのステップ５６８に記載したように、たとえばＨＦリンス剤を使用してアレイ７０２のウェハの表面を洗浄して、自然酸化物を除去する。しかしながら、方法５５０のこの実現例およびステップ５６８の洗浄プロセスでは、ゲート酸化物がここでは第１のポリシリコン層７２５によって覆われかつＨＦリンス剤から保護されているので、周辺のゲート酸化物の喪失は問題ではない。ポリシリコン層の理想的な厚さを得るために、図７Ｅおよび方法ステップ５６８はさらに、堆積プロセス７３０によって施される第２のポリシリコン層７２８を追加することを備える。したがって、方法５５０のこの実現例において第２のポリシリコン層７２８を形成する間に無害の等角のくぼみ７３１が発生し得る。なぜなら、下にある第１のポリシリコン層７２５およびＯＮＯＡ層（たとえば７２０および７２２）のエッチングの後にポリシリコンのより薄い層のみを施す必要があるためである。第２のポリシリコン層７２８は概して基板７０４に至るまで開口７２６を充填して、ＳＳＧトランジスタ（たとえば１１６）活性（ソース／ドレイン）領域（たとえば１０６）にアレイソース線ＡＲＶＳＳ（たとえば１１２）を一体化させる手段を後に与える。第１のポリシリコン層７２５または第２のポリシリコン層７２８の堆積はそれぞれに、化学気相成長（ＣＶＤ）プロセスまたは公知の他のこのようなプロセス、その後に続くパターニングを使用して達成され得る。以下では、第１のポリシリコン層７２５および
第２のポリシリコン層７２８の組合せはそれぞれに、単一のポリシリコン層７２９と総称されてもよく、単一のポリシリコン層７２９と呼ばれてもよい。
図７Ｆでは、ステップ５７０に関連して記載したように、エッチングプロセス７３２においてポリシリコン層７２９の選択的な部分を次いで除去して、たとえばＡＲＶＳＳ領域７０６にＡＲＶＳＳ構造７３４を形成または規定し、第１のＢＬ接触領域７０５および第２のＢＬ接触領域７０８にビット線接触開口７３６（図示しない開口）を形成または規定する。
図７Ｇでは、ステップ５７２に記載したように、アルミナ層７２２の選択的な部分も次いでエッチングプロセス７３８によってＯＮＯスタック７２０に至るまで除去して、ゲート構造（たとえば１１６、１２４、１３０）およびアレイソース線構造７３４または１１２をさらに規定する。次いで、ｎ注入物７４０が形成され、そこではドーパント（たとえばＭＤＤｎ型）が注入プロセス７４２によってＯＮＯスタック７２０を通してソース／ドレイン活性領域１０６およびビット線接触開口７３６に注入される。
図７Ｈでは、ステップ５７４に関連して記載したように、側壁スペーサ７４６が絶縁堆積プロセス７４８によって形成されて、後続のアレイの注入を誘導する。
図７Ｉでは、５７６に記載したように、アレイＮ＋注入物（ＡＮＩ）７５０が、アレイＮ＋注入（ＡＮＩ）プロセス７５２によって、ＢＬ接触領域（たとえば７０５、７０８）における露出したＢＬ開口７３６を通して与えられる。
最後に、図７Ｊでは、ステップ５７８に関連して記載したように、ＣｏＳｉ層７５４がケイ素化プロセス７５６によって形成されて、ポリシリコン７２９に比較的平坦な、したがってより短く、より導電性のあるアレイソース線ＡＲＶＳＳ７３４を与え、隣接するビット線１１０の隣接するＡＲＶＳＳ領域７０６を事実上接合する。対照的に、従来の方法では、これらの隣接するビット線ＡＲＶＳＳ領域７０６は、非常に起伏のある、したがってより長い経路を有する局部相互接続部ＬＩ１４０によって接合されるであろう。この局部相互接続部ＬＩ１４０は、深いＳＴＩエッチングを必要とする可能性があり、高い割合の断絶不良を生じやすい可能性がある。なぜなら、ＣｏＳｉが時として、深いＳＴＩトレンチの側壁上には形成し得ないためである。
このように、この発明の方法に従って、選択ゲートおよびワード線とともに同時に形成されたポリシリコン層に局部相互接続部が形成される。したがって、選択ゲートおよびワード線と同時にアレイソース線を形成することによって、プロセスステップを最小限に抑えることもでき、またはより容易に製造することが可能になり得る。有利に、基板（たとえば７０４、４０４）の上に、概してＯＮＯＡ層（たとえば７２０または４２０および７２２または４２２）ならびにＳＴＩ（たとえば４０９）の上に全面的に形成される、改良された相互接続部の方法が可能になり、それによって深いＳＴＩエッチングおよび不十分なまたは困難な充填のプロセスステップを無くし、これは生産の歩留まりを改善する可能性がある。
その後、この発明の方法の例示的な実現例は終了し、その後、ウェハの他の構造およびデバイスを製造するためにさらなるプロセスステップ（図示せず）を行なうことができ、続いて金属化および他の後端加工が行なわれる。
この発明は１つ以上の実現例に関して示し、説明してきたが、この明細書および添付の図面を読み、理解すると、等価の変更および修正が当業者に想起されることになる。特に上述の構成要素（アセンブリ、デバイス、回路など）によって実行されるさまざまな機能
に関して、このような構成要素を説明するために使用される（「手段」への言及を含む）用語は、特に他に表示がない限り、たとえ本明細書に示す例示的なこの発明の実現例において機能を実行する開示される構造と構造的に等価でないとしても、記載する構成要素の指定された機能を実行する（すなわち機能的に等価である）任意の構成要素に対応するように意図される。加えて、この発明の特定の特徴はいくつかの実現例のうちの１つのみに関して開示されたかもしれないが、このような特徴は、任意の所与のまたは特定の適用例に所望であり得るようにおよび有利であり得るように他の実現例の１つ以上の他の特徴と組合せられてもよい。さらに、「含む（includes）」、「有している（having）」、「有する（has）」、「持つ（with）」という用語またはそれらの変形が詳細な説明または特許請求の範囲において使用される範囲まで、このような用語は「備える（comprising）」という用語と同様の態様で包括的であるように意図される。
産業上の利用可能性
この方法は、アレイソース線の導電性および信頼性が改良されたＮＡＮＤおよび他のフラッシュメモリデバイスにワード線、選択ゲートおよびアレイソース線を同時に製造するために使用される改良された方法ならびにシステムを提供することによって、半導体の製造および加工の分野で利用され得る。
この発明の１つ以上の局面に従って製造され得るようなＮＡＮＤアレイを備えるＮＡＮＤフラッシュメモリデバイスのコア領域の上部平面図である。 従来の方法に従って半導体ウェハに形成されたＮＡＮＤフラッシュメモリデバイスを示す、ビット線に沿った図１のＡ−Ａ′などの断面の部分側面図である。 この発明の１つ以上の局面に従って半導体ウェハに形成されたＮＡＮＤフラッシュメモリデバイスを示す、ワード線に沿った図１のＤ−Ｄ′などの断面の部分側面図である。 従来の方法に従って半導体ウェハに形成された図１、図２Ａおよび図２Ｂのメモリデバイスのさらなる詳細を示す、ビット線に沿った図１のＡ−Ａ′などの断面の部分側面図である。 従来の方法に従って半導体ウェハに形成された図１、図２Ａおよび図２Ｂのメモリデバイスのさらなる詳細を示す、ビット線間のＳＴＩ領域に沿った図１のＢ−Ｂ′などの断面の部分側面図である。 従来の方法に従って半導体ウェハに形成された図１、図２Ａおよび図２Ｂのメモリデバイスのさらなる詳細を示す、アレイソース線に沿った図１のＣ−Ｃ′などの断面の部分側面図である。 この発明の１つ以上の局面に従って半導体ウェハに形成されたＮＡＮＤフラッシュメモリデバイスのさらなる詳細を示す、ビット線に沿った図１のＡ−Ａ′などの断面の部分側面図である。 この発明の１つ以上の局面に従って半導体ウェハに形成されたＮＡＮＤフラッシュメモリデバイスのさらなる詳細を示す、アレイソース線に沿った図１のＣ−Ｃ′などの断面の部分側面図である。 この発明に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にワード線および選択ゲート構造とともに同時に形成されたアレイソース線構造を有するＮＡＮＤ型フラッシュメモリデバイスを製造する例示的な方法を示すフロー図である。 この発明に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にワード線および選択ゲート構造とともに同時に形成されたアレイソース線構造を有するＮＡＮＤ型フラッシュメモリデバイスを製造する例示的な方法を示すフロー図である。 図５Ａの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ａの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ａの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ａの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ａの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ａの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ａの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ａの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ａの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ａの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ｂの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ｂの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ｂの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ｂの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ｂの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ｂの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ｂの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ｂの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ｂの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。 図５Ｂの方法に従って図４Ａおよび図４ＢのＮＡＮＤフラッシュメモリデバイスのコア領域におけるポリシリコン層内にアレイソース線構造を形成する際の例示的なステップを示す、図１のＡ−Ａ′などのビット線に沿った断面の部分側面図である。

Claims (5)

  1. ＮＡＮＤフラッシュメモリのウェハにアレイソース線構造を製造する方法（５５０）であって、
    前記ウェハの基板およびＳＴＩの上に多層誘電体−電荷トラップ−誘電体スタックの第１の誘電体層および電荷トラップ層を形成すること（５６０）と、
    選択ソースゲートトランジスタのソース／ドレイン領域に前記アレイソース線構造を電気的に接続するためにアレイソース線領域にイオン種を注入すること（５６２）と、
    前記多層誘電体−電荷トラップ−誘電体スタックの前記電荷トラップ層の上に第２の誘電体層を形成し、前記第２の誘電体層の上に高誘電体材料層を形成すること（５６４）と、
    周辺領域の前記高誘電体材料層と前記第２の誘電体層と前記電荷トラップ層と前記第１誘電体層とを除去して、前記周辺領域にゲート酸化物層を形成すること（５６４）と、
    前記高誘電体材料層の上と前記周辺領域の前記ゲート酸化物層の上とに第１のポリシリコン層を形成して、前記周辺領域の前記ゲート酸化物層を保護すること（５６５）と、
    前記アレイソース線領域の前記イオン種注入領域における前記第１のポリシリコン層、前記高誘電体材料層および前記多層誘電体−電荷トラップ−誘電体スタックを除去することによって、前記ウェハの前記アレイソース線領域における前記多層誘電体−電荷トラップ−誘電体スタック、前記高誘電体材料層および前記第１のポリシリコン層に局部相互接続開口を規定すること（５６６）と、
    前記局部相互接続開口が規定された後、前記ゲート酸化物層が前記第１のポリシリコン層で覆われた状態でＨＦ（フッ化水素）で前記ウェハの表面を洗浄すること（５６８）と、
    前記洗浄後に前記第１のポリシリコン層の上に第２のポリシリコン層を形成することによって、前記ソース／ドレイン領域に前記アレイソース線構造を相互接続するために使用される前記局部相互接続開口をポリシリコンで充填すること（５６８）と、
    前記第１および第２のポリシリコン層ならびに前記高誘電体材料層を選択的に除去することによって、前記ウェハのビット線接触領域にワード線および選択ドレインゲートトランジスタのゲート構造を、ならびに前記ウェハのアレイソース線領域に前記選択ソースゲートトランジスタのゲート構造およびアレイソース線構造を前記ＳＴＩと交差させて同時に規定すること（５７０，５７２）と、
    前記第１および第２のポリシリコン層ならびに前記高誘電体材料層の前記選択的除去によって形成した開口を通してイオン種を注入して、前記ウェハの前記ビット線接触領域および前記アレイソース線領域に前記ソース／ドレイン領域を形成すること（５７２）とを備え、前記ウェハの前記アレイソース線領域に形成された前記アレイソース線構造は、前記選択ソースゲートトランジスタの前記ソース／ドレイン領域と電気的に接続される、方法。
  2. 前記ビット線接触領域および前記アレイソース線領域に前記ソース／ドレイン領域を形成した後に絶縁層を堆積させることによって、前記ビット線接触領域における前記ゲート構造の側壁上に側壁スペーサを形成し、前記ウェハのアレイソース線領域においてゲートとアレイソース線構造との間を充填すること（５７４）と、
    前記側壁スペーサを形成した後に前記ビット線接触領域にアレイイオン種を注入することと、
    前記アレイイオン種を注入した後にコア領域におけるポリシリコン層にシリサイド層を形成して、メモリセルゲート、ワード線、選択ゲートおよびアレイソース線構造接触部のための導電層を同時に形成することとをさらに備える、請求項１に記載の方法。
  3. アレイソース線領域にイオン種を注入すること（５６２）は、前記アレイソース線領域にＮ＋イオン種を注入して、中密度ドレイン領域に前記アレイソース線構造を電気的に接続させることを備える、請求項１に記載の方法。
  4. 前記アレイソース線領域に前記イオン種を注入すること（５６２）は、ＶＳＳ注入物マスクを使用して達成されて、中密度ドレイン領域に前記アレイソース線構造を電気的に接続させる、請求項１に記載の方法。
  5. 前記多層誘電体−電荷トラップ−誘電体スタックの上に形成された（５６４）前記高誘電体材料層は、アルミナ、酸化ハフニウムおよびＨｉ−Ｋ材料層のうち１つを備える、請求項１に記載の方法。
JP2008509051A 2005-04-25 2006-04-24 Ｎａｎｄフラッシュメモリにおけるアレイソース線 Expired - Fee Related JP4989630B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/113,508 2005-04-25
US11/113,508 US7238569B2 (en) 2005-04-25 2005-04-25 Formation method of an array source line in NAND flash memory
PCT/US2006/015685 WO2006116432A2 (en) 2005-04-25 2006-04-24 Array source line in nand flash memory

Publications (2)

Publication Number Publication Date
JP2008538867A JP2008538867A (ja) 2008-11-06
JP4989630B2 true JP4989630B2 (ja) 2012-08-01

Family

ID=36954543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008509051A Expired - Fee Related JP4989630B2 (ja) 2005-04-25 2006-04-24 Ｎａｎｄフラッシュメモリにおけるアレイソース線

Country Status (7)

Country Link
US (1) US7238569B2 (ja)
EP (1) EP1875506A2 (ja)
JP (1) JP4989630B2 (ja)
KR (1) KR101036669B1 (ja)
CN (1) CN101164169B (ja)
TW (1) TW200644184A (ja)
WO (1) WO2006116432A2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488657B2 (en) * 2005-06-17 2009-02-10 Spansion Llc Method and system for forming straight word lines in a flash memory array
WO2007000808A1 (ja) * 2005-06-28 2007-01-04 Spansion Llc 半導体装置およびその製造方法
KR100856701B1 (ko) * 2006-12-04 2008-09-04 경북대학교 산학협력단 고집적 플래시 메모리 셀 스트링，셀 소자，및 그 제조방법
US7550808B2 (en) * 2007-01-18 2009-06-23 International Business Machines Corporation Fully siliciding regions to improve performance
JP5076548B2 (ja) * 2007-02-22 2012-11-21 富士通セミコンダクター株式会社 半導体装置とその製造方法
KR100882741B1 (ko) 2007-05-16 2009-02-09 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법 및 불휘발성 메모리장치
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US7482217B1 (en) * 2007-12-03 2009-01-27 Spansion Llc Forming metal-semiconductor films having different thicknesses within different regions of an electronic device
KR100966265B1 (ko) * 2008-02-15 2010-06-28 재단법인서울대학교산학협력재단 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법
JP2009289949A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 不揮発性半導体記憶装置
CN101640188B (zh) * 2008-08-01 2011-07-13 中芯国际集成电路制造(上海)有限公司 闪存中源极和漏极的制作方法
US20110221006A1 (en) * 2010-03-11 2011-09-15 Spansion Llc Nand array source/drain doping scheme
TWI473253B (zh) 2010-04-07 2015-02-11 旺宏電子股份有限公司 具有連續電荷儲存介電堆疊的非揮發記憶陣列
KR101139414B1 (ko) * 2010-09-17 2012-04-27 에스케이하이닉스 주식회사 반도체 소자의 형성방법
TWI470741B (zh) * 2012-07-27 2015-01-21 Eon Silicon Solution Inc Nonvolatile memory with intermittent isolation structure and SONOS memory cell and its operation method, production method
US9287406B2 (en) * 2013-06-06 2016-03-15 Macronix International Co., Ltd. Dual-mode transistor devices and methods for operating same
CN104934378B (zh) * 2014-03-21 2018-08-14 中芯国际集成电路制造(上海)有限公司 一种Flash器件及其制备方法
KR102245649B1 (ko) 2014-03-31 2021-04-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN106158656A (zh) * 2015-04-20 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US10199359B1 (en) 2017-08-04 2019-02-05 Sandisk Technologies Llc Three-dimensional memory device employing direct source contact and hole current detection and method of making the same
JP7070032B2 (ja) * 2018-04-25 2022-05-18 ユナイテッド・セミコンダクター・ジャパン株式会社 不揮発性半導体記憶装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2946864A1 (de) * 1978-11-27 1980-06-04 Texas Instruments Inc Nicht-fluechtige halbleiterspeicherelemente und verfahren zu ihrer herstellung
US4242737A (en) * 1978-11-27 1980-12-30 Texas Instruments Incorporated Non-volatile semiconductor memory elements
US4250206A (en) * 1978-12-11 1981-02-10 Texas Instruments Incorporated Method of making non-volatile semiconductor memory elements
US4360900A (en) * 1978-11-27 1982-11-23 Texas Instruments Incorporated Non-volatile semiconductor memory elements
US4288470A (en) * 1978-12-11 1981-09-08 Texas Instruments Incorporated Method of making non-volatile semiconductor memory elements having multiple dielectric layers of silicon nitride, silicon dioxide, and rutile titanium dioxide
US5986931A (en) * 1997-01-02 1999-11-16 Caywood; John M. Low voltage single CMOS electrically erasable read-only memory
US6088268A (en) * 1998-09-17 2000-07-11 Atmel Corporation Flash memory array with internal refresh
TW475267B (en) * 1999-07-13 2002-02-01 Toshiba Corp Semiconductor memory
KR100323140B1 (ko) * 2000-01-17 2002-02-06 윤종용 낸드형 플래쉬 메모리소자 및 그 제조방법
JP4051175B2 (ja) 2000-11-17 2008-02-20 スパンション エルエルシー 不揮発性半導体メモリ装置および製造方法
KR100399363B1 (ko) * 2001-01-11 2003-09-26 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP4901048B2 (ja) * 2001-06-28 2012-03-21 三星電子株式会社 浮遊トラップ型不揮発性メモリ素子
JP4102112B2 (ja) * 2002-06-06 2008-06-18 株式会社東芝 半導体装置及びその製造方法
JP2004047889A (ja) * 2002-07-15 2004-02-12 Sony Corp 不揮発性半導体メモリ装置およびその製造方法
CN1492512A (zh) * 2002-10-23 2004-04-28 �����ɷ� 一种快闪存储器结构及其制作方法
WO2004084314A1 (ja) * 2003-03-19 2004-09-30 Fujitsu Limited 半導体装置とその製造方法
US7283392B2 (en) * 2005-04-26 2007-10-16 Samsung Electronics Co., Ltd. NAND flash memory device and methods of its formation and operation

Also Published As

Publication number Publication date
WO2006116432A2 (en) 2006-11-02
JP2008538867A (ja) 2008-11-06
EP1875506A2 (en) 2008-01-09
CN101164169B (zh) 2010-06-09
CN101164169A (zh) 2008-04-16
KR20080003863A (ko) 2008-01-08
KR101036669B1 (ko) 2011-05-25
TW200644184A (en) 2006-12-16
WO2006116432A3 (en) 2007-03-01
US7238569B2 (en) 2007-07-03
US20060240617A1 (en) 2006-10-26

Similar Documents

Publication Publication Date Title
JP4989630B2 (ja) Ｎａｎｄフラッシュメモリにおけるアレイソース線
US6709922B2 (en) Method of manufacturing semiconductor integrated circuit device including nonvolatile semiconductor memory devices
JP5538838B2 (ja) 半導体装置およびその製造方法
CN100524774C (zh) 存储器单元，存储器单元排列及制造方法
US20060141710A1 (en) NOR-type flash memory device of twin bit cell structure and method of fabricating the same
JP2012114269A (ja) 半導体装置および半導体装置の製造方法
JP5707224B2 (ja) 半導体装置およびその製造方法
JP2006049737A (ja) 半導体装置
CN100405582C (zh) 电荷捕获存储器件及其制造方法
US6797565B1 (en) Methods for fabricating and planarizing dual poly scalable SONOS flash memory
US6620693B2 (en) Non-volatile memory and fabrication thereof
US7303964B2 (en) Self-aligned STI SONOS
US8952536B2 (en) Semiconductor device and method of fabrication
JP4093965B2 (ja) メモリセルを製作する方法
US20060091424A1 (en) Semiconductor device and method of producing a semiconductor device
US7041545B2 (en) Method for producing semiconductor memory devices and integrated memory device
US20040185628A1 (en) Nonvolatile memory device and method of forming same
KR101012128B1 (ko) 스태거 국부 배선 구조를 갖는 메모리 셀 어레이
US8035150B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
JP2004056071A (ja) 半導体素子の製造方法及びその素子
JP6501588B2 (ja) 半導体装置の製造方法
JP5937172B2 (ja) 半導体装置および半導体装置の製造方法
US7232724B1 (en) Radical oxidation for bitline oxide of SONOS

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100601

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100608

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100630

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120223

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120427

R150 Certificate of patent or registration of utility model

Ref document number: 4989630

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees