JP4901048B2 - 浮遊トラップ型不揮発性メモリ素子 - Google Patents

浮遊トラップ型不揮発性メモリ素子 Download PDF

Info

Publication number
JP4901048B2
JP4901048B2 JP2002188646A JP2002188646A JP4901048B2 JP 4901048 B2 JP4901048 B2 JP 4901048B2 JP 2002188646 A JP2002188646 A JP 2002188646A JP 2002188646 A JP2002188646 A JP 2002188646A JP 4901048 B2 JP4901048 B2 JP 4901048B2
Authority
JP
Japan
Prior art keywords
film
insulating film
gate electrode
memory device
blocking insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002188646A
Other languages
English (en)
Other versions
JP2003068897A (ja
Inventor
昌▲ひゅん▼ 李
正達 崔
秉佑 ▲イェ▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2002-0005622A external-priority patent/KR100456580B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003068897A publication Critical patent/JP2003068897A/ja
Application granted granted Critical
Publication of JP4901048B2 publication Critical patent/JP4901048B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0413—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having charge-trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0415—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having ferroelectric gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6893—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode wherein the floating gate has multiple non-connected parts, e.g. multi-particle floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/701—IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/033—Manufacture or treatment of data-storage electrodes comprising ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/689—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having ferroelectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は不揮発性半導体メモリ素子に関するものであって、より詳細には、電荷貯蔵層が備えられた浮遊トラップ型不揮発性メモリ素子に関するものである。
【０００２】
【従来の技術】
不揮発性半導体メモリ素子は、メモリセル構造により浮遊ゲート型メモリ素子と浮遊トラップ型メモリ素子に分けることができる。浮遊ゲート型メモリ素子は、メモリ素子で基板チャネルと調節ゲートとの間の絶縁膜により孤立された導電体である浮遊ゲートを形成し、浮遊ゲート内に自由電荷（ｆｒｅｅ ｃａｒｒｉｅｒｓ）の形態で電荷を貯蔵する方法によりプログラミングを遂行する。浮遊トラップ型メモリ素子は、メモリ素子でゲート電極と半導体基板との間に設けられた非導電性電荷貯蔵層内に形成されるトラップに電荷を貯蔵する方法によりプログラミングを遂行することができる。
【０００３】
浮遊ゲート型メモリ素子は導電体浮遊ゲートを用いるので、浮遊ゲートと基板を離れるトンネリング絶縁膜の一部に欠陥が生じるようになれば、浮遊ゲートに貯蔵された全ての電荷を失うことができる。従って、浮遊ゲート型メモリ素子は信頼性を維持するために、メモリ素子に浮遊トラップ型に比べて相対的に厚いトンネリング絶縁膜が必要である。この場合、トンネリング絶縁膜の厚さを増加させることによって、高い動作電圧が要求されて複雑な周辺回路が必要になる。その結果、半導体装置で素子高集積化の限界を有し、高い消費電力の問題点を有する。
【０００４】
一方、浮遊トラップ型メモリ素子は、電荷が深いレベルのトラップ（ｄｅｅｐｌｅｖｅｌ ｔｒａｐ）に貯蔵されるので、浮遊ゲート型メモリ素子に比べて薄い厚さのトンネリング絶縁膜を用いることが可能である。従って、５Ｖ乃至１０Ｖの低い動作電圧で運用されることができる。又、浮遊ゲート型に比べて簡単な素子構造を有するので、工程が単純であって、高い集積度の実現が容易である。
【０００５】
図１は従来の浮遊トラップ型メモリ素子のＳＯＮＯＳ構成を示す断面図である。
【０００６】
図１を参照すると、浮遊トラップ型メモリ素子には、ｐ−型半導体基板１０の活性領域上に順次に積層されたトンネリング絶縁膜２０、電荷貯蔵層２２、ブロッキング絶縁膜２４及びゲート電極２７で構成されたゲートパターンが位置する。ゲートパターンの両側の活性領域にｎ＋型不純物拡散層２８が形成されている。一般的に前記トンネリング絶縁膜２０は熱酸化膜で形成され、前記電荷貯蔵層２２はシリコン窒化膜で形成される。
【０００７】
図２は図１のI−I'に沿って切断された浮遊トラップ型単位メモリ素子のバンドダイアグラムである。
【０００８】
図２を参照すると、半導体基板１０、トンネリング絶縁膜２０、電荷貯蔵層２２、ブロッキング絶縁膜２４及びゲート電極２７に該当する物質は各々固有のエネルギーバンドギャップを有し、エネルギーバンドギャップの差により各々の界面に電位バリヤー（ｐｏｔｅｎｔｉａｌ ｂａｒｒｉｅｒ）が存在する。従来の浮遊トラップ型メモリ素子で、電荷貯蔵層２２に該当するシリコン窒化膜は約５ｅＶのエネルギーバンドギャップを有し、トンネリング絶縁膜２０としてシリコン酸化膜と電荷貯蔵層２との間の界面で伝導帯（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ）の電位バリヤーは約１ｅｖ、価電子帯（ｖａｌａｎｃｅ ｂａｎｄ）の電位バリヤーは約２ｅＶ程度である。
【０００９】
シリコン窒化膜は三つのトラップレベル（ｔｒａｐ ｌｅｖｅｌ）を有する。シリコン窒化膜のトラップセンターは三つの窒素原子と結合し、一つのダングリングボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄ）を有するシリコン原子で構成される。前記ダングリングボンドに電子が結合されない時、即ち、正孔（ｈｏｌｅ）が結合されている状態は、第１トラップレベルＥ１に位置する。前記ダングリングボンドに電子が一つ結合されている状態は前記第１トラップレベルＥ１より高い第２トラップレベルＥ２に位置し、電子が二つ結合されている状態は、前記第２トラップレベルＥ２より高い第３トラップレベルＥ３に位置する。
【００１０】
浮遊トラップ型不揮発性メモリ装置において、メモリ素子の基本的な動作はシリコン窒化膜のこれらトラップレベルを利用したことである。ゲート電極２７にプラス電圧が印加されれば、トンネリング絶縁膜２０を通じて電子がトンネリングされて電荷貯蔵層２２内のトラップに捕獲される。単位メモリ素子は、電荷貯蔵層２２内に電子が重なることによって、しきい電圧が上昇する。逆に、図３のように、ゲート電極２７にマイナス電圧を印加すれば、電荷貯蔵層２２内のトラップに捕獲されていた電子がトンネリング絶縁膜２０を通じてトンネリングされて半導体基板１０に抜き出る。これと同時に、半導体基板１０から正孔がトンネリング絶縁膜２０を通過してトンネリングされて電荷貯蔵層２２の第１トラップレベルＥ１に捕獲される。これにより、素子のしきい電圧が低くなる
【００１１】
ところで、メモリ素子が正常的な動作を遂行するためには、チャネルから注入される電荷量がゲート電極から注入される電荷量に比べて相対的に多くする必要がある。例えば、ゲート電極にプラス電圧を印加する時、ゲート電極から浮遊トラップに供給される正孔の量とチャネルから浮遊トラップに供給される電子の量が同一であれば、マイナスとプラスの電荷が相殺されてしきい電圧の変化しない。従って、しきい電圧の変化を用いた素子動作は不可能になる。
【００１２】
トンネリング酸化膜の厚さが２０Å以下である場合、直接トンネリングによる電流量が、Ｆ−Ｎトンネリングによる電流量を超過する。トンネリング酸化膜の厚さが２０Å以下であれば、直接トンネリングにより電荷が移動し、５０Å厚さ程度のブロッキング酸化膜Ｆ−Ｎトンネリングにより電荷が移動するので、チャネルから注入される電荷量がゲート電極から注入される電荷量に比べて相対的に多くすることができる。このように、トンネリング絶縁膜を形成する酸化膜の厚さを２０Å以下とし、ブロッキング絶縁膜の厚さはさらに厚くすれば、浮遊トラップのプログラミングと消去動作時電荷の供給は、チャネル側により主に行われ、しきい電圧の調節及び素子の正常動作が容易く行われる。
【００１３】
しかし、トンネリング絶縁膜であるシリコン酸化膜の厚さを２０Å以下に薄く形成すれば、浮遊トラップに貯蔵された電荷の漏出も容易く行われるので、不揮発性半導体装置の不揮発性の特性又はデータ維持機能が低下される。
【００１４】
一方、トンネリング絶縁膜であるシリコン酸化膜の厚さを２０Å以上に厚くすれば、データ維持機能は強化されるが、電荷は主にＦ−Ｎトンネリングのみにより浮遊トラップに流入されたり、流出される。ところで、Ｆ−Ｎトンネリングは、電荷キャリアーの有効質量（ｅｆｆｅｃｔｉｖｅ ｍａｓｓ）が小さく、電荷キャリアー経路上の電界の強度が大きいほど容易く生じる。このようなＦ−Ｎトンネリングの特性は、場合によって、素子の正常的な動作が不可能にすることができる。以下、素子動作の難点を説明するためにプログラミング動作時と消去動作時にメモリ素子で生じる現象をより詳細に説明する。
【００１５】
先ず、プログラミング動作を見ると、トンネリング絶縁膜とブロッキング絶縁膜は全ての酸化膜であるので、プログラミング初期の素子動作でゲート電極に電圧が印加される場合、次の数学式１のような同一の電界を有する。
【数１】
Figure 0004901048
【００１６】
この際、添字ｏｔ、ｏｂ、ＳＩＮは、各々トンネリング絶縁膜とブロッキング絶縁膜、シリコン窒化膜を意味し、Ｅは電界、Ｖｇはゲート電極の電圧、Φｍｓ及びΦｂは基板とゲート電極の仕事関数の差及び基板表面の電位、Ｘ酸化膜の厚さ、εは誘電率を意味する。
【００１７】
プログラミング動作初期において、ゲート電極にプラス電圧が印加されれば、ゲート電極から浮遊トラップへは正孔が移動し、チャネルから浮遊トラップへは電子が移動する。通常的に、電子の有効質量は正孔の有効質量に比べて小さい。従って、チャネルから供給される電子がゲート電極から供給される正孔に比べて多いので、しきい電圧は上昇する。
【００１８】
しかし、プログラミング動作時、電荷貯蔵層の浮遊トラップで継続的な電子捕獲が行われると、ブロッキング絶縁膜に印加される電界がトンネリング絶縁膜に印加される電界より強くなる。そうすると、電荷貯蔵層に捕獲された電子が再びブロッキング絶縁膜を通じて放出されたり、ゲート電極から正孔が注入されてプログラムによるしきい電圧の上昇幅が制限されるようになる。
【００１９】
一方、消去動作においては、ゲート電極にマイナス電圧が印加されれば、Ｆ−Ｎトンネリングによりゲート電極から浮遊トラップへは電子が移動し、チャネルから浮遊トラップへは正孔が移動する。有効質量（ｅｆｆｅｃｔｉｖｅ ｍａｓｓ）では電子が正孔より小さいので、ゲート電極からの電子流入がさらに容易く行われることができる。消去動作初期に電荷貯蔵層であるシリコン窒化膜の浮遊トラップは電子により均一に満たされている状態を前提したら、Ｑは負の数であり、ブロッキング絶縁膜とトンネリング絶縁膜には次の数学式２及び数学式３のような電界を有する。
【数２】
Figure 0004901048
【数３】
Figure 0004901048
【００２０】
この際、添字ｏｔ、ｏｂ、ｎは各々トンネリング絶縁膜、ブロッキング絶縁膜、電子貯蔵層を意味し、Ｅは電界、Ｖｇはゲート電極の電圧、Φｍｓ及びΦｂは基板とゲート電極の仕事関数の差及び基板表面の電位、Ｘ酸化膜の厚さ、εは誘電率、Ｑはシリコン窒化膜に充電された電荷量を意味する。
【００２１】
結局、トンネリング絶縁膜の厚さが２０Å以上の場合、トンネリング絶縁膜とブロッキング絶縁膜で同一なＦ−Ｎトンネリングにより電荷が移動するので、消去動作ではゲート電極から供給される電子がチャネルから供給される正孔に比べて多くなり、浮遊トラップは続けてマイナスに帯電されるので、しきい電圧の下落及びデータ消去はよく行われない。
【発明が解決しようとする課題】
【００２２】
本発明は上述したように、従来の不揮発性半導体メモリ装置の浮遊トラップ型メモリ素子の問題点を解決するためのものであって、データ保有機能を強化するためにトンネリング絶縁膜を形成する酸化膜を２０Å以上に設ける場合にも消去動作が正確に行われることができる不揮発性半導体メモリ装置の浮遊トラップ型メモリ素子を提供することを目的とする。
【００２３】
本発明は又、プログラミングと消去のスピードを向上させることができる浮遊トラップ型メモリ素子を提供することを目的とする。
【００２４】
【課題を解決するための手段】
前記目的を達成するための本発明の素子は、半導体基板、基板上に形成されたゲート電極、基板とゲート電極との間に順次に形成されたトンネリング絶縁膜、電荷貯蔵層、ブロッキング絶縁膜、ゲート電極の両側の基板に形成された不純物ドーピング層を含む。ブロッキング絶縁膜の誘電率がトンネリング絶縁膜の誘電率に比べて大きいことを少なくとも一層含むことを特徴とする。
【００２５】
本発明において、トンネリング絶縁膜は通常シリコン熱酸化膜で形成する。ブロッキング絶縁膜は誘電率が高くて、絶縁性が優れた高誘電膜で形成することが望ましい。又、前記ブロッキング絶縁膜は高誘電膜単一層で形成すること以外に、高誘電膜とゲート電極との間にそして／又は高誘電膜とチャネルとの間に、漏洩電流を防止するためのシリコン酸化膜などの電荷バリヤー膜をさらに備えて形成することができる。
【００２６】
ブロッキング絶縁膜と酸化膜の誘電率は、消去時のブロッキング絶縁膜とトンネリング絶縁膜の電界の強度を考慮してブロッキング絶縁膜を通じた電子の注入による電荷量の変化よりトンネリング絶縁膜を通じた正孔の注入又は電子の放出による電荷量の変化がさらに大きい状態になるように決めることが望ましい。
【００２７】
本発明の一実施形態において、前記半導体素子はＮＡＮＤ型セルアレイの形態で配置されることができる。具体的に、本発明の一実施形態は半導体基板上に並んで配置された複数の活性領域を含む。前記活性領域の上部をストリング選択ゲート電極及び接地選択ゲート電極が並んで横切る。前記ストリング選択ゲート電極と前記接地選択ゲート電極との間で複数のメモリゲート電極が前記活性領域の上部を並んで横切る。前記各活性領域と前記各メモリゲート電極との間にトンネリング絶縁膜、電荷貯蔵層及びブロッキング絶縁膜が順次に積層される。前記ゲート電極の両側の活性領域内に不純物ドーピング層が形成される。本発明において、前記ブロッキング絶縁膜の誘電率は、トンネリング絶縁膜の誘電率に比べて大きいことを特徴とする。即ち、前記トンネリング絶縁膜はシリコン熱酸化膜で形成することができ、前記ブロッキング絶縁膜は誘電率が高くて、絶縁性が優れた高誘電膜で形成することができる。前記選択ゲート電極と前記活性領域との間には単一ゲート絶縁膜が介されたり、トンネリング絶縁膜、電荷貯蔵層及びブロッキング絶縁膜が順次に積層されて介されることができる。
【００２８】
【発明の実施の形態】
以下、添付した図面に基づいて本発明の望ましい実施形態を詳細に説明する。
【００２９】
図４は本発明の一実施形態による浮遊トラップ型メモリ素子の物質層によるエネルギーバンド図である。
【００３０】
図４を参照すると、図４の膜の配置は従来の浮遊トラップ型メモリ素子のＳＯＮＯＳ構造と類似の構造を有するが、ブロッキング絶縁膜がトンネリング絶縁膜のような酸化膜ではなく、高誘電膜からなる。即ち、基板からゲート電極まで半導体基板１０、トンネリング絶縁膜２０、電荷貯蔵層２２、高誘電膜３４、ゲート電極２７が順次に配置される。本発明の浮遊トラップ型不揮発性メモリ素子でのトンネリング絶縁膜とブロッキング絶縁膜の電界の強度を察すると、プログラミング動作初期で、次の数学式４及び５のようになる。
【数４】
Figure 0004901048
【数５】
Figure 0004901048
【００３１】
この際、添字ｏｔ、ｏｂ、ｎは各々トンネリング絶縁膜、高誘電膜であるブロッキング絶縁膜、電子貯蔵層を意味し、Ｅは電界、Ｖｇはゲート電極の電圧、Φｍｓ及びΦｂは基板とゲート電極の仕事関数の差及び基板表面の電位、Ｘ酸化膜の厚さ、εは誘電率を意味する。
【００３２】
ブロッキング絶縁膜の誘電率がトンネリング絶縁膜の誘電率に比べて高くなるように高誘電膜を用いるので、数学式５で示されたように、トンネリング絶縁膜の電界の強度がブロッキング絶縁膜の電界の強度に比べて誘電率比ほど強い。
【００３３】
従って、プログラミング動作時、トンネリング絶縁膜を通じた電子の注入はさらに容易く実施される。その結果、ゲート電極からのホールの流入に比べてチャネルからの電子流入がさらに多いので、プログラミング動作が容易く行われ、この際、しきい電圧の上昇スピードの増加効果が得られる。
【００３４】
一方、数学式１と数学式４を比較すれば、従来のＳＯＮＯＳ構造浮遊トラップ型素子のトンネリング酸化膜に印加される電界に比べて本発明ではさらに高い電界が印加される。即ち、次の数学式６のように従来のトンネリング酸化膜に印加される電界から本発明の実施形態によってトンネリング酸化膜に印加される電界を引くと、従来に印加された電界がプラスであるという前提下に、常にプラスになることが分かる。
【数６】
Figure 0004901048
【００３５】
この際、ε（ｏｂ）は高誘電膜を用いた場合のブロッキング絶縁膜の誘電率を意味する。
【００３６】
従って、同一なゲート電圧印加時、従来に比べてさらに速いプログラミング動作スピードが得られる。
【００３７】
一方、消去動作でのトンネリング絶縁膜とブロッキング絶縁膜での電界の強度は、次の数学式７及び８のようになる。
【数７】
Figure 0004901048
【数８】
Figure 0004901048
【００３８】
この際、Ｑはマイナス値なので、ブロッキング絶縁膜の誘電率ε(ｏｂ)をトンネリング絶縁膜の誘電率ε（ｏｔ）に比べて十分に大きくすると、トンネリング絶縁膜での電界をブロッキング絶縁膜の電界に比べて十分に高くすることができる。従って、電荷キャリアーである正孔と電子の有効質量の差にもかかわらず、トンネリング絶縁膜を通じた電荷キャリアーの移動、即ち、チャネル正孔の流入と電荷貯蔵層電子の流出による電荷量の変化がブロッキング絶縁膜を通じた電荷キャリアーの移動、即ち、ゲート電極電子流入による電荷量の変化より大きくすることできる。結局、マイナスに帯電された電荷貯蔵層で、チャネル正孔の流入によりしきい電圧が低くなる消去動作が容易く達成されることができる。
【００３９】
又は、数学式６の演算のような方法により、本発明と従来の消去動作時、トンネリング絶縁膜に印加される電界を比較すると、本発明の適用によるトンネリング絶縁膜での電界が常に高いことが分かる。従って、消去動作のスピードも増加し、全体半導体装置の動作スピードも増加される。
【００４０】
図５乃至図７は本発明の他の実施形態において、物質層によるエネルギーバンド図である。
【００４１】
図５を参照すると、基板からゲート電極まで半導体基板１０、トンネリング絶縁膜２０、電荷貯蔵層２２、ブロッキング絶縁膜４４、ゲート電極２７が順次に配置される。電荷貯蔵層２２とゲート電極２７との間に高誘電膜３４以外に、ゲート電極２７の方にシリコン酸化膜３６を追加させてブロッキング絶縁膜４４を高誘電膜３４とシリコン酸化膜３６の二重膜で構成する。
【００４２】
図６を参照すると、基板からゲート電極まで半導体基板１０、トンネリング絶縁膜２０、電荷貯蔵層２２、ブロッキング絶縁膜５４、ゲート電極２７が順次に配置される。電荷貯蔵層２２と、ゲート電極２７の下方の高誘電膜３４との間にシリコン酸化膜３８を追加させてブロッキング絶縁膜５４を高誘電膜３４とシリコン酸化膜３８の二重膜で構成する。
【００４３】
又、図７を参照すると、基板からゲート電極まで半導体基板１０、トンネリング絶縁膜２０、電荷貯蔵層２２、ブロッキング絶縁膜６４、ゲート電極２７が順次に配置される。高誘電膜３４とゲート電極２７との間及び高誘電膜３４と電荷貯蔵層２２との間に各々シリコン酸化膜３６、３８を追加させてブロッキング絶縁膜６４をシリコン酸化膜３８、高誘電膜３４、シリコン酸化膜３６の三重膜で構成する。
【００４４】
図５乃至図７に示された実施形態において、ブロッキング絶縁膜の誘電率εｏｂは前記ブロッキング絶縁膜を構成する高誘電膜及び酸化膜の誘電率により決められる。これら実施形態でブロッキング絶縁膜が従来技術と同一の厚さを有したら、電界の変化は高誘電膜の誘電率及び厚さに依存する。従って、数学式４乃至数学式７は、図５乃至図７で説明された実施形態にも同一に適用することができる。ブロッキング絶縁膜を構成する前記酸化膜はブロッキング絶縁膜の降伏電圧を高めるため形成したり、前記高誘電膜とゲート電極、又は前記高誘電膜と電荷貯蔵層との間の接着性のために形成することができる。
【００４５】
本発明の実施形態において、前記高誘電膜は周期率表上のIII族元素又はＶＢ族元素の金属酸化物にＩＶ族元素がドーピングされた金属酸化物（ｍｅｔａｌｌｉｃ ｏｘｉｄｅ）又は金属窒化酸化物（ｍｅｔａｌｌｉｃ ｏｘｙｎｉｔｒｉｄｅ）であるとか、前記金属酸化物にＩＶ族元素がドーピングされた金属酸化物又は金属窒化酸化物であり得る。この際、前記ドーピングされるＩＶ元素は前記金属酸化物の０．１重％（ｗｅｉｇｈｔ ｐｅｒｃｅｎｔ）乃至３０重％（ｗｅｉｇｈｔ ｐｅｒｃｅｎｔ）程度添加して漏洩電流と界面状態密度（ｉｎｔｅｒｆａｃｅ ｓｔａｔｅ ｄｅｎｓｉｔｙ）を減少させることができる。又、前記高誘電膜はＨｆＯ２、Ｈｆ１−ｘＡｌＯｙ又はＨｆｘＳｉ１−ｘＯ２、ハフニウムシリコンオキナイトライド（Ｈｆ−Ｓｉ−ｏｘｙｎｉｔｒｉｄｅ）、ＺｒＯ２、ＺｒｘＳｉｌ−ｘＯ２、ジルコニウムシリコンオキナイトライド（Ｚｒ−Ｓｉ−ｏｘｙｎｉｔｒｉｄｅ）で形成することもできる。
【００４６】
望ましくは、前記高誘電膜は誘電率が１０であり、エネルギーバンドギャップが８．３ｅＶであるＡｌ２Ｏ３膜、又は誘電率が２５であり、バンドギャップが８．３ｅＶであるＺｒＰ２膜を用いることができる。前記高誘電膜としては、Ａｌ２Ｏ３及びＺｒＯ２以外にＹ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２、ＰＺＴ[Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３]、ＰｂＴｉＯ３、ＰｂＺｒＯ３、ランタンがドーピングされたＰＺＴ[（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３]、ＰｂＯ、ＳｒＴｉＯ３、ＢａＴｉＯ３、Ｖ２Ｏ５、ＢＳＴ[（Ｂａ、Ｓｒ）ＴｉＯ３]、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、Ｂｉ４Ｔｉ３Ｏ１２のような物質膜を用いたり、各高誘電物質膜の組み合せからなる膜を用いることが望ましい。
【００４７】
又、電荷貯蔵層は典型的にシリコン窒化膜が用いられるが、その以外にも、シリコンオキナトライド、シリコンリッチなシリコン酸化膜、その他、強誘電膜（ｆｅｒｒｏｅｌｅｔｒｉｃ ｌａｙｅｒ）を用いることができる。
【００４８】
図８は本発明の一実施形態によるメモリ素子のセルアレイを示す平面図である。
【００４９】
図９及び図１０は図８のI−I'に沿って切断された半導体素子のセルアレイを示す断面図である。
【００５０】
図８乃至図１０を参照すると、半導体基板１０に複数の活性領域Ａｃｔが配置される。前記活性領域Ａｃｔは前記半導体基板に一方向に平行に配置される。前記活性領域Ａｃｔの上部を横切って共通ソースラインＣＳＬが配置され、前期共通ソースラインＣＳＬから所定間隔離れて前記活性領域Ａｃｔの各々にビットラインプラグＤＣが接続される。前記ビットラインプラグＤＣは前記共通ソースラインＣＳＬと並ぶ方向に配列される。前記共通ソースラインＣＳＬ及び前記ビットラインプラグＤＣの間の前記活性領域Ａｃｔの上部をストリング選択ゲート電極１１７ｓ及び接地選択ゲート電極１１７ｇが並んで横切る。前記ストリング選択ゲート電極１１７ｓは前記ビットラインＤＣと隣り合い、前記接地選択ゲート電極１１７ｇは前記共通ソースラインＣＳＬに隣接する。前記ストリング選択ゲート電極１１７ｓ及び前記接地選択ゲート電極１１７ｇの間に複数のメモリゲート電極１１７ｍが配置されて前記活性領域Ａｃｔの上部を並んで横切る。前記活性領域Ａｃｔと前記メモリゲート電極１１７ｍとの間に順次に積層されたトンネリング絶縁膜１１０、電荷貯蔵層１１２及びブロッキング絶縁膜１１４が介される。この際、前記トンネリング絶縁膜１１０、前記電荷貯蔵層１１２及び前記ブロッキング絶縁膜１１４は本発明の実施形態で上述したことと同一な物質として形成する。前記ストリング選択ゲート電極１１７ｓ、前記接地選択ゲート電極１１７ｇ及び前記メモリゲート電極１１７ｍの両側に不純物ドーピング領域１０２が形成されている。前記共通ソースラインＣＳＬは前記接地選択ゲート電極１１７ｇに隣接した不純物ドーピング領域（ソース領域１０２ｓ）の各々に接続される。前記ゲート電極１１７ｇ、１１７ｍ、１１７ｓ及び前記共通ソースラインＣＳＬを有する半導体基板の全面に層間絶縁膜１２０により覆われる。前記ビットラインプラグＤＣは前記層間絶縁膜１２０を貫通して前記ストリング選択ゲート１１７ｓに隣接した不純物ドーピング領域（ドレイン領域１０２ｄ）に各々接続される。前記層間絶縁膜１２０の上部で複数のビットラインＢＬが前記ゲート電極１１７ｇ、１１７ｍ、１１７ｓの上部を横切る。前記ビットラインＢＬは前記ビットラインプラグＤＣと電気的に接続される。
【００５１】
前記各メモリゲート電極１１７ｍと前記各活性領域Ａｃｔが交差する領域にメモリセルが位置し、前記各選択ゲート１１７ｓ、１１７ｇと前記各活性領域Ａｃｔが交差する領域に選択トランジスタが位置する。
【００５２】
図９に示されたように、前記接地選択ゲート電極１１７ｇ及び前記ストリング選択ゲート電極１１７ｓの各々と前記活性領域（図８のＡｃｔ）の間には、トンネル絶縁膜１１０、電荷貯蔵層１１２及びブロッキング絶縁膜１１４が順次に積層されて介されることができる。この場合、メモリ素子の動作前に前記接地選択ゲート電極１１７ｇ及び前記ストリング選択ゲート電極１１７ｓにマイナス電圧を印加して選択トランジスタのしきい電圧を低下させることができる。
【００５３】
これと異なり、図１０に示されたように、前記接地選択ゲート電極１１７ｇ及び前記ストリング選択ゲート電極１１７ｓの各々と前記活性領域（図８のＡｃｔ）との間には単一層のゲート絶縁膜１１６が介されることもできる。前記ゲート絶縁膜１１６はシリコン酸化膜又はシリコンオキシナイトライドのうち一つであったり、これらの複合膜であり得る。
【００５４】
【発明の効果】
本発明によると、浮遊トラップ型不揮発性半導体メモリ素子において、データ保有機能を強化するためトンネリング絶縁膜を形成する酸化膜を２０Å以上に設けられてトンネリングがＦ−Ｎトンネリングにより主に行われる場合にも素子の各動作が誤謬なく実行されることができ、又は、プログラミングと消去のスピードを向上させて半導体メモリ装置の性能を全般的に向上させることができる。
【図面の簡単な説明】
【図１】 従来の浮遊トラップ型単位メモリ素子の典型的なＳＯＮＯＳ構成を示す断面図である。
【図２】図１のI−I'に沿って切断された浮遊トラップ型メモリ素子のエネルギーバンド図である。
【図３】 図２の状態でゲート電極に相対的に低い電圧が印加される際のエネルギーバンド及びキャリアーフローを示す図面である。
【図４】 本発明の一実施形態による浮遊トラップ型メモリ素子の基板からゲート電極への物質層によるエネルギーバンド図である。
【図５】 本発明の他の実施形態において、浮遊トラップ型メモリ素子の基板からゲート電極への物質層によるエネルギーバンド図である。
【図６】 本発明の他の実施形態において、浮遊トラップ型メモリ素子の基板からゲート電極への物質層によるエネルギーバンド図である。
【図７】 本発明の他の実施形態において、浮遊トラップ型メモリ素子の基板からゲート電極への物質層によるエネルギーバンド図である。
【図８】 本発明の一実施形態によるメモリ素子のセルアレイを示す平面図である。
【図９】 図８のI−I'に沿って切断された半導体素子のセルアレイを示す断面図である。
【図１０】 図８のI−I'に沿って切断された半導体素子のセルアレイを示す断面図である
【符号の説明】
１０ 半導体基板
２０ トンネリング絶縁膜
２２ 電荷貯蔵層
２７ ゲート電極
３４ 高誘電膜
３６，３８ シリコン酸化膜
４４，５４，６４，１１４ ブロッキング絶縁膜
１０２ 不純物ドーピング領域
１１０ トンネリング絶縁膜
１１２ 電荷貯蔵層
１１７ｓ ストリング選択ゲート電極
１１７ｇ 接地選択ゲート電極
１１７ｍ メモリゲート電極
１２０ 層間絶縁膜
I

Claims (24)

  1. 半導体基板と、
    前記基板上に形成されたゲート電極と、
    前記基板と前記ゲート電極との間に順次に積層されたトンネリング絶縁膜、電荷貯蔵層、ブロッキング絶縁膜と、
    前記ゲート電極の両側の前記基板に形成された不純物ドーピング層とを含み、
    前記電荷貯蔵層が、電荷を貯蔵するトラップを有し、
    前記ブロッキング絶縁膜の誘電率が前記トンネリング絶縁膜の誘電率より高いことを特徴とするＦ−Ｎトンネリングを用いた不揮発性半導体メモリ素子。
  2. 前記トンネリング絶縁膜はシリコン熱酸化膜で形成されることを特徴とする請求項１に記載の不揮発性半導体メモリ素子。
  3. 前記ブロッキング絶縁膜はメンデレーエフ周期率表のＩＩＩ族又はＶＢ族に位置する元素の金属酸化膜又は金属酸化窒化膜を少なくとも一層含むことを特徴とする請求項１に記載の不揮発性半導体メモリ素子。
  4. 前記ブロッキング絶縁膜はメンデレーエフ周期率表のＩＩＩ族又はＶＢ族に位置する元素の金属酸化物又は金属窒化酸化物にＩＶ族元素がドーピンされた物質膜を少なくとも一つ含むことを特徴とする請求項１に記載の不揮発性メモリ素子。
  5. 前記ＩＶ族元素はＺｒ、Ｓｉ、Ｔｉ、Ｈｆのうち一つであることを特徴とする請求項４に記載の不揮発性メモリ素子。
  6. 前記ブロッキング絶縁膜はＨｆＯ２、Ｈｆ１−ｘＡｌｘＯｙ及びＨｆｘＳｉ１−ｘＯ２、ハフニウムシリコンオキシナイトライド、ＺｒＯ２、ＺｒｘＳｉｌ−ｘＯ２、ジルコニウムシリコンオキシナイトライドのうち選択された一つ又はこれらの組み合わせ膜を含むことを特徴とする請求項１に記載の不揮発性メモリ素子。
  7. 前記ブロッキング絶縁膜はＡｌ２Ｏ３膜、Ｔａ２Ｏ５膜、ＴｉＯ２膜、ＰＺＴ［Ｐｂ（Ｚｉ、Ｔｉ）Ｏ３］膜、ＰｂＴｉＯ３膜、ＰｂＺｒＯ３膜、ランタンがドーピンされたＰＺＴ［（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３］膜、ＰｂＯ膜、ＳｒＴｉＯ３膜、ＢａＴｉＯ３膜、ＢＳＴ［（Ｂａ、Ｓｒ）ＴｉＯ３］膜、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）膜、Ｂｉ４Ｔｉ３Ｏ１２膜のうち選択された一つ又はこれらの組み合わせ膜を少なくとも一つ含むことを特徴とする請求項１に記載の不揮発性メモリ素子。
  8. 前記ブロッキング絶縁膜は、
    前記電荷貯蔵層に隣接した高誘電膜及び前記ゲート電極に隣接したシリコン酸化膜を含むことを特徴とする請求項１に記載の不揮発性メモリ素子。
  9. 前記ブロッキング絶縁膜は、
    前記電荷貯蔵層に隣接したシリコン酸化膜及び前記ゲート電極に隣接した高誘電膜を含むことを特徴とする請求項１に記載の不揮発性半導体メモリ素子。
  10. 前記ブロッキング絶縁膜は、
    順次に積層された第１シリコン酸化膜、高誘電膜及び第２シリコン酸化膜を含むことを特徴とする請求項１に記載のメモリ素子。
  11. 前記電荷貯蔵層はＳｉ３Ｎ４、シリコンオキシナイトライド膜、シリコンリッチなシリコン酸化膜、強誘電体膜のうち一つの膜からなることを特徴とする請求項１に記載の不揮発性メモリ素子。
  12. 半導体基板の所定領域に並んで配置された複数の活性領域と、
    前記活性領域を並んで横切るストリング選択ゲート電極及び接地選択ゲート電極と、
    前記ストリング選択ゲート電極及び前記接地選択ゲート電極の間に配置されて前記活性領域を並んで横切る複数のメモリゲート電極と、
    前記各活性領域と前記各メモリゲート電極との間に順次に積層されたトンネリング絶縁膜、電荷貯蔵層、ブロッキング絶縁膜と、
    前記ゲート電極の両側の前記活性領域内に形成された不純物ドーピング層とを含み、
    前記電荷貯蔵層が、電荷を貯蔵するトラップを有し、
    前記ブロッキング絶縁膜の誘電率が前記トンネリング絶縁膜の誘電率より高いことを特徴とするＦ−Ｎトンネリングを用いた不揮発性半導体メモリ素子。
  13. 前記トンネリング絶縁膜はシリコン熱酸化膜で形成されることを特徴とする請求項１２に記載の不揮発性半導体メモリ素子。
  14. 前記ブロッキング絶縁膜はメンデレーエフ周期率表のＩＩＩ族又はＶＢ族に位置する元素の金属酸化膜又は金属酸化窒化膜を少なくとも一つ含むことを特徴とする請求項１２に記載の不揮発性半導体メモリ素子。
  15. 前記ブロッキング絶縁膜はメンデレーエフ周期率表のＩＩＩ族又はＶＢ族に位置する元素の金属酸化物又は金属酸化窒化物にＩＶ族元素がドーピンされた物質膜を少なくとも一つ含むことを特徴とする請求項１２に記載の不揮発性メモリ素子。
  16. 前記ＩＶ族元素はＺｒ、Ｓｉ、Ｔｉ，Ｈｆのうち一つであることを特徴とする請求項１５に記載の不揮発性メモリ素子。
  17. 前記ブロッキング絶縁膜はＨｆＯ２、Ｈｆ１−ｘＡｌｘＯｙ及びＨｆｘＳｉ１−ｘＯ２、ハフニウムシリコンオキシナイトライド、ＺｒＯ２、ＺｒｘＳｉｌ−ｘＯ２、ジルコニウムシリコンオキシナイトライドのうち選択された一つ又はこれらの組み合わせ膜を少なくとも一つ含むことを特徴とする請求項１２に記載の不揮発性メモリ素子。
  18. 前記ブロッキング絶縁膜はＡｌ２Ｏ３膜、Ｔａ２Ｏ５膜、ＴｉＯ２膜、ＰＺＴ［Ｐｂ（Ｚｉ、Ｔｉ）Ｏ３］膜、ＰｂＴｉＯ３膜、ＰｂＺｒＯ３膜、ランタンがドーピングされたＰＺＴ［（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３］膜、ＰｂＯ膜、ＳｒＴｉＯ３膜、ＢａＴｉＯ３膜、ＢＳＴ［（Ｂａ、Ｓｒ）ＴｉＯ３］膜、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）膜、Ｂｉ４Ｔｉ３Ｏ１２膜のうち選択された一つ又はこれらの組み合わせ膜を少なくとも一つ含むことを特徴とする請求項１２に記載の不揮発性半導体メモリ素子。
  19. 前記ブロッキング絶縁膜は、
    前記電荷貯蔵層に隣接した高誘電膜及び前記ゲート電極に隣接したシリコン酸化膜を含むことを特徴とする請求項１２に記載の不揮発性半導体メモリ素子。
  20. 前記ブロッキング絶縁膜は、
    前記電荷貯蔵層に隣接したシリコン酸化膜及び前記ゲート電極に隣接した高誘電膜を含むことを特徴とする請求項１２に記載の不揮発性半導体メモリ素子。
  21. 前記ブロッキング絶縁膜は、
    順次に積層された第１シリコン酸化膜、高誘電膜及び第２シリコン酸化膜を含むことを特徴とする請求項１２に記載の不揮発性半導体メモリ素子。
  22. 前記電荷貯蔵層はシリコン窒化膜、シリコンオキシナイトライド膜、シリコンリッチなシリコン酸化膜、強誘電体膜のうち一つの膜からなることを特徴とする請求項１２に記載の不揮発性半導体メモリ素子。
  23. 前記ストリング選択ゲート電極及び前記接地選択ゲート電極の各々と前記各活性領域の間に介されたゲート絶縁膜をさらに含むことを特徴とする請求項１２に記載の不揮発性メモリ素子。
  24. 前記ストリング選択ゲート電極及び前記各活性領域の間と、前記接地選択ゲート電極及び前記各活性領域の間に順次に積層されたトンネリング絶縁膜、電荷貯蔵層及びブロッキング絶縁膜がさらに介されることを特徴とする請求項１２に記載の不揮発性メモリ素子。
JP2002188646A 2001-06-28 2002-06-27 浮遊トラップ型不揮発性メモリ素子 Expired - Fee Related JP4901048B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20010037421 2001-06-28
KR2001-037421 2001-06-28
KR10-2002-0005622A KR100456580B1 (ko) 2001-06-28 2002-01-31 비휘발성 반도체 메모리 장치의 부유 트랩형 메모리 소자
KR2002-005622 2002-01-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009039605A Division JP5160470B2 (ja) 2001-06-28 2009-02-23 浮遊トラップ型不揮発性メモリ素子

Publications (2)

Publication Number Publication Date
JP2003068897A JP2003068897A (ja) 2003-03-07
JP4901048B2 true JP4901048B2 (ja) 2012-03-21

Family

ID=26639177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002188646A Expired - Fee Related JP4901048B2 (ja) 2001-06-28 2002-06-27 浮遊トラップ型不揮発性メモリ素子

Country Status (3)

Country Link
US (3) US6858906B2 (ja)
JP (1) JP4901048B2 (ja)
DE (1) DE10228768A1 (ja)

Families Citing this family (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060180851A1 (en) * 2001-06-28 2006-08-17 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
US8253183B2 (en) 2001-06-28 2012-08-28 Samsung Electronics Co., Ltd. Charge trapping nonvolatile memory devices with a high-K blocking insulation layer
US7253467B2 (en) * 2001-06-28 2007-08-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
US6925007B2 (en) 2001-10-31 2005-08-02 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
JP2004040064A (ja) * 2002-07-01 2004-02-05 Yutaka Hayashi 不揮発性メモリとその製造方法
US6919251B2 (en) * 2002-07-31 2005-07-19 Texas Instruments Incorporated Gate dielectric and method
JP4803845B2 (ja) * 2002-08-20 2011-10-26 独立行政法人産業技術総合研究所 半導体強誘電体記憶デバイスの製造方法
US6812517B2 (en) * 2002-08-29 2004-11-02 Freescale Semiconductor, Inc. Dielectric storage memory cell having high permittivity top dielectric and method therefor
US7648881B2 (en) * 2003-01-10 2010-01-19 Samsung Electronics Co., Ltd. Non-volatile memory devices with charge storage insulators and methods of fabricating such devices
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
KR100885910B1 (ko) 2003-04-30 2009-02-26 삼성전자주식회사 게이트 적층물에 ｏｈａ막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법
JP2004356562A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置の製造方法および半導体装置
EP1487013A3 (en) * 2003-06-10 2006-07-19 Samsung Electronics Co., Ltd. SONOS memory device and method of manufacturing the same
JP4878743B2 (ja) * 2003-10-02 2012-02-15 旺宏電子股▲ふん▼有限公司 Ｎａｎｄ型不揮発性メモリセルの作動方法
US6965143B2 (en) * 2003-10-10 2005-11-15 Advanced Micro Devices, Inc. Recess channel flash architecture for reduced short channel effect
KR100579844B1 (ko) * 2003-11-05 2006-05-12 동부일렉트로닉스 주식회사 비휘발성 메모리 소자 및 그 제조방법
US7164177B2 (en) * 2004-01-02 2007-01-16 Powerchip Semiconductor Corp. Multi-level memory cell
US20080217678A1 (en) * 2004-03-11 2008-09-11 National University Of Singapore Memory Gate Stack Structure
KR20050116976A (ko) * 2004-06-09 2005-12-14 동부아남반도체 주식회사 플래시 메모리 소자 및 이의 프로그래밍/소거 방법
JP4296128B2 (ja) * 2004-06-23 2009-07-15 株式会社東芝 不揮発性半導体メモリ装置及びその製造方法
US7135370B2 (en) * 2004-07-01 2006-11-14 Freescale Semiconductor, Inc. Dielectric storage memory cell having high permittivity top dielectric and method therefor
JP4951861B2 (ja) * 2004-09-29 2012-06-13 ソニー株式会社 不揮発性メモリデバイスおよびその製造方法
US7315474B2 (en) * 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8264028B2 (en) * 2005-01-03 2012-09-11 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
US7473589B2 (en) * 2005-12-09 2009-01-06 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
KR100652402B1 (ko) * 2005-02-21 2006-12-01 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR100674965B1 (ko) * 2005-03-21 2007-01-26 삼성전자주식회사 지우기 특성이 개선된 메모리 소자의 제조 방법
US7492001B2 (en) * 2005-03-23 2009-02-17 Spansion Llc High K stack for non-volatile memory
KR100644405B1 (ko) * 2005-03-31 2006-11-10 삼성전자주식회사 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법
US7238569B2 (en) * 2005-04-25 2007-07-03 Spansion Llc Formation method of an array source line in NAND flash memory
US7576386B2 (en) * 2005-08-04 2009-08-18 Macronix International Co., Ltd. Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer
US7763927B2 (en) * 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
US7436018B2 (en) * 2005-08-11 2008-10-14 Micron Technology, Inc. Discrete trap non-volatile multi-functional memory device
JP2009512211A (ja) * 2005-10-14 2009-03-19 エヌエックスピー ビー ヴィ 改良されたデータ保持能力を有する不揮発性メモリデバイス
US7436034B2 (en) * 2005-12-19 2008-10-14 International Business Machines Corporation Metal oxynitride as a pFET material
JP4575320B2 (ja) 2006-03-15 2010-11-04 株式会社東芝 不揮発性半導体記憶装置
US20070231991A1 (en) * 2006-03-31 2007-10-04 Josef Willer Semiconductor memory device and method of operating a semiconductor memory device
JP4921837B2 (ja) 2006-04-14 2012-04-25 株式会社東芝 半導体装置の製造方法
US7391652B2 (en) * 2006-05-05 2008-06-24 Macronix International Co., Ltd. Method of programming and erasing a p-channel BE-SONOS NAND flash memory
US7907450B2 (en) * 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
JP2007305788A (ja) * 2006-05-11 2007-11-22 Toshiba Corp 半導体記憶装置
KR100729364B1 (ko) * 2006-05-18 2007-06-15 삼성전자주식회사 리세스된 채널 영역을 갖는 반도체 장치 및 그 제조 방법
US7414889B2 (en) * 2006-05-23 2008-08-19 Macronix International Co., Ltd. Structure and method of sub-gate and architectures employing bandgap engineered SONOS devices
US7948799B2 (en) 2006-05-23 2011-05-24 Macronix International Co., Ltd. Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices
TWI300931B (en) * 2006-06-20 2008-09-11 Macronix Int Co Ltd Method of operating non-volatile memory device
US7746694B2 (en) * 2006-07-10 2010-06-29 Macronix International Co., Ltd. Nonvolatile memory array having modified channel region interface
US20080012065A1 (en) * 2006-07-11 2008-01-17 Sandisk Corporation Bandgap engineered charge storage layer for 3D TFT
JP4965948B2 (ja) 2006-09-21 2012-07-04 ルネサスエレクトロニクス株式会社 半導体装置
KR20080031594A (ko) * 2006-10-04 2008-04-10 삼성전자주식회사 전하 트랩형 메모리 소자
US7811890B2 (en) * 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
US8772858B2 (en) * 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
KR100816755B1 (ko) * 2006-10-19 2008-03-25 삼성전자주식회사 플래시 메모리 장치 및 그 제조방법
US7851848B2 (en) 2006-11-01 2010-12-14 Macronix International Co., Ltd. Cylindrical channel charge trapping devices with effectively high coupling ratios
US8101989B2 (en) 2006-11-20 2012-01-24 Macronix International Co., Ltd. Charge trapping devices with field distribution layer over tunneling barrier
KR100876082B1 (ko) 2006-12-07 2008-12-26 삼성전자주식회사 메모리 소자 및 그 형성 방법
KR100875022B1 (ko) * 2007-01-29 2008-12-19 주식회사 풍산마이크로텍 플래시 메모리의 제조방법
KR100851552B1 (ko) * 2007-03-28 2008-08-11 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
KR100900301B1 (ko) * 2007-04-27 2009-06-02 삼성전자주식회사 매몰된 비트 라인을 구비하는 메모리 반도체 장치 및 그제조 방법
US7749838B2 (en) * 2007-07-06 2010-07-06 Macronix International Co., Ltd. Fabricating method of non-volatile memory cell
KR100994995B1 (ko) * 2007-08-07 2010-11-18 삼성전자주식회사 ＤｙＳｃ０３ 막을 포함하는 반도체 박막의 적층 구조 및 그 형성방법
US7838923B2 (en) * 2007-08-09 2010-11-23 Macronix International Co., Ltd. Lateral pocket implant charge trapping devices
US7737488B2 (en) * 2007-08-09 2010-06-15 Macronix International Co., Ltd. Blocking dielectric engineered charge trapping memory cell with high speed erase
JP2009049300A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 半導体記憶装置の製造方法
KR101373186B1 (ko) * 2007-08-22 2014-03-13 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법들, 그리고그것을 포함하는 메모리 시스템 및 컴퓨터 시스템
US7816727B2 (en) 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
KR20090025629A (ko) * 2007-09-06 2009-03-11 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
KR101386433B1 (ko) * 2007-09-17 2014-04-21 삼성전자주식회사 반도체 소자 및 그 제조방법
JP2009081203A (ja) 2007-09-25 2009-04-16 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP4594973B2 (ja) 2007-09-26 2010-12-08 株式会社東芝 不揮発性半導体記憶装置
US7848148B2 (en) * 2007-10-18 2010-12-07 Macronix International Co., Ltd. One-transistor cell semiconductor on insulator random access memory
US7643349B2 (en) * 2007-10-18 2010-01-05 Macronix International Co., Ltd. Efficient erase algorithm for SONOS-type NAND flash
KR101003491B1 (ko) * 2007-10-31 2010-12-30 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US8089114B2 (en) 2007-11-08 2012-01-03 Samsung Electronics Co., Ltd. Non-volatile memory devices including blocking and interface patterns between charge storage patterns and control electrodes and related methods
US7790591B2 (en) * 2007-11-13 2010-09-07 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices including metal oxide layers
EP2063459A1 (en) * 2007-11-22 2009-05-27 Interuniversitair Microelektronica Centrum vzw Interpoly dielectric for a non-volatile memory device with a metal or p-type control gate
KR101434401B1 (ko) * 2007-12-17 2014-08-27 삼성전자주식회사 집적 회로 메모리 장치
US7973357B2 (en) 2007-12-20 2011-07-05 Samsung Electronics Co., Ltd. Non-volatile memory devices
JP2009206355A (ja) * 2008-02-28 2009-09-10 Toshiba Corp 不揮発性半導体メモリ及び不揮発性半導体メモリの製造方法
JP5279312B2 (ja) 2008-03-28 2013-09-04 株式会社東芝 半導体装置、及び半導体装置の製造方法
KR101089960B1 (ko) 2008-03-28 2011-12-05 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
JP5295606B2 (ja) 2008-03-28 2013-09-18 株式会社東芝 Ｎａｎｄ型不揮発性半導体メモリ装置
JP2011124240A (ja) * 2008-03-31 2011-06-23 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置、その製造方法およびコンピュータ読み取り可能な記憶媒体
DE102009016655A1 (de) 2008-04-14 2009-11-05 Samsung Electronics Co., Ltd., Suwon NAND-Flashspeichervorrichtung und Verfahren zum Betreiben derselben
US8068370B2 (en) * 2008-04-18 2011-11-29 Macronix International Co., Ltd. Floating gate memory device with interpoly charge trapping structure
US8426906B2 (en) * 2008-04-18 2013-04-23 Macronix International Co., Ltd. Method and structure for a semiconductor charge storage device
KR20090120205A (ko) * 2008-05-19 2009-11-24 삼성전자주식회사 플래시 메모리 장치 및 그것의 동작 방법
DE102009023789A1 (de) 2008-06-11 2009-12-31 Samsung Electronics Co., Ltd., Suwon Speichervorrichtungen mit vertikalen Säulen und Verfahren zum Herstellen und Betreiben derselben
KR101539697B1 (ko) 2008-06-11 2015-07-27 삼성전자주식회사 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법
KR101434588B1 (ko) 2008-06-11 2014-08-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101435588B1 (ko) 2008-06-23 2014-09-25 삼성전자주식회사 불휘발성 메모리 소자 및 그 제조방법
JP4675990B2 (ja) 2008-07-16 2011-04-27 東京エレクトロン株式会社 メモリ装置
JP5459999B2 (ja) 2008-08-08 2014-04-02 株式会社東芝 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法
JP5459650B2 (ja) * 2008-09-22 2014-04-02 株式会社東芝 不揮発性半導体記憶装置のメモリセル
KR101539399B1 (ko) * 2008-09-24 2015-07-24 삼성전자주식회사 반도체 소자 및 그 제조방법
JP5472894B2 (ja) * 2008-09-25 2014-04-16 株式会社東芝 不揮発性半導体記憶装置
US8081516B2 (en) * 2009-01-02 2011-12-20 Macronix International Co., Ltd. Method and apparatus to suppress fringing field interference of charge trapping NAND memory
JP5336872B2 (ja) 2009-02-06 2013-11-06 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8861273B2 (en) * 2009-04-21 2014-10-14 Macronix International Co., Ltd. Bandgap engineered charge trapping memory in two-transistor nor architecture
KR101624980B1 (ko) * 2009-06-19 2016-05-27 삼성전자주식회사 비휘발성 메모리 소자
JP5398388B2 (ja) * 2009-06-30 2014-01-29 株式会社東芝 不揮発性半導体記憶装置
KR20110055178A (ko) * 2009-11-19 2011-05-25 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 메모리 시스템
KR20110092090A (ko) * 2010-02-08 2011-08-17 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
KR101620025B1 (ko) 2010-02-19 2016-05-24 삼성전자주식회사 데이터 저장 시스템 및 그것의 오픈 블록 관리 방법
KR101635506B1 (ko) 2010-03-29 2016-07-04 삼성전자주식회사 데이터 저장 시스템 및 그것의 읽기 방법
KR101650123B1 (ko) 2010-05-18 2016-08-24 삼성전자주식회사 페이지-기반 반복 복호 구조를 갖는 메모리 시스템 및 그것의 페이지-기반 반복 복호 방법
KR101662821B1 (ko) * 2010-06-16 2016-10-05 삼성전자주식회사 멀티-페이지 프로그램 방법, 그것을 이용한 불 휘발성 메모리 장치, 그리고 그것을 포함한 데이터 저장 시스템
KR101774471B1 (ko) 2010-11-25 2017-09-05 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
US8751729B2 (en) 2010-12-23 2014-06-10 Samsung Electronics Co., Ltd. Flash memory device and memory system including the same
JP2011082581A (ja) * 2011-01-25 2011-04-21 Tokyo Electron Ltd メモリ装置
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
US8765598B2 (en) 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
KR101785007B1 (ko) 2011-06-14 2017-11-07 삼성전자주식회사 멀티-비트 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 온-칩 버퍼 프로그램 방법
DE102011107742A1 (de) 2011-07-14 2013-01-17 Tu Darmstadt Erfindung betreffend Ladungsträger-Injektion
KR20130049332A (ko) 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
KR20130074294A (ko) 2011-12-26 2013-07-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR101923157B1 (ko) 2012-02-22 2018-11-28 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
US8987098B2 (en) 2012-06-19 2015-03-24 Macronix International Co., Ltd. Damascene word line
US8779498B2 (en) 2012-09-05 2014-07-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR102025263B1 (ko) 2012-10-05 2019-09-25 삼성전자주식회사 메모리 시스템 및 그것의 읽기 교정 방법
KR102025251B1 (ko) 2012-10-31 2019-09-25 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
US9379126B2 (en) 2013-03-14 2016-06-28 Macronix International Co., Ltd. Damascene conductor for a 3D device
JP5583238B2 (ja) * 2013-04-26 2014-09-03 株式会社東芝 Ｎａｎｄ型不揮発性半導体メモリ装置およびその製造方法
US9099538B2 (en) 2013-09-17 2015-08-04 Macronix International Co., Ltd. Conductor with a plurality of vertical extensions for a 3D device
KR102187643B1 (ko) 2013-12-04 2020-12-08 삼성전자주식회사 메모리 시스템 및 그것을 포함하는 유저 장치
KR102116258B1 (ko) 2013-12-24 2020-06-05 삼성전자주식회사 메모리 시스템 및 그것을 포함하는 유저 장치
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
JP6334268B2 (ja) 2014-05-30 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9449980B2 (en) 2014-10-31 2016-09-20 Sandisk Technologies Llc Band gap tailoring for a tunneling dielectric for a three-dimensional memory structure
US9780108B2 (en) 2015-10-19 2017-10-03 Sandisk Technologies Llc Ultrathin semiconductor channel three-dimensional memory devices
US9876025B2 (en) 2015-10-19 2018-01-23 Sandisk Technologies Llc Methods for manufacturing ultrathin semiconductor channel three-dimensional memory devices
US9941209B2 (en) 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US10937904B2 (en) * 2017-12-27 2021-03-02 Micron Technology, Inc. Programmable charge-storage transistor, an array of elevationally-extending strings of memory cells, and a method of forming an array of elevationally-extending strings of memory cells
EP3711091B1 (en) 2018-12-17 2025-08-20 Sandisk Technologies, Inc. Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same
US11721727B2 (en) 2018-12-17 2023-08-08 Sandisk Technologies Llc Three-dimensional memory device including a silicon-germanium source contact layer and method of making the same
US10797061B2 (en) 2018-12-17 2020-10-06 Sandisk Technologies Llc Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same
US10797060B2 (en) 2018-12-17 2020-10-06 Sandisk Technologies Llc Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same
US10985172B2 (en) 2019-01-18 2021-04-20 Sandisk Technologies Llc Three-dimensional memory device with mobility-enhanced vertical channels and methods of forming the same
CN109801977A (zh) * 2019-01-28 2019-05-24 中国科学院微电子研究所 存储器
CN112054030B (zh) * 2019-06-05 2025-03-25 美光科技公司 存储器单元及竖向延伸的存储器单元串阵列
US11903187B2 (en) 2021-04-30 2024-02-13 Samsung Electronics Co., Ltd. Semiconductor devices

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141A (ja) 1986-06-19 1988-01-05 Fujitsu Ltd 半導体記憶装置
US5424567A (en) * 1991-05-15 1995-06-13 North American Philips Corporation Protected programmable transistor with reduced parasitic capacitances and method of fabrication
US5270298A (en) * 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
US5583067A (en) * 1993-01-22 1996-12-10 Intel Corporation Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication
KR0149528B1 (ko) 1994-05-25 1998-10-01 김주용 반도체 소자의 콘트롤 게이트 전극 형성방법
JP2901493B2 (ja) 1994-06-27 1999-06-07 日本電気株式会社 半導体記憶装置及びその製造方法
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US5923056A (en) * 1996-10-10 1999-07-13 Lucent Technologies Inc. Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
TW367612B (en) * 1996-12-26 1999-08-21 Hitachi Ltd Semiconductor device having nonvolatile memory and method of manufacture thereof
US5754477A (en) * 1997-01-29 1998-05-19 Micron Technology, Inc. Differential flash memory cell and method for programming
JPH118325A (ja) 1997-04-25 1999-01-12 Nippon Steel Corp 不揮発性半導体記憶装置、その製造方法、その書き込み方法、その読み出し方法、記録媒体並びに半導体記憶装置
US7154153B1 (en) * 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US6031263A (en) * 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JP2000114522A (ja) * 1998-10-08 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
US6163049A (en) * 1998-10-13 2000-12-19 Advanced Micro Devices, Inc. Method of forming a composite interpoly gate dielectric
JP4342621B2 (ja) * 1998-12-09 2009-10-14 株式会社東芝 不揮発性半導体記憶装置
US20040021170A1 (en) * 1999-03-24 2004-02-05 Caywood John M. Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
DE19926108C2 (de) 1999-06-08 2001-06-28 Infineon Technologies Ag Nichtflüchtige Halbleiter-Speicherzelle mit einem Metalloxid-Dielektrikum und Verfahren zu deren Herstellung
KR20010004263A (ko) 1999-06-28 2001-01-15 김영환 스택게이트 플래쉬 이이피롬 셀의 게이트 형성 방법
WO2001006570A1 (de) * 1999-07-20 2001-01-25 Infineon Technologies Ag Nichtflüchtige halbleiterspeicherzelle und verfahren zur herstellung derselben
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
KR100343210B1 (ko) 1999-08-11 2002-07-10 윤종용 단일 전자 충전 ｍｎｏｓ계 메모리 및 그 구동 방법
US6294436B1 (en) * 1999-08-16 2001-09-25 Infineon Technologies Ag Method for fabrication of enlarged stacked capacitors using isotropic etching
US6458677B1 (en) * 1999-10-25 2002-10-01 Advanced Micro Devices, Inc. Process for fabricating an ONO structure
JP4923318B2 (ja) * 1999-12-17 2012-04-25 ソニー株式会社 不揮発性半導体記憶装置およびその動作方法
KR20010066386A (ko) 1999-12-31 2001-07-11 박종섭 플래시 메모리의 게이트전극 제조방법
US6225646B1 (en) * 2000-01-14 2001-05-01 Advanced Micro Devices, Inc. Integrated circuit incorporating a memory cell and a transistor elevated above an insulating base
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US6297517B1 (en) * 2000-02-28 2001-10-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
US6639835B2 (en) * 2000-02-29 2003-10-28 Micron Technology, Inc. Static NVRAM with ultra thin tunnel oxides
US6642103B2 (en) * 2000-03-08 2003-11-04 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing the same
US6750502B1 (en) * 2000-03-21 2004-06-15 Micron Technology, Inc. Technique to quench electrical defects in aluminum oxide film
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
US6512274B1 (en) * 2000-06-22 2003-01-28 Progressant Technologies, Inc. CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same
JP2003332467A (ja) 2000-09-05 2003-11-21 Seiko Epson Corp 半導体装置
JP4151229B2 (ja) 2000-10-26 2008-09-17 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US7588989B2 (en) * 2001-02-02 2009-09-15 Samsung Electronic Co., Ltd. Dielectric multilayer structures of microelectronic devices and methods for fabricating the same
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US6602720B2 (en) * 2001-03-28 2003-08-05 Sharp Laboratories Of America, Inc. Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same
US6963103B2 (en) * 2001-08-30 2005-11-08 Micron Technology, Inc. SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
US7087954B2 (en) * 2001-08-30 2006-08-08 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators
KR100463602B1 (ko) 2001-12-29 2004-12-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리의 배선
US6674138B1 (en) * 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
US20030155605A1 (en) * 2002-02-15 2003-08-21 Macronix International Co., Ltd. EEPROM memory cell with high radiation resistance
US6791883B2 (en) * 2002-06-24 2004-09-14 Freescale Semiconductor, Inc. Program and erase in a thin film storage non-volatile memory
US6858899B2 (en) * 2002-10-15 2005-02-22 Matrix Semiconductor, Inc. Thin film transistor with metal oxide layer and method of making same
KR20040054146A (ko) 2002-12-17 2004-06-25 주식회사 하이닉스반도체 터널 산화막 형성방법 및 이를 이용한 플래시 메모리소자의 플로팅 게이트 형성방법
KR100973281B1 (ko) 2003-06-10 2010-07-30 삼성전자주식회사 소노스 메모리 소자 및 그 제조 방법
KR20040106074A (ko) 2003-06-10 2004-12-17 삼성전자주식회사 소노스 메모리 소자 및 그 제조 방법
KR100604846B1 (ko) 2004-04-23 2006-07-31 삼성전자주식회사 다층의 유전체층을 포함하는 메모리 소자 및 그 제조 방법
KR100597642B1 (ko) * 2004-07-30 2006-07-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
JP2006229195A (ja) 2005-01-24 2006-08-31 Renesas Technology Corp 半導体不揮発性記憶装置及びその製造方法
KR100766229B1 (ko) * 2005-05-30 2007-10-10 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
US6858906B2 (en) 2005-02-22
DE10228768A1 (de) 2003-01-16
US20050128816A1 (en) 2005-06-16
US7247538B2 (en) 2007-07-24
US20050122784A1 (en) 2005-06-09
JP2003068897A (ja) 2003-03-07
US20030047755A1 (en) 2003-03-13
US7400009B2 (en) 2008-07-15

Similar Documents

Publication Publication Date Title
JP4901048B2 (ja) 浮遊トラップ型不揮発性メモリ素子
JP5160470B2 (ja) 浮遊トラップ型不揮発性メモリ素子
US7759723B2 (en) Non-volatile semiconductor memory devices
US9761314B2 (en) Non-volatile memory devices and methods of operating the same
JP5285894B2 (ja) 実質的に高いカップリングレシオをもつ円筒型チャンネル電荷トラッピング装置
US8044454B2 (en) Non-volatile memory device
JP4485932B2 (ja) フラッシュメモリ素子そしてこれを用いたプログラミング及び消去方法
KR100812933B1 (ko) Ｓｏｎｏｓ 구조를 갖는 반도체 메모리 소자 및 그것의제조 방법
TW201838154A (zh) 非揮發式記憶體裝置與其操作方法
JP5132330B2 (ja) 不揮発性半導体記憶装置およびその製造方法
CN101431105A (zh) 具有电荷俘获层的非易失性存储器及其制造方法
US7473959B2 (en) Non-volatile semiconductor memory devices and methods of fabricating the same
KR100609067B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR101244842B1 (ko) 전하 트랩형 플래시 메모리 소자의 작동 방법
TWM525526U (zh) 記憶體單元及記憶體單元陣列
KR100615098B1 (ko) 부유게이트형 비휘발성 메모리 셀
KR101305727B1 (ko) ＥＴＯＸ 셀을 갖는 ＳｏＣ 소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111227

R150 Certificate of patent or registration of utility model

Ref document number: 4901048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees