KR101003491B1 - 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 - Google Patents
전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR101003491B1 KR101003491B1 KR1020070110484A KR20070110484A KR101003491B1 KR 101003491 B1 KR101003491 B1 KR 101003491B1 KR 1020070110484 A KR1020070110484 A KR 1020070110484A KR 20070110484 A KR20070110484 A KR 20070110484A KR 101003491 B1 KR101003491 B1 KR 101003491B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- charge trap
- film
- trap layer
- memory device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000005641 tunneling Effects 0.000 claims abstract description 26
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 20
- 238000000231 atomic layer deposition Methods 0.000 claims description 18
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 abstract description 16
- 230000014759 maintenance of location Effects 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 description 27
- 239000010703 silicon Substances 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 20
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 13
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 239000007800 oxidant agent Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000000280 densification Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명의 전하트랩층을 갖는 불휘발성 메모리소자는, 기판과, 기판 위의 터널링층과, 터널링층 위의 전하트랩층과, 전하트랩층 위에 배치되며 알루미늄나이트라이드막으로 이루어지는 차폐층과, 그리고 차폐층 위의 컨트롤게이트전극을 포함한다.
불휘발성 메모리소자(NVM), 전하트랩층, 차폐층, 알루미늄나이트라이드(AlN), 리텐션(retention) 특성
Description
본 발명은 반도체 메모리소자에 관한 것으로서, 특히 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법에 관한 것이다.
불휘발성 메모리소자로 사용되고 있는 플로팅게이트 구조는 요구되는 성능에 부합하지 못하는 집적도로 인하여 한계를 나타내고 있으며, 이에 따라 최근에는 전하트랩층(charge trapping layer)을 갖는 불휘발성 메모리소자에 대한 관심이 증폭되고 있다. 전하트랩층을 갖는 불휘발성 메모리소자는, 기존의 플로팅게이트 대신에 전하트랩층을 채용하고 있다. 전하트랩층을 갖는 불휘발성 메모리소자는, 기판 위에 터널링층, 전하트랩층, 차폐층 및 컨트롤게이트전극이 순차적으로 적층되는 구조를 갖는다. 전하트랩층을 갖는 불휘발성 메모리소자의 예로는 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 구조나 MANOS(Metal-Al2O3-Nitride-Oxide-Silicon) 구조가 있다.
특히 MANOS 구조의 불휘발성 메모리소자는, 컨트롤게이트전극으로서 금속막을 사용하고, 차폐층으로서 화학기상증착(CVD; Chemical Vapor Deposition)방법 또는 원자층증착(ALD; Atomic Layer Deposition)방법을 이용하여 증착하는 알루미늄옥사이드(Al2O3)막을 사용하는 것이 일반적이다. 차폐층으로 사용되는 알루미늄옥사이드(Al2O3)막은 전하트랩층으로부터 컨트롤게이트전극 방향으로 전하들이 터널링되는 백워드 터널링(backward tunneling)을 억제하는데 효과가 있다고 알려져 있다.
그러나 알루미늄옥사이드(Al2O3)막을 증착하는 과정에서 사용되는 산화제(oxidant)인 O2 가스, O3 가스 또는 H2O 가스에 의해 하부의 전하트랩층을 구성하는 실리콘나이트라이드막 상부를 산화시키고, 이에 따라 실리콘나이트라이드막과 알루미늄옥사이드(Al2O3)막 사이의 계면에는 실리콘옥시나이트라이드(SiON)이 만들어진다. 더욱이 밀집화(densification) 등을 위해 알루미늄옥사이드(Al2O3)막을 형성한 후에 수행하는 열처리를 수행하는 과정에서, 알루미늄옥사이드(Al2O3)막을 통해 H2O나 O2의 확산에 의해 실리콘옥시나이트라이드(SiON)이 추가적으로 성장되는 현상도 발생한다.
이와 같이 전하트랩층인 실리콘나이트라이드막과, 차폐층인 알루미늄옥사이드(Al2O3)막 사이의 계면에 실리콘옥시나이트라이드(SiON)막이 존재하게 되면, 얕은 트랩 사이트(shallow trap site)를 다수 포함하는 실리콘옥시나이트라이드(SiON)막 의 특성에 의해 전하트랩층 내의 전하들이 누설되는 전하 손실(charge loss)이 발생하고, 이는 데이터 저장능력인 소자의 리텐션(retention) 특성을 열화시키는 원인으로 작용한다.
본 발명이 해결하고자 하는 과제는, 전하트랩층과 차폐층 사이의 계면에 실리콘옥시나이트라이드막이 생성되는 것을 억제하여 전하트랩층 내의 전하 손실을 억제하고, 이에 따라 소자의 리텐션 특성을 향상시킬 수 있도록 하는 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따르면, 전하트랩층을 갖는 불휘발성 메모리소자는, 기판과, 기판 위의 터널링층과, 터널링층 위의 전하트랩층과, 전하트랩층 위에 배치되며 알루미늄나이트라이드막으로 이루어지는 차폐층과, 그리고 차폐층 위의 컨트롤게이트전극을 포함한다.
본 발명의 다른 실시예에 따르면, 전하트랩층을 갖는 불휘발성 메모리소자는, 기판과, 기판 위의 터널링층과, 터널링층 위의 전하트랩층과, 전하트랩층 위에 배치되며 알루미늄나이트라이드막 및 알루미늄옥사이드막이 순차적으로 적층되어 이루어지는 차폐층과, 그리고 차폐층 위의 컨트롤게이트전극을 포함한다.
본 발명의 또 다른 실시예에 다르면, 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법은, 기판 위에 터널링층을 형성하는 단계와, 터널링층 위에 전하트랩층을 형성하는 단계와, 전하트랩층 위에 알루미늄나이트라이드막으로 이루어지는 차폐층을 형성하는 단계와, 그리고 차폐층 위에 컨트롤게이트전극을 형성하는 단계를 포함한다.
본 발명의 또 다른 실시예에 다르면, 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법은, 기판 위에 터널링층을 형성하는 단계와, 터널링층 위에 전하트랩층을 형성하는 단계와, 전하트랩층 위에 알루미늄나이트라이드막 및 알루미늄옥사이드막이 순차적으로 적층되어 이루어지는 차폐층을 형성하는 단계와, 그리고 차폐층 위에 컨트롤게이트전극을 형성하는 단계를 포함한다.
본 발명에 따르면, 차폐층으로서 알루미늄나이트라이드(AlN)막을 채용함으로써, 그 증착과정에서 산화제를 사용할 필요가 없으며, 이에 따라 전하트랩층인 실리콘나이트라이드막 상부에 다수의 얕은 트랩사이트를 갖는 실리콘옥시나이트라이드막 생성을 억제할 수 있으며, 이에 따라 전하트랩층 내의 전하손실을 억제하여 소자의 리텐션 특성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 전하트랩층을 갖는 불휘발성 메모리소자를 나타내 보인 단면도이다.
도 1을 참조하면, 본 실시예에 따른 전하트랩층을 갖는 불휘발성 메모리소자(100)는, 실리콘기판과 같은 기판(110) 위에 배치되는 터널링층(120), 전하트랩층(130), 차폐층(140), 컨트롤게이트전극(150) 및 저저항층(160)을 포함한다. 기판(110)의 상부 일정 영역에는 소스/드레인영역과 같은 불순물영역(112)들이 배치된다. 불순물영역(112) 사이에는 채널영역(114)이 배치된다. 터널링층(120)은 채널영역(114) 위에 배치되며, 적어도 20Å 두께 이상의 옥사이드막이다.
전하트랩층(130)은 스토이키오메트릭(stoicheometric) 실리콘나이트라이드(Si3N4)막 또는 실리콘-리치(Si-rich) 실리콘나이트라이드(SixNy, 여기서 x/y > 3/4)막이며, 경우에 따라서는 스토이키오메트 실리콘나이트라이드(Si3N4)막 및 실리콘-리치(Si-rich) 실리콘나이트라이드(SixNy, 여기서 x/y > 3/4)막의 조합일 수 있다. 전하트랩층(130)의 두께는 대략 40Å 내지 100Å이다.
차폐층(140)은 대략 100Å 내지 300Å의 두께를 가지며, 알루미늄나이트라이드(AlN)막으로 이루어진다. 알루미늄나이트라이드(AlN)막은 대략 8.5의 유전상수를 가지며, 따라서 대략 9.0 정도의 유전상수를 갖는 알루미늄옥사이드(Al2O3)막과 유사한 차폐 특성을 나타낸다. 또한 알루미늄나이트라이드(AlN)막은 옥사이드 계열의 성분을 포함하고 있지 않으므로 그 형성과정에서 산화제(oxident)의 사용이 불필요하며, 따라서 전하트랩층(130) 상부표면이 산화됨에 따라 형성될 수 있는 실리콘옥시나이트라이드(SiON)막의 생성이 방지된다.
컨트롤게이트전극(150)은 대략 4.5eV 이상의 일함수(work function)를 갖는 금속막, 예컨대 탄탈륨나이트라이드(TaN)막이다. 저저항층(160)은 워드라인의 비저항을 감소시키기 위한 것으로서, 폴리실리콘막/텅스텐나이트라이드(WN)막/텅스텐실리사이드(WSi)막이나, 또는 텅스텐나이트라이드(WN)/텅스텐(W)이다.
도 2는 본 발명의 다른 실시예에 따른 전하트랩층을 갖는 불휘발성 메모리소자를 나타내 보인 단면도이다.
도 2를 참조하면, 본 실시예에 따른 전하트랩층을 갖는 불휘발성 메모리소 자(200)는, 실리콘기판과 같은 기판(210) 위에 배치되는 터널링층(220), 전하트랩층(230), 차폐층(240), 컨트롤게이트전극(250) 및 저저항층(260)을 포함한다. 기판(210)의 상부 일정 영역에는 소스/드레인영역과 같은 불순물영역(212)들이 배치된다. 불순물영역(212) 사이에는 채널영역(214)이 배치된다. 터널링층(220)은 채널영역(214) 위에 배치되며, 적어도 20Å 두께 이상의 옥사이드막이다.
전하트랩층(230)은 스토이키오메트릭 실리콘나이트라이드(Si3N4)막 또는 실리콘-리치 실리콘나이트라이드(SixNy, 여기서 x/y > 3/4)막이며, 경우에 따라서는 스토이키오메트 실리콘나이트라이드(Si3N4)막 및 실리콘-리치(Si-rich) 실리콘나이트라이드(SixNy, 여기서 x/y > 3/4)막의 조합일 수 있다. 전하트랩층(230)의 두께는 대략 40Å 내지 100Å이다.
차폐층(240)은 대략 100Å 내지 300Å의 두께를 가지며, 알루미늄나이트라이드(AlN)막(242) 및 알루미늄옥사이드(Al2O3)막(244)이 순차적으로 적층된 구조로 이루어진다. 본 실시예에 있어서도, 전하트랩층(230) 바로 위에 알루미늄나이트라이드(AlN)막(242)이 배치됨으로써, 전하트랩층(230) 상부표면이 산화됨에 따라 형성될 수 있는 실리콘옥시나이트라이드(SiON)막의 생성이 방지된다. 또한 알루미늄나이트라이드(AlN)(242) 위에 상대적으로 전하트랩층(230)과의 에너지 밴드갭이 더 큰 알루미늄옥사이드(Al2O3)막(244)을 더 배치시킴으로써 차폐 효과를 더 증대시킬 수 있다.
컨트롤게이트전극(250)은 대략 4.5eV 이상의 일함수를 갖는 금속막, 예컨대 탄탈륨나이트라이드(TaN)막이다. 저저항층(260)은 워드라인의 비저항을 감소시키기 위한 것으로서, 폴리실리콘막/텅스텐나이트라이드(WN)막/텅스텐실리사이드(WSi)막이나, 또는 텅스텐나이트라이드(WN)/텅스텐(W)이다.
도 3 및 도 4는 도 1의 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 3을 참조하면, 실리콘기판과 같은 기판(110) 위에 터널링층(120)을 형성한다. 기판(110)은 실리콘기판일 수 있지만, 경우에 따라서는 절연막 위의 실리콘(SOI; Silicon On Insulator)막과 같이 실리콘 이외일 수도 있다. 터널링층(120)은 적어도 20Å 이상의 두께, 예컨대 대략 20Å 내지 60Å 두께의 옥사이드막으로 형성할 수 있다.
다음에 터널링층(120) 위에 전하트랩층(130)을 형성한다. 전하트랩층은(130)은 대략 40Å 내지 100Å 두께의 스토이키오메트릭(stoichiometric) 실리콘나이트라이드(Si3N4)막으로 형성한다. 다른 예에서, 전하트랩층(130)은 실리콘-리치(Silicon-rich) 실리콘나이트라이드(SixNy, 여기서 x/y > 3/4)막으로 형성한다. 또 다른 예에서, 전하트랩층(130)은 스토이키오메트릭 실리콘나이트라이드(Si3N4)막 및 실리콘-리치 실리콘나이트라이드(SixNy, 여기서 x/y > 3/4)막의 조합으로 형성한다. 어느 예에서던지, 전하트랩층(130)은 화학기상증착(CVD; Chemical Vapor Deposition)방법이나, 또는 원자층증착(ALD; Atomic Layer Deposition)방법을 이용 하여 형성할 수 있다.
다음에 전하트랩층(130) 위에 차폐층(140)을 형성한다. 차폐층(140)은 대략 100Å 내지 300Å 두께를 갖도록 한다. 차폐층(140)은 알루미늄나이트라이드(AlN)막으로 형성한다. 이를 위해 화학기상증착(CVD)방법, 원자층증착(ALD)방법 또는 스퍼터링(sputtering)방법을 사용할 수 있다. 화학기상증착(CVD)방법 또는 원자층증착(ALD)방법을 사용할 경우, 반응가스로 NH3 가스를 사용한다. 스퍼터링방법을 사용할 경우, N2 분위기에서 알루미늄(Al) 타겟(target)을 스퍼터링한다. 어느 경우이던지 산화제를 포함하지 않으므로, 전하트랩층(130) 상부를 산화시키지 않는다. 알루미늄나이트라이드(AlN)막 증착시 알루미늄(Al)과 나이트로전(N)의 조성비는 4:1 내지 1:4가 되도록 할 수 있으며, 본 실시예에서는 1:1이 되도록 한다. 알루미늄나이트라이드(AlN)막을 형성한 후, 급속열처리(RTP; Rapid Thermal Processing)를 수행하여 밀집화(densification) 과정을 수행할 수도 있다.
도 4를 참조하면, 차폐층(140) 위에 컨트롤게이트전극(150)을 형성한다. 컨트롤게이트전극(150)은 대략 4.5eV 이상의 일함수(work function)를 갖는 금속막, 예컨대 탄탈륨나이트라이드(TaN)막으로 형성할 수 있다. 다음에 컨트롤게이트전극(150) 위에 워드라인의 비저항을 감소시키기 위한 저저항층(160)을 형성한다. 저저항층(160)은 폴리실리콘막/텅스텐나이트라이드(WN)막/텅스텐실리사이드(WSi)막의 구조, 또는 텅스텐나이트라이드(WN)막/텅스텐(W)막의 구조로 형성한다. 다음에 통상의 패터닝을 수행하여 게이트스택을 형성한 후, 기판(110) 내에 불순물영역(도 1 의 112) 형성을 위한 불순물이온주입을 수행하여 도 1의 전하트랩층을 갖는 불휘발성 메모리소자를 형성한다.
도 5 및 도 6은 도 2의 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 5를 참조하면, 실리콘기판과 같은 기판(210) 위에 터널링층(220)을 형성한다. 기판(210)은 실리콘기판일 수 있지만, 경우에 따라서는 절연막 위의 실리콘(SOI)막과 같이 실리콘 이외일 수도 있다. 터널링층(220)은 적어도 20Å 이상의 두께, 예컨대 대략 20Å 내지 60Å 두께의 옥사이드막으로 형성할 수 있다.
다음에 터널링층(220) 위에 전하트랩층(230)을 형성한다. 전하트랩층은(230)은 대략 40Å 내지 100Å 두께의 스토이키오메트릭 실리콘나이트라이드(Si3N4)막으로 형성한다. 다른 예에서, 전하트랩층(230)은 실리콘-리치 실리콘나이트라이드(SixNy, 여기서 x/y > 3/4)막으로 형성한다. 또 다른 예에서, 전하트랩층(230)은 스토이키오메트릭 실리콘나이트라이드(Si3N4)막 및 실리콘-리치 실리콘나이트라이드(SixNy, 여기서 x/y > 3/4)막의 조합으로 형성한다. 어느 예에서던지, 전하트랩층(230)은 화학기상증착(CVD)방법이나, 또는 원자층증착(ALD)방법을 이용하여 형성할 수 있다.
다음에 전하트랩층(230) 위에 차폐층(240)을 형성한다. 차폐층(240)은 대략 100Å 내지 300Å 두께를 갖도록 한다. 차폐층(240)은 알루미늄나이트라이드(AlN) 막(242)과 알루미늄옥사이드(Al2O3)막(244)이 순차적으로 적층되는 구조로 형성한다. 알루미늄나이트라이드(AlN)막(242)은 화학기상증착(CVD)방법, 원자층증착(ALD)방법 또는 스퍼터링방법을 사용하여 형성할 수 있다. 화학기상증착(CVD)방법 또는 원자층증착(ALD)방법을 사용할 경우, 반응가스로 NH3 가스를 사용한다. 스퍼터링방법을 사용할 경우, N2 분위기에서 알루미늄(Al) 타겟(target)을 스퍼터링한다. 어느 경우이던지 산화제를 포함하지 않으므로, 전하트랩층(230) 상부를 산화시키지 않는다. 알루미늄나이트라이드(AlN)막(242) 증착시 알루미늄(Al)과 나이트로전(N)의 조성비는 4:1 내지 1:4가 되도록 할 수 있으며, 본 실시예에서는 1:1이 되도록 한다. 알루미늄나이트라이드(AlN)막(242)을 형성한 후, 급속열처리(RTP)를 수행하여 밀집화과정을 수행할 수도 있다. 알루미늄옥사이드(Al2O3)막(244)은 화학기상증착(CVD)방법 또는 원자층증착(ALD)방법을 사용하여 형성할 수 있다. 알루미늄옥사이드(Al2O3)막(244) 형성시 산화제가 포함되더라도, 이미 전하트랩층(230) 상부에는 알루미늄나이트라이드(AlN)막(242)이 배치되어 있으므로, 전하트랩층(230) 상부가 산화되는 현상은 충분히 억제된다.
도 6을 참조하면, 차폐층(240) 위에 컨트롤게이트전극(250)을 형성한다. 컨트롤게이트전극(250)은 대략 4.5eV 이상의 일함수를 갖는 금속막, 예컨대 탄탈륨나이트라이드(TaN)막으로 형성할 수 있다. 다음에 컨트롤게이트전극(250) 위에 워드라인의 비저항을 감소시키기 위한 저저항층(260)을 형성한다. 저저항층(260)은 폴 리실리콘막/텅스텐나이트라이드(WN)막/텅스텐실리사이드(WSi)막의 구조, 또는 텅스텐나이트라이드(WN)막/텅스텐(W)막의 구조로 형성한다. 다음에 통상의 패터닝을 수행하여 게이트스택을 형성한 후, 기판(210) 내에 불순물영역(도 2의 212) 형성을 위한 불순물이온주입을 수행하여 도 2의 전하트랩층을 갖는 불휘발성 메모리소자를 형성한다.
도 1은 본 발명의 일 실시예에 따른 전하트랩층을 갖는 불휘발성 메모리소자를 나타내 보인 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 전하트랩층을 갖는 불휘발성 메모리소자를 나타내 보인 단면도이다.
도 3 및 도 4는 도 1의 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 5 및 도 6은 도 2의 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.
Claims (16)
- 삭제
- 삭제
- 삭제
- 기판;상기 기판 위의 터널링층;상기 터널링층 위의 전하트랩층;상기 전하트랩층 위에 배치되며 알루미늄나이트라이드막 및 알루미늄옥사이드막이 순차적으로 적층되어 이루어지는 차폐층; 및상기 차폐층 위의 컨트롤게이트전극을 포함하는 전하트랩층을 갖는 불휘발성 메모리소자.
- 제4항에 있어서,상기 차폐층은 100Å 내지 300Å의 두께를 갖는 전하트랩층을 갖는 불휘발성 메모리소자.
- 제4항에 있어서,상기 알루미늄나이트라이드막의 알루미늄(Al)과 나이트로전(N)의 조성비는 4:1 내지 1:4인 전하트랩층을 갖는 불휘발성 메모리소자.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 기판 위에 터널링층을 형성하는 단계;상기 터널링층 위에 전하트랩층을 형성하는 단계;상기 전하트랩층 위에 알루미늄나이트라이드막 및 알루미늄옥사이드막이 순차적으로 적층되어 이루어지는 차폐층을 형성하는 단계; 및상기 차폐층 위에 컨트롤게이트전극을 형성하는 단계를 포함하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제12항에 있어서,상기 알루미늄나이트라이드막으로 이루어지는 차폐층을 형성하는 단계는, 화학기상증착방법, 원자층증착방법 또는 스퍼터링방법을 사용하여 수행하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제13항에 있어서,상기 화학기상증착방법 또는 원자층증착방법을 사용하여 상기 알루미늄나이트라이드막으로 이루어지는 차폐층을 형성하는 단계는, 반응가스로서 NH3 가스를 사용하여 수행하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제13항에 있어서,상기 스퍼터링방법을 사용하여 상기 알루미늄나이트라이드막으로 이루어지는 차폐층을 형성하는 단계는, N2 분위기에서 타겟으로 알루미늄을 사용하여 수행하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
- 제12항에 있어서,상기 알루미늄나이트라이드막으로 이루어지는 차폐층을 형성하는 단계는, 상기 알루미늄나이트라이드막의 알루미늄(Al)과 나이트로전(N)의 조성비가 4:1 내지 1:4가 되도록 수행하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070110484A KR101003491B1 (ko) | 2007-10-31 | 2007-10-31 | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 |
| US12/163,401 US20090108332A1 (en) | 2007-10-31 | 2008-06-27 | Non-volatile memory device with charge trapping layer and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070110484A KR101003491B1 (ko) | 2007-10-31 | 2007-10-31 | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090044398A KR20090044398A (ko) | 2009-05-07 |
| KR101003491B1 true KR101003491B1 (ko) | 2010-12-30 |
Family
ID=40581715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070110484A KR101003491B1 (ko) | 2007-10-31 | 2007-10-31 | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090108332A1 (ko) |
| KR (1) | KR101003491B1 (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333153B1 (ko) * | 1993-09-07 | 2002-12-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
| DE10228768A1 (de) * | 2001-06-28 | 2003-01-16 | Samsung Electronics Co Ltd | Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren |
| JP4314259B2 (ja) * | 2006-09-29 | 2009-08-12 | 株式会社東芝 | 不揮発性半導体メモリ |
-
2007
- 2007-10-31 KR KR1020070110484A patent/KR101003491B1/ko not_active IP Right Cessation
-
2008
- 2008-06-27 US US12/163,401 patent/US20090108332A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090044398A (ko) | 2009-05-07 |
| US20090108332A1 (en) | 2009-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100890040B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR100894098B1 (ko) | 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법 | |
| US7365389B1 (en) | Memory cell having enhanced high-K dielectric | |
| US20130221425A1 (en) | Nonvolatile memory device and method for fabricating the same | |
| KR101033222B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 | |
| KR101033221B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| US8241974B2 (en) | Nonvolatile memory device with multiple blocking layers and method of fabricating the same | |
| US20080169501A1 (en) | Flash memory device with hybrid structure charge trap layer and method of manufacturing same | |
| US20070057292A1 (en) | SONOS type non-volatile semiconductor devices and methods of forming the same | |
| US20090114977A1 (en) | Nonvolatile memory device having charge trapping layer and method for fabricating the same | |
| KR101003491B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| US20100200907A1 (en) | Semiconductor Integrated Circuit Device and Method of Fabricating the Same | |
| KR101151153B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20080002030A (ko) | 비휘발성 메모리 장치의 게이트 구조물 형성 방법 | |
| KR100881136B1 (ko) | 향상된 리텐션 특성을 갖는 전하트랩소자의 제조방법 | |
| KR20070106155A (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR100914292B1 (ko) | 실리콘 나노크리스탈을 갖는 전하트랩층 형성방법과, 이를이용한 불휘발성 메모리소자 및 그 제조방법 | |
| KR20100011243A (ko) | 알루미늄질화막을 구비하는 비휘발성메모리장치 및 그 제조방법 | |
| KR20080001158A (ko) | Ｓａｎｏｓ 소자 및 그의 제조 방법 | |
| KR100955680B1 (ko) | 불휘발성 메모리소자의 제조방법 | |
| KR20090025597A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR20090102420A (ko) | 전하 트랩층을 갖는 불휘발성 메모리소자의 제조방법 | |
| KR20100018751A (ko) | 플래시 메모리 소자의 제조방법 | |
| US20080073692A1 (en) | Semiconductor chip and method of forming the same | |
| KR20090044396A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |