DE10228768A1 - Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren - Google Patents

Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren

Info

Publication number
DE10228768A1
DE10228768A1 DE10228768A DE10228768A DE10228768A1 DE 10228768 A1 DE10228768 A1 DE 10228768A1 DE 10228768 A DE10228768 A DE 10228768A DE 10228768 A DE10228768 A DE 10228768A DE 10228768 A1 DE10228768 A1 DE 10228768A1
Authority
DE
Germany
Prior art keywords
layer
insulation layer
memory device
barrier
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10228768A
Other languages
English (en)
Inventor
Chang-Hyun Lee
Jung-Dal Choi
Byoung-Woo Ye
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2002-0005622A external-priority patent/KR100456580B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10228768A1 publication Critical patent/DE10228768A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

Es werden nicht-flüchtige Floating-Trap Speichervorrichtungen und Verfahren dafür vorgesehen. Die Speichervorrichtungen enthalten ein Halbleitersubstrat und eine benachbarte Gate-Elektrode. Zwischen dem Substrat und der Gate-Elektrode kann eine Tunnelisolationsschicht, die eine erste Dielektrizitätskonstante aufweist, eine Sperrisolationsschicht, die eine zweite Dielektrizitätskonstante aufweist, die größer als die erste Dielektrizitätskonstante ist, und eine Ladungsspeicherschicht angeordnet sein.

Description

    Verwandte Anmeldungen
  • Diese Anmeldung nimmt die Priorität der koreanischen Patentanmeldung Nr. 2002-05622, eingereicht am 31. Januar 2002 und Nr. 2001-37421, eingereicht am 28. Juni 2001, in Anspruch, deren Inhalt durch Bezugnahme hierin vollumfänglich mitoffenbart wird.
    • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine nicht-flüchtige Speichervorrichtung und insbesondere eine nicht-flüchtige Speichervorrichtung mit einer schwebenden Falle, im folgenden als nicht-flüchtige Floating-Trap-Speichervorrichtung bezeichnet.
    • Hintergrund der Erfindung
  • Es gibt zwei Arten von nicht-flüchtigen Speichervorrichtungen, nämlich Speichervorrichtungen vom Floating-Gate-Typ und Speichervorrichtungen vom Floating-Trap-Typ. Eine Floating-Gate-Speichervorrichtung kann ein Steuergate und ein leitendes Floating-Gate, das durch eine Isolationsschicht von einem Substratkanal isoliert ist, enthalten. Floating-Gate-Speichervorrichtungen können durch ein Speichern von Ladungen als freie Ladungsträger auf dem leitenden Floating-Gate programmiert werden.
  • Floating-Trap-Speichervorrichtungen können eine nicht-leitende Ladungsspeicherschicht zwischen einer Gate-Elektrode und einem Substrat enthalten. Floating-Trap-Speichervorrichtungen können durch das Speichern von Ladungen in den Traps (Fallen) in der nicht-leitenden Ladungsspeicherschicht programmiert werden.
  • Floating-Gate-Speichervorrichtungen haben im allgemeinen eine dickere Tunnelisolationsschicht, als die Floating-Trap-Speichervorrichtungen, um eine vergleichbare Zuverlässigkeit für die gespeicherten Ladungen vorzusehen. Eine dickere Tunnelisolationsschicht kann zu einer vergrößerten Betriebsspannung für die Speichervorrichtung und einer vergrößerten Komplexität der damit assoziierten Peripherieschaltung führen. Folglich kann es schwieriger sein, eine hohe Integrationsdichte und einen niedrigen Leistungsverbrauch für Floating-Gate-Speichervorrichtungen als für Floating-Trap-Speichervorrichtungen vorzusehen.
  • Ein SONOS (silicon-oxide nitride-oxide-semiconductor)-Aufbau einer herkömmlichen Floating-Trap-Speichervorrichtung wird in Fig. 1 gezeigt. Die Speichervorrichtung enthält eine Tunnelisolationsschicht 20, eine Ladungsspeicherschicht 22, eine Blockierung- bzw. Sperrisolationsschicht 24 und eine Gate-Elektrode 27, die aufeinanderfolgend auf einem aktiven Bereich eines P- Halbleitersubstrats 10 aufgebracht ist. Eine N+-Störstellendiffusionsschicht 28 ist auf einem aktiven Bereich auf gegenüberliegenden Seiten der Gate-Elektrode 27 ausgebildet. Die Tunnelisolationsschicht 20 enthält ein thermisches Oxidmaterial und die Ladungsspeicherschicht 22 enthält Siliziumnitrid-Material.
  • Ein Energiebanddiagramm einer Floating-Trap-Speichereinheit wird in Fig. 2 gezeigt, die einen Schnitt entlang einer Linie I-I' in der Fig. 1 darstellt. Es werden in intrinsische Energiebandlücken für die Materialien entsprechend dem Halbleitersubstrat 10, der Tunnelisolationsschicht 20, der Ladungsspeicherschicht 22, der Sperrisolationsschicht 24 und der Gate-Elektrode 27 gezeigt. Unterschiede zwischen den Energiebandlücken führen zu Potenzialbarrieren an den Schnittstellen zwischen den Materialien.
  • Beispielsweise kann die Ladungsspeicherschicht 22 Siliziumnitrid enthalten, welches eine Energiebandlücke von ungefähr 5 eV aufweist. Die entsprechenden Potenzialbarrieren zwischen der Tunnelisolationsschicht 20 und der Ladungsspeicherschicht 22 können ungefähr 1 eV bzw. 2 eV für das Leitungsband und das Valenzband betragen.
  • Eine Siliziumnitridschicht ist bekannt dafür, daß sie drei Fallenwerte (trap levels) aufweist. Eine Fallenmitte (trap center) der Siliziumnitridschicht enthält ein Siliziumatom, das drei Stickstoffatome verbindet und eine offene Bindung (dangling bond) aufweist. Wenn kein Elektron mit der offenen Bindung verbunden ist (d. h., ein Loch damit verbunden ist), kann dieser Zustand als ein erster Fallenwert E1 bezeichnet werden. Wenn ein Elektron sich mit der offenen Bindung verbindet, kann dieser Zustand als ein zweiter Fallenwert E2 bezeichnet werden, welcher höher als der erste Fallenwert E1 ist. Wenn zwei Elektronen sich mit der freien Bindung verbinden, kann der Zustand als ein dritter Fallenwert E3 bezeichnet werden, welcher höher als der zweite Fallenwert E2 ist.
  • Eine nicht-flüchtige Floating-Trap-Speichervorrichtung verwendet Fallenwerte, wie sie beispielsweise in einer Siliziumnitridschicht zu finden sind, für Speichervorgänge. Wenn eine positive Spannung an die Gate-Elektrode 27 angelegt wird, tunneln Elektroden durch die Tunnelisolationsschicht 20, um in der Ladungsspeicherschicht 22 gefangen zu werden. Da die Elektronen sich in der Ladungsspeicherschicht 22 ansammeln erhöht sich eine Schwellwertspannung der Speichervorrichtung und die Speichervorrichtung wird programmiert.
  • Wenn im Gegensatz dazu eine negative Spannung an die Gate-Elektrode 27 angelegt wird, wie in Fig. 3 gezeigt, werden gefangene Elektronen zu dem Halbleitersubstrat 10 durch die Tunnelisolationsschicht 20 entladen. Dementsprechend werden Löcher in dem ersten Fallenwert E1 von dem Halbleitersubstrat 10 durch die Tunnelisolationsschicht 20 gefangen. Folglich wird die Schwellwertspannung der Speichervorrichtung verringert und die Speichervorrichtung wird gelöscht.
  • Um die Speichervorrichtung zu programmieren sollten die Ladungsmengen von dem Kanal relativ groß im Vergleich zu dem Ladungsmengen von der Gate-Elektrode sein. Wenn beispielsweise eine positive Spannung an die Gate-Elektrode angelegt wird und Falls die Menge der Löcher, die von der Gate-Elektrode zu der Floating-Trap vorgesehen wird, gleich der Menge der Elektroden ist, die von dem Kanal zu der Floating- Trip vorgesehen werden, gleichen sich negative Ladungen und positive Ladungen aus und umgekehrt. Dementsprechend wird die Schwellwertspannung nicht verändert und ein Programmieren kann ausgeschlossen werden.
  • Wenn die Dicke der Siliziumoxidschicht, die als eine Tunneloxidschicht dient, kleiner oder gleich 20 Å ist, kann der Stromfluß von einem direkten Tunneln einen Stromfluß von einem F-N-Tunneln übersteigen, und ein Löschvorgang kann auftreten. Wenn eine Sperroxidschicht eine Dicke von ungefähr 50 Å aufweist, wird eine Ladung hauptsächlich durch F-N-Tunneln bewegt und die Menge an Ladungen von dem Kanal kann größer sein, als die Menge der Ladungen von der Gate-Elektrode. Wenn im Gegensatz dazu die Dicke der Tunnelisolationsschicht kleiner oder gleich 20 Å ist, und die Sperrisolationsschicht dicker als die Tunnelisolationsschicht ist, werden die Ladungen bei Lösch- und Programmierungsvorgängen hauptsächlich von dem Kanal vorgesehen, und die Schwellwertspannung kann leichter gesteuert werden.
  • Die Dicke der Siliziumoxidschicht kann die Datenbeibehaltungszeit der Speichervorrichtung beeinflussen. Wenn beispielsweise die Dicke der Siliziumoxidschicht 20 Å oder weniger beträgt, können in der Floating-Trap gespeicherte Ladungen leichter verloren gehen und die Datenbeibehaltungszeit der Speichervorrichtung kann sich verkürzen. Wenn die Dicke der Siliziumoxidschicht 20 Å oder größer ist, kann die Datenbeibehaltungszeit verlängert sein, aber der primäre Fluß an Ladungen zu der Floating-Trap wird durch ein F-N-Tunneln verursacht sein. Ein F-N-Tunneln kann leichter ausgeführt werden, da eine effektive Masse der Ladungsträger kleiner wird und das elektrische Feld auf dem Ladungsträgerweg stärker wird.
  • Herkömmliche Vorgänge zum Programmieren und Löschen einer Floating-Trap- Speichervorrichtung werden im folgenden beschrieben. Während einer frühen Phase eines Programmierungsvorgangs, wenn die Tunnelisolationsschicht und die Sperrisolationsschicht Oxidmaterialien sind und eine Spannung an die Gate-Elektrode angelegt wird, kann das erzeugte elektrische Feld durch die folgende Gleichung 1 beschrieben werden. Gleichung 1

  • Die Symbole "ot", "ob" und "SIN" stellen die Tunnelschicht, die Blockisolationsschicht bzw. die Siliziumnitridschicht dar. Das Symbol "E" stellt das elektrische Feld dar "Vg" stellt die Spannung einer Gate-Elektrode dar "Φms" stellt eine Differenz einer Arbeitsfunktion bzw. der Austrittsarbeit zwischen dem Substrat und der Gate- Elektrode dar "Φb" stellt ein Substratoberflächenpotential dar, "X" stellt die Dicke der Oxidschicht dar und "ε" stellt eine Dielektrizitätskonstante dar.
  • Während der frühen Phase des Programmierungsvorgangs, wenn eine positive Spannung an die Gate-Elektrode angelegt wird, wird ein Loch von der Gate-Elektrode zu der Floating-Trap bewegt und eine Elektron wird von dem Kanal zu dem Floating- Trap bewegt. Wenn mehr Elektronen zur Gate-Elektrode gelangen, als Löcher, vergrößert sich die Schwellwertspannung. Da Elektronen in der Floating-Trap der Ladungsspeicherschicht gefangen werden und sich darin ansammeln, kann das an die Sperrisolationsschicht angelegte Feld stärker werden als das an die Tunnelisolationsschicht angelegte elektrische Feld. Wenn es einmal stärker ist, werden zunehmend gefangene Elektronen über die Sperrisolationsschicht entladen, oder Löcher werden zunehmend von der Gate-Elektrode injiziert, so daß ein Anwachsen der Schwellwertspannung begrenzt wird.
  • Während eines Löschvorgangs, wenn eine relativ niedrige Spannung an der Gate- Elektrode anliegt, bewegen sich Elektronen durch ein F-N-Tunneln von der Elektrode zu der Floating-Trap und Löcher bewegen sich von dem Kanal zu der Floating-Trap. Da die effektive Masse von Elektronen geringer ist als die der Löcher, fließen Elektronen von der Gate-Elektrode leichter zu dem Kanal, als Löcher. In einer frühen Phase des Löschvorgangs, wenn die Floating-Trap der Siliziumnitridschicht (d. h., die Ladungsspeicherschicht) gleichförmig mit Elektronen angefüllt ist, kann die Ladungsmenge Q negativ sein. Bei einer negativen Ladungsmenge Q kann die Sperrisolationsschicht und die Tunnelisolationsschichten durch die folgenden Gleichungen 2 und 3 beschrieben werden. Gleichung 2

    Gleichung 3

  • Die Symbole "ot", "ob" und "SIN" stellen die Tunnelschicht, die Sperrisolationsschicht bzw. die Siliziumnitridschicht dar. Das Symbol "E" stellt das elektrische Feld dar "Vg" stellt die Spannung einer Gate-Elektrode dar "Φms" stellt eine Differenz einer Arbeitsfunktion bzw. der Austrittsarbeit zwischen dem Substrat und der Gate- Elektrode dar "Φb" stellt ein Substratoberflächenpotential dar, "X" stellt die Dicke der Oxidschicht dar und "Q" stellt die Ladungsmenge auf der Siliziumnitridschicht dar.
  • Wenn die Dicke der Tunnelisolationsschicht 20 Å oder mehr beträgt, werden Ladungen bei der Tunnelisolationsschicht und der Sperrisolationsschicht durch ein F-N- Tunneln bewegt. Während eines Löschvorgangs kann die von der Gate-Elektrode vorgesehene Menge an Elektronen die Menge an Löchern übersteigen, die von dem Kanal vorgesehen werden, und die Floating-Trap kann eine negative Ladung ansammeln, welche es schwierig macht, die Schwellwertspannung zum Löschen des Speichers ausreichend abzusenken.
    • Kurzfassung der Erfindung
  • Nicht-flüchtige Floating-Trap-Speichervorrichtungen gemäß einigen Ausführungsformen der vorliegenden Erfindung enthalten ein Halbleitersubstrat und eine benachbarte Gate-Elektrode. Zwischen dem Substrat und der Gate-Elektrode kann eine Tunnelisolationsschicht, die eine erste Dielektrizitätskonstante aufweist, eine Sperrisolationsschicht, die eine zweite Dielektrizitätskonstante aufweist, die größer als die erste Dielektrizitätskonstante ist, und eine Ladungsspeicherschicht sein.
  • Nicht-flüchtige Floating-Trap-Speichervorrichtungen gemäß einigen andere Aus- Führungsformen der vorliegenden Erfindung enthalten ein Halbleitersubstrat mit einer Vielzahl an parallelen aktiven Bereichen. Eine Vielzahl von parallelen Speicher-Gate- Elektroden schneiden die aktiven Bereiche und verlaufen über sie. Zwischen den Schnittpunkten bzw. Kreuzungen der Elektrode und den aktiven Bereichen kann eine Tunnelisolationsschicht, die eine erste Dielektrizitätskonstante aufweist, eine Sperrisolationsschicht, die eine zweite Dielektrizitätskonstante aufweist, die größer als die erste Dielektrizitätskonstante ist, und eine Ladungsspeicherschicht sein.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1 zeigt eine Querschnittsansicht eines SONOS-(silicon oxide nitride oxide semiconductor)-Aufbau einer herkömmlichen Floating-Trap- Speichervorrichtung.
  • Fig. 2 zeigt ein Energiebanddiagramm einer herkömmlichen Floating-Trap- Speichervorrichtung entlang einer Linie I-I' in Fig. 1.
  • Fig. 3 zeigt ein Energiebanddiagramm eines Energiebandes und eines Ladungsträgerflusses, wenn eine Spannung an eine Gate-Elektrode einer herkömmlichen Speichervorrichtung angelegt wird, die in Fig. 2 gezeigt ist.
  • Fig. 4 zeigt ein Energiebanddiagramm einer Floating-Trap-Speichervorrichtung gemäß einiger Ausführungsformen der vorliegenden Erfindung.
  • Fig. 5 zeigt ein Energiebanddiagramm einer Floating-Trap-Speichervorrichtung gemäß zusätzlicher Ausführungsformen der vorliegenden Erfindung.
  • Fig. 6 zeigt ein Energiebanddiagramm einer Floating-Trap-Speichervorrichtung gemäß weiteren Ausführungsformen der vorliegenden Erfindung.
  • Fig. 7 zeigt ein Energiebanddiagramm einer Floating-Trap-Speichervorrichtung gemäß zusätzlichen Ausführungsformen der vorliegenden Erfindung.
  • Fig. 8 zeigt eine Draufsicht einer Speichervorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung.
  • Fig. 9 zeigt eine Querschnittsansicht entlang einer Bitleitung einer Speichervorrichtung, wie etwa der Speichervorrichtung von Fig. 8, gemäß einigen Ausführungsformen der vorliegenden Erfindung.
  • Fig. 10 zeigte eine Querschnittsansicht entlang einer Bitleitung einer Speichervorrichtung, wie etwa der Speichervorrichtung in Fig. 8, gemäß weiteren Ausführungsformen der vorliegenden Erfindung.
    • Detaillierte Beschreibung der Erfindung
  • Die vorliegende Erfindung wird im Folgenden unter Bezugnahme auf die beiliegende Zeichnung, in welcher bevorzugte Ausführungsformen der Erfindung gezeigt werden, eingehender beschrieben. Die Erfindung kann jedoch in vielen verschiedenen Formen verkörpert sein und sollte nicht so ausgelegt werden, als daß sie auf die hierin dargelegten Ausführungsformen begrenzt sei. Vielmehr sind diese Ausführungsformen dazu vorgesehen, daß die Erfindung sorgfältig und vollständig ist, und vermitteln einem Fachmann das Konzept der Erfindung vollständig. Bei den Zeichnungen sind die Dicken der Schichten und Bereiche aus Gründen der Klarheit vergrößert dargestellt. Es ist ebenso offensichtlich, daß wenn eine Schicht als "auf" einer anderen Schicht oder Substrat seiend bezeichnet wird, diese direkt auf einer anderen Schicht oder Substrat sein kann oder ebenso dazwischenliegende Schichten aufweisen kann. Wenn im Gegensatz dazu ein Element als "direkt auf" einem anderen Element seiend bezeichnet wird, sind keine dazwischenliegenden Elemente vorhanden.
  • Ein Energiebanddiagramm einer Floating-Trap-Speichervorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung ist in Fig. 4 gezeigt. Die in dem Energiebanddiagramm dargestellte Floating-Trap-Speichervorrichtung kann ein Substrat 10, eine Tunnelisolationsschicht 20, eine Ladungsspeicherschicht 22, eine dielektrische Schicht 34 und eine Gate-Elektrode 27 enthalten. Die dielektrische Schicht 34 kann als eine Blockienrungs- bzw. Sperrisolationsschicht dienen. Am Anfang eines Programmierungsvorgangs der Speichervorrichtung können die elektrischen Feldintensitäten der Tunnelisolationsschicht 20 und der Sperrisolationsschicht 34 durch die folgenden Gleichungen 4 und 5 beschrieben werden. Gleichung 4

    Gleichung 5

  • Die Symbole "ot", "ob" und "n" stellen die Tunnelschicht 20, die Sperrisolationsschicht 34 bzw. die Ladungsspeicherschicht 22 dar. Das Symbol "E" stellt das elektrische Feld dar, "Vg" stellt die Spannung einer Gate-Elektrode 27 dar, "Φms" stellt eine Differenz einer Arbeitsfunktion bzw. Austrittsarbeit zwischen dem Substrat 10 und der Gate-Elektrode 27 dar, "Φb" stellt ein Substratoberflächenpotential dar, "X" stellt die Dicke der Oxidschicht dar und "ε" stellt eine Dielektrizitätskonstante dar.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung kann eine Dielektrizitätskonstante der dielektrischen Schicht 34 höher sein als eine Dielektrizitätskonstante der Tunnelisolationsschicht 20. Eine höhere Dielektrizitätskonstante für die dielektrische Schicht 34 kann eine höhere elektrische Feldintensität für die Tunnelisolationsschicht 20 als für die dielektrische Schicht 34 vorsehen (siehe Gleichung 5). Wenn eine derartige Speichervorrichtung programmiert wird, können Elektronen leichter über die Tunnelisolationsschicht 20 injiziert werden und eine höhere Menge an Elektronen kann von dem Kanal zu der Gate-Elektrode 27 fließen. Folglich kann ein Programmieren der Speichervorrichtung schneller erfolgen.
  • Gemäß Gleichung 4 und 1 kann während eines Programmierens der Floating- Trap-Speichervorrichtung gemäß Ausführungsformen der vorliegenden Erfindung ein elektrisches Feld in einer Tunneloxidschicht 20 (hierin im Folgenden als "EFP" bezeichnet) stärker sein als ein elektrisches Feld in der Tunneloxidschicht 20 (hierin im Folgenden als "EFC" bezeichnet werden) sein. Wenn "EFC" positiv ist, wird ein positives Ergebnis erzielt, wenn "EFP" von "EFC" subtrahiert wird, wie durch Gleichung 6 erzeigt. Gleichung 6

  • Das Symbol "ε(ob)" stellt eine hohe Dielektrizitätskonstante der dielektrischen Schicht 34 dar. Die hohe Dielektrizitätskonstante kann einen schnelleren Programmiervorgang der Speichervorrichtung verglichen mit einer herkömmlichen Speichervorrichtung an die eine gleichwertige Spannung angelegt ist, wie sie in Fig. 2 gezeigt ist, vorsehen.
  • Eine Beziehung der elektrischen Feldstärken der Tunnelisolationsschicht 20 und der dielektrischen Schicht 34 während eines Löschvorgangs kann durch die folgenden Gleichungen 7 und 8 beschrieben werden. Gleichung 7

    Gleichung 8

  • Das Symbol "Q" stellt eine Ladungsmenge in der Ladungsspeicherschicht 22 dar und weist einen negativen Wert auf, das Symbol "ε(ob)" stellt eine Dielektrizitätskonstante einer dielektrischen Schicht 34 dar und "ε(ot)" stellt eine dielektrische Schicht einer Tunnelisolationsschicht 20 dar.
  • Wenn "ε(ob)" ausreichend größer als "ε(ot)" ist, kann das elektrische Feld der Tunnelisolationsschicht 20 stärker werden als das elektrische Feld der dielektrischen Schicht 34. Die Veränderung in der Ladungsmenge, die durch eine Ladungsträgerbewegung durch die Tunnelisolationsschicht 20 (d. h., ein Einfließen der Kanallöcher und ein Herausfließen der Elektronen aus der Ladungsspeicherschicht 22) verursacht wird, kann größer sein, als die Veränderung bei der Ladungsmenge, die durch eine Ladungsträgerbewegung über die dielektrische Schicht 34 (d. h., einfließende Elektronen von der Gate- Elektrode 27) verursacht wird. In einem derartigen Fall kann die Schwellwertspannung durch das Einfließen von Kanallöchern bei der Ladungsspeicherschicht 22 leichter verringert werden und ein Löschbetrieb kann leichter durchgeführt werden.
  • Während eines Löschbetriebs kann das an die Tunnelisolationsschicht 20 der Speichervorrichtung der Fig. 4 angelegte elektrische Feld stärker werden als das an die Tunnelisolationsschicht 20 der Speichervorrichtung der Fig. 2 angelegte Feld werden, wie es zum Beispiel durch Gleichung 6 gezeigt wird. Auf diese Art und Weise kann die Geschwindigkeit des Löschvorgangs vergrößert werden.
  • Gemäß Fig. 5 wird eine Speichervorrichtung gemäß weiteren Ausführungsformen der vorliegenden Erfindung gezeigt. Die Speichervorrichtung enthält ein Halbleitersubstrat 10, eine Tunnelisolationsschicht 20, eine Ladungsspeicherschicht 22, eine Blockierungs- bzw. Sperrisolationsschicht 44 und eine Gate-Elektrode 27. Die Sperrisolationsschicht 44 kann eine dielektrische Schicht 34 und eine Siliziumoxidschicht 36 zwischen der Ladungsspeicherschicht 22 und der Gate-Elektrode 27 enthalten. Insbesondere kann die Siliziumoxidschicht 36 zwischen der dielektrischen Schicht 34 und der Gate-Elektrode 27 angeordnet sein.
  • Gemäß Fig. 6 wird eine Speichervorrichtung gemäß weiteren Ausführungsformen der vorliegenden Erfindung gezeigt. Die Speichervorrichtung kann ein Halbleitersubstrat 10, eine Tunnelisolationsschicht 20, eine Ladungsspeicherschicht 22, eine Sperrisolationsschicht 54 und eine Gate-Elektrode 27 enthalten. Die Sperrisolationsschicht 54 enthält eine dielektrische Schicht 34, die eine hohe Dielektrizitätskonstante aufweist, und eine Siliziumoxidschicht 38 zwischen der Ladungsspeicherschicht 22 und der Gate- Elektrode 27. Insbesondere kann die dielektrische Schicht 34 zwischen der Siliziumoxidschicht 38 und der Gate-Elektrode 27 angeordnet sein.
  • Gemäß Fig. 7 wird eine Speichervorrichtung gemäß weiteren Ausführungsformen der vorliegenden Erfindung gezeigt. Die Speichervorrichtung enthält ein Halbleitersubstrat 10, eine Tunnelisolationsschicht 20, eine Ladungsspeicherschicht 22, eine Sperrisolationsschicht 64 und eine Gate-Elektrode 27, die aufeinanderfolgend angeordnet sind. Die Sperrisolationsschicht 64 enthält eine erste Siliziumoxidschicht 36 zwischen einer hoch-dielektrischen Schicht 34 und einer Gate-Elektrode 27 und eine zweite Siliziumoxidschicht 38 zwischen der hoch-dielektrischen Schicht 34 und der Ladungsspeicherschicht 22.
  • Gleichungen 4 bis 7 beschreiben die jeweiligen elektrischen Felder der Ausführungsformen der Speichervorrichtungen in Fig. 4 bis 7. Beispielsweise kann bei den Ausführungsformen der Fig. 5 bis 7 eine Dielektrikums-Konstante "ε(ob)" der Sperrisolationsschicht in Bezug zu Dielektrizitätskonstanten der dielektrischen Schichten und der Oxidschicht der Blockisolationsschichten gesetzt werden. Wenn eine Sperrisolationsschicht dieser Ausführungsformen die gleiche Dicke wie die Sperrisolationsschicht der in Fig. 2 gezeigten Speichervorrichtung aufweist, wird das elektrische Feld von der Dielektrizitätskonstante und der Dicke der dielektrischen Schicht abhängen. Die Oxidschicht der Sperrisolationsschicht kann eine Durchschlagsspannung der Sperrisolationsschicht erhöhen. Die Oxidschicht kann ebenso die Haftkraft zwischen der hoch-dielektrischen Schicht und der Gate-Elektrode oder zwischen der hoch-dielektrischen Schicht und der Ladungsspeicherschicht verbessern.
  • Gemäß weiteren Ausführungsformen der vorliegenden Erfindung kann die dielektrische Schicht 34 ein Metalloxid oder ein Metallnitrid eines Gruppe-III-Elemets oder eines Gruppe-VB-Elements in dem Mendeleevschen Periodensystem aufweisen. Gemäß anderen Ausführungsformen kann die dielektrischen Schicht 34 ein dotiertes Metalloxid oder dotiertes Metalloxidnitrid aufweisen, in welchem ein Metalloxid mit einem Gruppe-IV-Element des Mendeleevschen Periodensystems dotiert ist. Das Gruppe-IV-Element kann den Leckstrom von der Speichervorrichtung verringern. Das Gruppe-IV-Element kann mit einem Metalloxid von ungefähr 0,1 bis 30 Gewichtsprozent dotiert werden. Die dielektrische Schicht 34 kann ebenso eine Verbindung aus der folgenden Gruppe aufweisen: HfO2, Hf1-xAlxOy, HfxSi1-xO2, Hf-Si-Oxynitrid, ZrO2, ZrxSi1-xO2, und Zr-Si-Oxynitrid aufweisen.
  • Die dielektrische Schicht 34 kann Al2O3 aufweisen, das beispielsweise eine Dielektrizitätskonstante von 10 und eine Energiebandlücke von 8,3 eV aufweist, oder ZrO2 aufweisen, das beispielsweise eine Dielektrizitätskonstante von 25 und eine Energiebandlücke von 8,3 eV aufweist. Die dielektrische Schicht 34 kann ebenso eines aus der folgenden Gruppe aufweisen: AlO, Al2O3, Ta2O5, TiO2, PZT[Pb(Zr, Ti)O3], PbTiO3, PbZrO3, PZT[(Pb, La)(Zr, Ti)O3], PbO, SrTiO3, BaTiO3, V2O5, BST[Ba, Sr]TiO3], SBT(SrBi2Ta2O9), Bi4Ti3O12.
  • Die Ladungsspeicherschicht 22 kann eines oder mehrere von Si3N4, Siliziumoxynitrid, Siliziumreiches Oxid und andere ferroelektrische Materialien aufweisen.
  • Gemäß Fig. 8 bis 10 werden Speichervorrichtungen gemäß weiteren Ausführungsformen der Erfindung gezeigt. Eine Vielzahl von aktiven Bereichen ACT sind auf einem Halbleitersubstrat 10 angeordnet. Die aktiven Bereiche ACTs sind parallel zueinander entlang einer Richtung des Substrats 10 angeordnet. Eine gemeinsame Source-Leitung CSL kreuzt über die aktiven Bereiche ACT. Bitleitungsplugs DC sind mit jeweiligen aktiven Bereichen ACT verbunden und von der gemeinsamen Source-Leitung CSL durch einen vorbestimmten Abstand getrennt. Die Bitleitungsplugs DC sind parallel zu der gemeinsamen Source-Leitung CSL.
  • Eine Reihenauswahl-Gate-Elektrode 117s und eine Masseauswahl-Gate-Elektrode 117g sind parallel zueinander und kreuzen über die aktiven Bereiche ACT zwischen der gemeinsamen Source-Leitung CSL und den Bitleitungsplugs DC. Die Reihenauswahl- Gate-Elektrode 117s ist zu den Bitleitungsplugs DC benachbart und die Masseauswahl- Gate-Elektrode 117g ist zu der gemeinsamen Source-Leitung benachbart.
  • Zwischen der Reihenauswahl-Gate-Elektrode 117s und der Masseauswahl-Gate- Elektrode 117g kreuzen eine Vielzahl von Speicher-Gate-Elektroden 117m die aktiven Bereiche ACT. Die Speicher-Gate-Elektroden 117m sind parallel zueinander. Eine Tunnelisolationsschicht 110, eine Ladungsspeicherschicht 112 und eine Blockisolationsschicht 114 werden zwischen den aktiven Bereichen und der Speicher-Gate-Elektroden 117m aufeinanderfolgend aufgebracht. Die Tunnelisolationsschicht 110, die Ladungsspeicherschicht 112 und die Sperrisolationsschicht 114 können die gleichen Materialien wie zuvor beschrieben aufweisen.
  • Ein Störstellen dotierter Bereich 102 ist auf den gegenüberliegenden Seiten der Reihenauswahl-Gate-Elektrode 117s, der Masseauswahl-Gate-Elektrode 117g und der Speicher-Gate-Elektrode 117m angeordnet. Die gemeinsame Source-Leitung CSL ist mit dem jeweiligen störstellendotierten Bereich (Source-Bereich) 102s verbunden, der zu der Masseauswahl-Elektrode 117g benachbart ist. Die Isolationszwischenschicht 120 deckt die Oberfläche eines Halbleitersubstrats einschließlich der Gate-Elektroden 117g, 117m und 117s und der gemeinsamen Source-Leitung CSL ab. Die Bitleitungsplugs DC werden mit den störstellendotieten Bereichen (Drain-Bereichen) 102d verbunden, die benachbart zu der Reihenauswahl-Gate-Elektrode 117s sind. Eine Vielzahl von Bitleitungen BL sind auf der Isolationszwischenschicht 120 derart ausgebildet, daß sie die Gate-Elektroden 117g, 117m und 117s überkreuzen. Die Bitleitungen BL sind elektrisch mit den Bitleitungsplugs DC verbunden.
  • Speicherzellen können an den Schnittpunkten der jeweiligen Speicher-Gate-Elektroden 117m und der aktiven Bereiche ACT vorgesehen sein. Auswahltransistoren können an Schnittpunkten der jeweiligen Auswahlgates 117s und 117g und den jeweiligen aktiven Bereichen ACT vorgesehen sein.
  • Wie es in Fig. 9 gezeigt ist, kann die Speichervorrichtung eine Tunnelisolationsschicht 110, eine Ladungsspeicherschicht 112 und eine Sperrisolationsschicht 114 enthalten, die zwischen der Masseauswahl-Gate-Elektrode 117g, der Reihenauswahl-Gate- Elektrode 117s und den aktiven Bereichen (ACT in Fig. 8) aufeinanderfolgend aufgebracht sind. Eine negative Spannung kann an die Masseauswahl-Gate-Elektrode 117g und an die Reihenauswahl-Gate-Elektrode 117s angelegt werden, um die Schwellwertspannung des Auswahltransistors während Speichervorgängen zu erniedrigen.
  • Gemäß weiteren Ausführungsformen, wie in Fig. 10 gezeigt, kann die Speicher- Vorrichtung eine Gate-Isolationsschicht 116 zwischen jeder der Masseauswahl-Gate- Elektrode 117g und der Reihenauswahl-Gate-Elektrode 117s und den aktiven Bereichen (ACT in Fig. 8) enthalten. Die Gate-Isolationsschicht 116 kann ein Siliziumoxid, ein Siliziumoxynitrid oder Kombinationen daraus aufweisen.
  • Während diese Erfindung im Bezug auf ihre bevorzugte Ausführungsformen genau gezeigt und beschrieben worden ist, ist es für den Fachmann offensichtlich, daß zahlreiche Veränderungen in Form und Detail daran vorgenommen werden können, ohne von dem Grundgedanken und dem Umfang der Erfindung, wie er durch die beigefügten Ansprüche definiert ist, abzuweichen.

Claims (34)

1. Nicht-flüchtige Floating-Trap-Speichervorrichtung die aufweist:
ein Halbleitersubstrat;
eine Tunnelisolationsschicht, die eine erste Dielektrizitätskonstante aufweist, auf dem Substrat;
eine Ladungsspeicherschicht auf der Tunnelisolationsschicht;
eine Sperrisolationsschicht auf der Ladungsspeicherschicht, wobei die Sperrisolationsschicht eine zweite Dielektrizitätskonstante aufweist, die größer als die erste Dielektrizitätskonstante der Tunnelisolationsschicht ist; und
eine Gate-Elektrode auf der Sperrisolationsschicht.
2. Speichervorrichtung nach Anspruch 1, die ferner ein Paar von störstellendotierten Schichten in dem Substrat benachbart zu gegenüberliegenden Seiten der Gate-Elektrode aufweist.
3. Speichervorrichtung nach Anspruch 1, wobei die Tunnelisolationsschicht Siliziumoxid enthält.
4. Speichervorrichtung nach Anspruch 1, wobei die Sperrisolationsschicht zumindest ein Metalloxidmaterial oder ein Metalloxynitridmaterial aus einem Gruppe-III-Element oder einem Gruppe-VB-Element aufweist.
5. Speichervorrichtung nach Anspruch 1, wobei die Sperrisolationsschicht ein Metalloxidmaterial ist, das mit einem Gruppe-IV-Element dotiert ist.
6. Speichervorrichtung nach Anspruch 5, wobei das Gruppe-IV-Element entweder Zr, Si, Ti oder Hf ist.
7. Speichervorrichtung nach Anspruch 1, wobei die Sperrisolationsschicht entweder HfO2, Hf1-xAlxOy, HfxSi1-xO2, Hf-Si-Oxynitrid, ZrO2, ZrxSi1-xO2, Zr-Si-Oxynitrid oder Kombinationen daraus ist.
8. Speichervorrichtung nach Anspruch 1, wobei die Sperrisolationsschicht eine aus Al2O3, Ta2O5, TiO2, PZT[Pb(Zi, Ti)O3], PbTiO3, PbZrO3, La-doped PZT[(Pb, La)(Zi, Ti)O3], PbO, SrTiO3, BaTiO3, BST [(Ba, Sr)TiO3], SBT(SrBi2Ta2O9), und Bi4Ti3O12 und Kombinationen daraus ist.
9. Speichervorrichtung nach Anspruch 1, wobei die Sperrisolationsschicht eine erste Sperrschicht auf einem ersten Material und eine zweite Sperrschicht auf einem zweiten Material aufweist, wobei das zweite Material eine zu dem ersten Material unterschiedliche Dielektrizitätskonstante aufweist.
10. Speichervorrichtung nach Anspruch 1, wobei die Sperrisolationsschicht enthält:
eine dielektrische Schicht; und
eine Siliziumoxidschicht zwischen der Ladungsspeicherschicht und der dielektrischen Schicht.
11. Speichervorrichtung nach Anspruch 1, wobei die Sperrisolationsschicht enthält:
eine dielektrische Schicht; und
eine Siliziumoxidschicht zwischen der dielektrischen Schicht und der Gate-Elektrode.
12. Speichervorrichtung nach Anspruch 1, wobei die Sperrisolationsschicht enthält:
eine dielektrische Schicht;
eine Siliziumoxidschicht zwischen der Ladungsspeicherschicht und der dielektrischen Schicht; und
eine Siliziumoxidschicht zwischen der dielektrischen Schicht und der Gate-Elektrode.
13. Speichervorrichtung nach Anspruch 1, wobei die Ladungsspeicherschicht eine aus Si3N4, Siliziumoxinitrid, siliziumreiches SiO2 oder einem ferroelektrischem Material besteht.
14. Nicht-flüchtige Floating-Trap Speichervorrichtung, die aufweist:
ein Halbleitersubstrat;
eine Vielzahl von parallelen aktiven Bereichen auf dem Halbleitersubstrat;
eine Vielzahl von Speichergate-Elektroden, die sich über den aktiven Bereichen schneiden und darüber verlaufen;
eine Tunnelisolationsschicht, die eine erste Dielektrizitätskonstante aufweist;
eine Sperrisolationsschicht, die eine zweite Dielektrizitätskonstante aufweist, die größer als die erste Dielektrizitätskonstante der Tunnelisolationsschicht ist; und
eine Ladungsspeicherschicht, wobei die Tunnelisolationsschicht, die Ladungsspeicherschicht und die Sperrisolationsschicht zwischen den Schnittpunkten der aktiven Bereiche und der Speichergate-Elektroden angeordnet sind.
15. Speichervorrichtung nach Anspruch 14, die ferner ein Paar von störstellendotierten Schichten in dem Halbsubstrat benachbart an gegenüberliegenden Seiten jeder der Speichergate-Elektroden aufweist.
16. Speichervorrichtung nach Anspruch 14, die ferner aufweist:
eine Reihenauswahl-Gate-Elektrode;
eine Masseauswahl-Gate-Elektrode, wobei die Speichergate-Elektroden zwischen der Reihenauswahl-Gate-Elektrode und der Masseauswahl-Gate-Elektrode angeordnet sind.
17. Speichervorrichtung nach Anspruch 14, die ferner eine Gate-Isolationsschicht zwischen der Reihenauswahl-Gate-Elektrode und den aktiven Bereichen aufweist und zwischen der Masseauswahl-Gate-Elektrode und den aktiven Bereichen aufweist.
18. Speichervorrichtung nach Anspruch 14, die ferner eine Tunnelisolationsschicht, eine Ladungsspeicherschicht und eine Sperrisolationsschicht aufweist, die zwischen der Reihenauswahl-Gate-Elektrode und den jeweiligen aktiven Bereichen und zwischen der Masseauswahl-Gate-Elektrode und jeweiligen aktiven Bereichen aufeinanderfolgend aufgebracht sind.
19. Speichervorrichtung nach Anspruch 14, wobei die Tunnelisolationsschicht ein Silizium-Thermal-Oxidmaterial enthält.
20. Speichervorrichtung nach Anspruch 14, wobei die Sperrisolationsschicht zumindest ein Metalloxidmaterial oder ein Metalloxinitridmetall eines Gruppe-III-Elements oder eines Guppe-VB-Elements enthält.
21. Speichervorrichtung nach Anspruch 14, wobei die Sperrisolationsschicht eine Metalloxidmaterial ist, das mit einem Gruppe-IV-Element dotiert ist.
22. Speichervorrichtung nach Anspruch 21, wobei das Gruppe-IV-Elemente eines aus Zr, Si, Ti und Hf ist.
23. Speichervorrichtung nach Anspruch 14, wobei die Sperrisolationsschicht eine aus HfO2, Hf1-xAlxOy, HfxSi1-xO2, Hf-Si-Oxidnitrid, ZrO2, ZrxSi1-xO2, Zr-Si-Oxidnitrid und Kombinationen daraus ist.
24. Speichervorrichtung nach Anspruch 14, wobei die Sperrisolationsschicht eine aus Al2O3, Ta2O5, TiO2, PZT[Pb(Zi, Ti)O3], PbTiO3, PbZrO3, La-doped PZT[(Pb, La)(Zi, Ti)O3], PbO, SrTiO3, BaTiO3, BST[(Ba, Sr)TiO3], SBT(SrBi2Ta2O9) und Bi4Ti3O12 und Kombinationen daraus ist.
25. Speichervorrichtung nach Anspruch 14, wobei die Sperrisolationsschicht enthält:
eine dielektrische Schicht; und
eine Siliziumoxidschicht zwischen der Ladungsspeicherschicht und der dielektrischen Schicht.
26. Speichervorrichtung nach Anspruch 14, wobei die Sperrisolationsschicht enthält:
eine dielektrische Schicht; und
eine Siliziumoxidschicht zwischen der dielektrischen Schicht und den Speichergate-Elektroden.
27. Speichervorrichtung nach Anspruch 14, wobei die Sperrisolationsschicht enthält:
eine dielektrische Schicht;
eine Siliziumoxidschicht zwischen der Ladungsspeicherschicht und der dielektrischen Schicht; und
eine Siliziumoxidschicht zwischen der dielektrischen Schicht und den Speichergate-Elektroden.
28. Speichervorrichtung nach Anspruch 14, wobei die Ladungsspeicherschicht eine aus Si3N4 Siliziumoxinitrid, siliziumreiches SiO2 und einem ferroelektrischen Material ist.
29. Herstellungsverfahren für eine nicht-flüchtige Floating-Trap Speichervorrichtung, das aufweist:
Vorsehen eines Halbleitersubstrat;
Ausbilden einer Tunnelisolationsschicht, die eine erste Dielektrizitätskonstante aufweist, auf dem Halbleitersubstrat;
Ausbilden einer Ladungsspeicherschicht auf der Tunnelisolationsschicht;
Ausbilden einer Sperrisolationsschicht auf der Ladungsspeicherschicht, wobei die Sperrisolationsschicht eine zweite Dielektrizitätskonstante aufweist, welche größer als die erste Dielektrizitätskonstante der Tunnelisolationsschicht ist;
Ausbilden einer Gate-Elektrode auf der Sperrisolationsschicht.
30. Verfahren nach Anspruch 29, das ferner den Schritt eines Ausbildens eines Paars von störstellendotierten Schichten in dem Substrat benachbart zu gegenüberliegenden Seiten der Gate-Elektrode aufweist.
31. Verfahren nach Anspruch 29, wobei die Schritte eines Ausbildens einer Sperrisolationsschicht die folgenden Schritte aufweist:
Ausbilden einer ersten Sperrschicht aus einem ersten Material; und
Ausbilden einer zweiten Sperrschicht aus einem zweiten Material, wobei das zweite Material eine zu dem ersten Material unterschiedliche Dielektrizitätskonstante aufweist.
32. Verfahren nach Anspruch 29, wobei der Schritt eines Ausbildens einer Sperrisolationsschicht folgende Schritte enthält:
Ausbilden einer dielektrischen Schicht; und
Ausbilden einer Siliziumoxidschicht zwischen der Ladungsspeicherschicht und der dielektrischen Schicht.
33. Verfahren nach Anspruch 29, wobei der Schritt eines Ausbildens einer Sperrisolationsschicht folgende Schritte enthält:
Ausbilden einer dielektrischen Schicht; und
Ausbilden einer Siliziumoxidschicht zwischen der dielektrischen Schicht und der Gate-Elektrode.
34. Verfahren nach Anspruch 29, wobei der Schritt eines Ausbildens einer Sperrisolationsschicht folgende Schritte enthält:
Ausbilden einer dielektrischen Schicht;
Ausbilden einer Siliziumoxidschicht zwischen der Ladungsspeicherschicht und der dielektrischen Schicht; und
Ausbilden einer Siliziumoxidschicht zwischen der dielektrischen Schicht und der Gate-Elektrode.
DE10228768A 2001-06-28 2002-06-27 Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren Ceased DE10228768A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20010037421 2001-06-28
KR10-2002-0005622A KR100456580B1 (ko) 2001-06-28 2002-01-31 비휘발성 반도체 메모리 장치의 부유 트랩형 메모리 소자

Publications (1)

Publication Number Publication Date
DE10228768A1 true DE10228768A1 (de) 2003-01-16

Family

ID=26639177

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10228768A Ceased DE10228768A1 (de) 2001-06-28 2002-06-27 Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren

Country Status (3)

Country Link
US (3) US6858906B2 (de)
JP (1) JP4901048B2 (de)
DE (1) DE10228768A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1487013A2 (de) * 2003-06-10 2004-12-15 Samsung Electronics Co., Ltd. SONOS-Speicherzelle und Herstellungsverfahren derselben
EP1480274A3 (de) * 2003-04-30 2006-07-26 Samsung Electronics Co., Ltd. Nichtflüchtige Speicheranordnung mit einer ein OHA-Dielektrikum beinhaltenden Gatterstapelung und deren Herstellungsverfahren
WO2006102389A1 (en) * 2005-03-23 2006-09-28 Spansion Llc High k stack for non-volatile memory
WO2013007757A1 (de) 2011-07-14 2013-01-17 Technische Universität Darmstadt Lichtemittierende elektronische vorrichtung

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8253183B2 (en) 2001-06-28 2012-08-28 Samsung Electronics Co., Ltd. Charge trapping nonvolatile memory devices with a high-K blocking insulation layer
US7253467B2 (en) * 2001-06-28 2007-08-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
US20060180851A1 (en) 2001-06-28 2006-08-17 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
US6925007B2 (en) * 2001-10-31 2005-08-02 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
JP2004040064A (ja) * 2002-07-01 2004-02-05 Yutaka Hayashi 不揮発性メモリとその製造方法
US6919251B2 (en) * 2002-07-31 2005-07-19 Texas Instruments Incorporated Gate dielectric and method
JP4803845B2 (ja) * 2002-08-20 2011-10-26 独立行政法人産業技術総合研究所 半導体強誘電体記憶デバイスの製造方法
US6812517B2 (en) * 2002-08-29 2004-11-02 Freescale Semiconductor, Inc. Dielectric storage memory cell having high permittivity top dielectric and method therefor
US7648881B2 (en) * 2003-01-10 2010-01-19 Samsung Electronics Co., Ltd. Non-volatile memory devices with charge storage insulators and methods of fabricating such devices
US6800530B2 (en) * 2003-01-14 2004-10-05 International Business Machines Corporation Triple layer hard mask for gate patterning to fabricate scaled CMOS transistors
JP2004356562A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP4878743B2 (ja) * 2003-10-02 2012-02-15 旺宏電子股▲ふん▼有限公司 Ｎａｎｄ型不揮発性メモリセルの作動方法
US6965143B2 (en) * 2003-10-10 2005-11-15 Advanced Micro Devices, Inc. Recess channel flash architecture for reduced short channel effect
KR100579844B1 (ko) * 2003-11-05 2006-05-12 동부일렉트로닉스 주식회사 비휘발성 메모리 소자 및 그 제조방법
US7164177B2 (en) * 2004-01-02 2007-01-16 Powerchip Semiconductor Corp. Multi-level memory cell
WO2005088727A1 (en) * 2004-03-11 2005-09-22 National University Of Singapore Memory gate stack structure
KR20050116976A (ko) * 2004-06-09 2005-12-14 동부아남반도체 주식회사 플래시 메모리 소자 및 이의 프로그래밍/소거 방법
JP4296128B2 (ja) * 2004-06-23 2009-07-15 株式会社東芝 不揮発性半導体メモリ装置及びその製造方法
US7135370B2 (en) * 2004-07-01 2006-11-14 Freescale Semiconductor, Inc. Dielectric storage memory cell having high permittivity top dielectric and method therefor
JP4951861B2 (ja) * 2004-09-29 2012-06-13 ソニー株式会社 不揮発性メモリデバイスおよびその製造方法
US7315474B2 (en) * 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
US8264028B2 (en) * 2005-01-03 2012-09-11 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7473589B2 (en) * 2005-12-09 2009-01-06 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
KR100652402B1 (ko) * 2005-02-21 2006-12-01 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR100674965B1 (ko) * 2005-03-21 2007-01-26 삼성전자주식회사 지우기 특성이 개선된 메모리 소자의 제조 방법
KR100644405B1 (ko) * 2005-03-31 2006-11-10 삼성전자주식회사 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법
US7238569B2 (en) * 2005-04-25 2007-07-03 Spansion Llc Formation method of an array source line in NAND flash memory
US7763927B2 (en) * 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
US7576386B2 (en) * 2005-08-04 2009-08-18 Macronix International Co., Ltd. Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer
US7436018B2 (en) * 2005-08-11 2008-10-14 Micron Technology, Inc. Discrete trap non-volatile multi-functional memory device
CN101288181A (zh) * 2005-10-14 2008-10-15 Nxp股份有限公司 提高了数据保持能力的非易失性存储器
US7436034B2 (en) * 2005-12-19 2008-10-14 International Business Machines Corporation Metal oxynitride as a pFET material
JP4575320B2 (ja) 2006-03-15 2010-11-04 株式会社東芝 不揮発性半導体記憶装置
US20070231991A1 (en) * 2006-03-31 2007-10-04 Josef Willer Semiconductor memory device and method of operating a semiconductor memory device
JP4921837B2 (ja) 2006-04-14 2012-04-25 株式会社東芝 半導体装置の製造方法
US7391652B2 (en) * 2006-05-05 2008-06-24 Macronix International Co., Ltd. Method of programming and erasing a p-channel BE-SONOS NAND flash memory
US7907450B2 (en) * 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
JP2007305788A (ja) * 2006-05-11 2007-11-22 Toshiba Corp 半導体記憶装置
KR100729364B1 (ko) * 2006-05-18 2007-06-15 삼성전자주식회사 리세스된 채널 영역을 갖는 반도체 장치 및 그 제조 방법
US7948799B2 (en) 2006-05-23 2011-05-24 Macronix International Co., Ltd. Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices
US7414889B2 (en) * 2006-05-23 2008-08-19 Macronix International Co., Ltd. Structure and method of sub-gate and architectures employing bandgap engineered SONOS devices
TWI300931B (en) * 2006-06-20 2008-09-11 Macronix Int Co Ltd Method of operating non-volatile memory device
US7746694B2 (en) * 2006-07-10 2010-06-29 Macronix International Co., Ltd. Nonvolatile memory array having modified channel region interface
US20080012065A1 (en) * 2006-07-11 2008-01-17 Sandisk Corporation Bandgap engineered charge storage layer for 3D TFT
JP4965948B2 (ja) * 2006-09-21 2012-07-04 ルネサスエレクトロニクス株式会社 半導体装置
KR20080031594A (ko) * 2006-10-04 2008-04-10 삼성전자주식회사 전하 트랩형 메모리 소자
US8772858B2 (en) * 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
US7811890B2 (en) * 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
KR100816755B1 (ko) * 2006-10-19 2008-03-25 삼성전자주식회사 플래시 메모리 장치 및 그 제조방법
US7851848B2 (en) 2006-11-01 2010-12-14 Macronix International Co., Ltd. Cylindrical channel charge trapping devices with effectively high coupling ratios
US8101989B2 (en) * 2006-11-20 2012-01-24 Macronix International Co., Ltd. Charge trapping devices with field distribution layer over tunneling barrier
KR100876082B1 (ko) * 2006-12-07 2008-12-26 삼성전자주식회사 메모리 소자 및 그 형성 방법
KR100875022B1 (ko) * 2007-01-29 2008-12-19 주식회사 풍산마이크로텍 플래시 메모리의 제조방법
KR100851552B1 (ko) * 2007-03-28 2008-08-11 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
KR100900301B1 (ko) * 2007-04-27 2009-06-02 삼성전자주식회사 매몰된 비트 라인을 구비하는 메모리 반도체 장치 및 그제조 방법
US7749838B2 (en) * 2007-07-06 2010-07-06 Macronix International Co., Ltd. Fabricating method of non-volatile memory cell
KR100994995B1 (ko) * 2007-08-07 2010-11-18 삼성전자주식회사 ＤｙＳｃ０３ 막을 포함하는 반도체 박막의 적층 구조 및 그 형성방법
US7838923B2 (en) 2007-08-09 2010-11-23 Macronix International Co., Ltd. Lateral pocket implant charge trapping devices
US20090039414A1 (en) * 2007-08-09 2009-02-12 Macronix International Co., Ltd. Charge trapping memory cell with high speed erase
JP2009049300A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 半導体記憶装置の製造方法
KR101373186B1 (ko) * 2007-08-22 2014-03-13 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법들, 그리고그것을 포함하는 메모리 시스템 및 컴퓨터 시스템
US7816727B2 (en) 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
KR20090025629A (ko) * 2007-09-06 2009-03-11 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
KR101386433B1 (ko) * 2007-09-17 2014-04-21 삼성전자주식회사 반도체 소자 및 그 제조방법
JP2009081203A (ja) 2007-09-25 2009-04-16 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP4594973B2 (ja) 2007-09-26 2010-12-08 株式会社東芝 不揮発性半導体記憶装置
US7848148B2 (en) * 2007-10-18 2010-12-07 Macronix International Co., Ltd. One-transistor cell semiconductor on insulator random access memory
US7643349B2 (en) * 2007-10-18 2010-01-05 Macronix International Co., Ltd. Efficient erase algorithm for SONOS-type NAND flash
KR101003491B1 (ko) * 2007-10-31 2010-12-30 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US8089114B2 (en) 2007-11-08 2012-01-03 Samsung Electronics Co., Ltd. Non-volatile memory devices including blocking and interface patterns between charge storage patterns and control electrodes and related methods
US7790591B2 (en) * 2007-11-13 2010-09-07 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices including metal oxide layers
EP2063459A1 (de) * 2007-11-22 2009-05-27 Interuniversitair Microelektronica Centrum vzw Interpoly-Dielektrikum für eine nichtflüchtige Speichervorrichtung mit metallischem oder p-dotierten Kontrollgate
KR101434401B1 (ko) * 2007-12-17 2014-08-27 삼성전자주식회사 집적 회로 메모리 장치
US7973357B2 (en) 2007-12-20 2011-07-05 Samsung Electronics Co., Ltd. Non-volatile memory devices
JP2009206355A (ja) * 2008-02-28 2009-09-10 Toshiba Corp 不揮発性半導体メモリ及び不揮発性半導体メモリの製造方法
JP5279312B2 (ja) 2008-03-28 2013-09-04 株式会社東芝 半導体装置、及び半導体装置の製造方法
KR101089960B1 (ko) 2008-03-28 2011-12-05 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
JP5295606B2 (ja) * 2008-03-28 2013-09-18 株式会社東芝 Ｎａｎｄ型不揮発性半導体メモリ装置
JP2011124240A (ja) * 2008-03-31 2011-06-23 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置、その製造方法およびコンピュータ読み取り可能な記憶媒体
DE102009016655A1 (de) 2008-04-14 2009-11-05 Samsung Electronics Co., Ltd., Suwon NAND-Flashspeichervorrichtung und Verfahren zum Betreiben derselben
US8068370B2 (en) * 2008-04-18 2011-11-29 Macronix International Co., Ltd. Floating gate memory device with interpoly charge trapping structure
US8426906B2 (en) * 2008-04-18 2013-04-23 Macronix International Co., Ltd. Method and structure for a semiconductor charge storage device
KR20090120205A (ko) * 2008-05-19 2009-11-24 삼성전자주식회사 플래시 메모리 장치 및 그것의 동작 방법
KR101434588B1 (ko) 2008-06-11 2014-08-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101539697B1 (ko) 2008-06-11 2015-07-27 삼성전자주식회사 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법
DE102009023789A1 (de) 2008-06-11 2009-12-31 Samsung Electronics Co., Ltd., Suwon Speichervorrichtungen mit vertikalen Säulen und Verfahren zum Herstellen und Betreiben derselben
KR101435588B1 (ko) 2008-06-23 2014-09-25 삼성전자주식회사 불휘발성 메모리 소자 및 그 제조방법
JP4675990B2 (ja) 2008-07-16 2011-04-27 東京エレクトロン株式会社 メモリ装置
JP5459999B2 (ja) 2008-08-08 2014-04-02 株式会社東芝 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法
JP5459650B2 (ja) * 2008-09-22 2014-04-02 株式会社東芝 不揮発性半導体記憶装置のメモリセル
KR101539399B1 (ko) * 2008-09-24 2015-07-24 삼성전자주식회사 반도체 소자 및 그 제조방법
JP5472894B2 (ja) * 2008-09-25 2014-04-16 株式会社東芝 不揮発性半導体記憶装置
US8081516B2 (en) * 2009-01-02 2011-12-20 Macronix International Co., Ltd. Method and apparatus to suppress fringing field interference of charge trapping NAND memory
JP5336872B2 (ja) 2009-02-06 2013-11-06 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US8861273B2 (en) * 2009-04-21 2014-10-14 Macronix International Co., Ltd. Bandgap engineered charge trapping memory in two-transistor nor architecture
KR101624980B1 (ko) * 2009-06-19 2016-05-27 삼성전자주식회사 비휘발성 메모리 소자
JP5398388B2 (ja) * 2009-06-30 2014-01-29 株式会社東芝 不揮発性半導体記憶装置
KR20110055178A (ko) * 2009-11-19 2011-05-25 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함한 메모리 시스템
KR20110092090A (ko) * 2010-02-08 2011-08-17 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
KR101620025B1 (ko) 2010-02-19 2016-05-24 삼성전자주식회사 데이터 저장 시스템 및 그것의 오픈 블록 관리 방법
KR101635506B1 (ko) * 2010-03-29 2016-07-04 삼성전자주식회사 데이터 저장 시스템 및 그것의 읽기 방법
KR101650123B1 (ko) 2010-05-18 2016-08-24 삼성전자주식회사 페이지-기반 반복 복호 구조를 갖는 메모리 시스템 및 그것의 페이지-기반 반복 복호 방법
KR101662821B1 (ko) * 2010-06-16 2016-10-05 삼성전자주식회사 멀티-페이지 프로그램 방법, 그것을 이용한 불 휘발성 메모리 장치, 그리고 그것을 포함한 데이터 저장 시스템
KR101774471B1 (ko) 2010-11-25 2017-09-05 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 읽기 방법
US8751729B2 (en) 2010-12-23 2014-06-10 Samsung Electronics Co., Ltd. Flash memory device and memory system including the same
JP2011082581A (ja) * 2011-01-25 2011-04-21 Tokyo Electron Ltd メモリ装置
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
US8765598B2 (en) 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
KR101785007B1 (ko) 2011-06-14 2017-11-07 삼성전자주식회사 멀티-비트 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 온-칩 버퍼 프로그램 방법
KR20130049332A (ko) 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
KR20130074294A (ko) 2011-12-26 2013-07-04 삼성전자주식회사 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR101923157B1 (ko) 2012-02-22 2018-11-28 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
US8987098B2 (en) 2012-06-19 2015-03-24 Macronix International Co., Ltd. Damascene word line
US8779498B2 (en) 2012-09-05 2014-07-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR102025263B1 (ko) 2012-10-05 2019-09-25 삼성전자주식회사 메모리 시스템 및 그것의 읽기 교정 방법
KR102025251B1 (ko) 2012-10-31 2019-09-25 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
US9379126B2 (en) 2013-03-14 2016-06-28 Macronix International Co., Ltd. Damascene conductor for a 3D device
JP5583238B2 (ja) * 2013-04-26 2014-09-03 株式会社東芝 Ｎａｎｄ型不揮発性半導体メモリ装置およびその製造方法
US9099538B2 (en) 2013-09-17 2015-08-04 Macronix International Co., Ltd. Conductor with a plurality of vertical extensions for a 3D device
KR102187643B1 (ko) 2013-12-04 2020-12-08 삼성전자주식회사 메모리 시스템 및 그것을 포함하는 유저 장치
KR102116258B1 (ko) 2013-12-24 2020-06-05 삼성전자주식회사 메모리 시스템 및 그것을 포함하는 유저 장치
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
JP6334268B2 (ja) 2014-05-30 2018-05-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9449980B2 (en) 2014-10-31 2016-09-20 Sandisk Technologies Llc Band gap tailoring for a tunneling dielectric for a three-dimensional memory structure
US9780108B2 (en) 2015-10-19 2017-10-03 Sandisk Technologies Llc Ultrathin semiconductor channel three-dimensional memory devices
US9876025B2 (en) 2015-10-19 2018-01-23 Sandisk Technologies Llc Methods for manufacturing ultrathin semiconductor channel three-dimensional memory devices
US9941209B2 (en) 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US10937904B2 (en) * 2017-12-27 2021-03-02 Micron Technology, Inc. Programmable charge-storage transistor, an array of elevationally-extending strings of memory cells, and a method of forming an array of elevationally-extending strings of memory cells
EP3711091A4 (de) 2018-12-17 2021-11-24 SanDisk Technologies LLC Dreidimensionale speichervorrichtung mit gespannten vertikalen halbleiterkanälen und verfahren zu deren herstellung
US10797060B2 (en) 2018-12-17 2020-10-06 Sandisk Technologies Llc Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same
US10797061B2 (en) 2018-12-17 2020-10-06 Sandisk Technologies Llc Three-dimensional memory device having stressed vertical semiconductor channels and method of making the same
US11721727B2 (en) 2018-12-17 2023-08-08 Sandisk Technologies Llc Three-dimensional memory device including a silicon-germanium source contact layer and method of making the same
US10985172B2 (en) 2019-01-18 2021-04-20 Sandisk Technologies Llc Three-dimensional memory device with mobility-enhanced vertical channels and methods of forming the same
CN109801977A (zh) * 2019-01-28 2019-05-24 中国科学院微电子研究所 存储器
KR20220149828A (ko) 2021-04-30 2022-11-09 삼성전자주식회사 반도체 소자

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141A (ja) 1986-06-19 1988-01-05 Fujitsu Ltd 半導体記憶装置
US5424567A (en) * 1991-05-15 1995-06-13 North American Philips Corporation Protected programmable transistor with reduced parasitic capacitances and method of fabrication
US5270298A (en) * 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
US5583067A (en) 1993-01-22 1996-12-10 Intel Corporation Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication
KR0149528B1 (ko) 1994-05-25 1998-10-01 김주용 반도체 소자의 콘트롤 게이트 전극 형성방법
JP2901493B2 (ja) 1994-06-27 1999-06-07 日本電気株式会社 半導体記憶装置及びその製造方法
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US5923056A (en) * 1996-10-10 1999-07-13 Lucent Technologies Inc. Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials
TW367612B (en) * 1996-12-26 1999-08-21 Hitachi Ltd Semiconductor device having nonvolatile memory and method of manufacture thereof
US5754477A (en) 1997-01-29 1998-05-19 Micron Technology, Inc. Differential flash memory cell and method for programming
JPH118325A (ja) 1997-04-25 1999-01-12 Nippon Steel Corp 不揮発性半導体記憶装置、その製造方法、その書き込み方法、その読み出し方法、記録媒体並びに半導体記憶装置
US6031263A (en) * 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US7154153B1 (en) * 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JP2000114522A (ja) 1998-10-08 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
US6163049A (en) * 1998-10-13 2000-12-19 Advanced Micro Devices, Inc. Method of forming a composite interpoly gate dielectric
JP4342621B2 (ja) * 1998-12-09 2009-10-14 株式会社東芝 不揮発性半導体記憶装置
US20040021170A1 (en) * 1999-03-24 2004-02-05 Caywood John M. Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
DE19926108C2 (de) 1999-06-08 2001-06-28 Infineon Technologies Ag Nichtflüchtige Halbleiter-Speicherzelle mit einem Metalloxid-Dielektrikum und Verfahren zu deren Herstellung
KR20010004263A (ko) 1999-06-28 2001-01-15 김영환 스택게이트 플래쉬 이이피롬 셀의 게이트 형성 방법
WO2001006570A1 (de) * 1999-07-20 2001-01-25 Infineon Technologies Ag Nichtflüchtige halbleiterspeicherzelle und verfahren zur herstellung derselben
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
KR100343210B1 (ko) 1999-08-11 2002-07-10 윤종용 단일 전자 충전 ｍｎｏｓ계 메모리 및 그 구동 방법
US6294436B1 (en) 1999-08-16 2001-09-25 Infineon Technologies Ag Method for fabrication of enlarged stacked capacitors using isotropic etching
US6458677B1 (en) * 1999-10-25 2002-10-01 Advanced Micro Devices, Inc. Process for fabricating an ONO structure
JP4923318B2 (ja) * 1999-12-17 2012-04-25 ソニー株式会社 不揮発性半導体記憶装置およびその動作方法
KR20010066386A (ko) 1999-12-31 2001-07-11 박종섭 플래시 메모리의 게이트전극 제조방법
US6225646B1 (en) * 2000-01-14 2001-05-01 Advanced Micro Devices, Inc. Integrated circuit incorporating a memory cell and a transistor elevated above an insulating base
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US6297517B1 (en) 2000-02-28 2001-10-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
US6639835B2 (en) * 2000-02-29 2003-10-28 Micron Technology, Inc. Static NVRAM with ultra thin tunnel oxides
US6642103B2 (en) * 2000-03-08 2003-11-04 Koninklijke Philips Electronics N.V. Semiconductor device and method of manufacturing the same
US6750502B1 (en) * 2000-03-21 2004-06-15 Micron Technology, Inc. Technique to quench electrical defects in aluminum oxide film
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
US6512274B1 (en) * 2000-06-22 2003-01-28 Progressant Technologies, Inc. CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same
JP2003332467A (ja) 2000-09-05 2003-11-21 Seiko Epson Corp 半導体装置
JP4151229B2 (ja) 2000-10-26 2008-09-17 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US7588989B2 (en) * 2001-02-02 2009-09-15 Samsung Electronic Co., Ltd. Dielectric multilayer structures of microelectronic devices and methods for fabricating the same
US6602720B2 (en) 2001-03-28 2003-08-05 Sharp Laboratories Of America, Inc. Single transistor ferroelectric transistor structure with high-K insulator and method of fabricating same
US6963103B2 (en) * 2001-08-30 2005-11-08 Micron Technology, Inc. SRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
US7087954B2 (en) * 2001-08-30 2006-08-08 Micron Technology, Inc. In service programmable logic arrays with low tunnel barrier interpoly insulators
KR100463602B1 (ko) 2001-12-29 2004-12-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리의 배선
US6674138B1 (en) 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
US20030155605A1 (en) * 2002-02-15 2003-08-21 Macronix International Co., Ltd. EEPROM memory cell with high radiation resistance
US6791883B2 (en) * 2002-06-24 2004-09-14 Freescale Semiconductor, Inc. Program and erase in a thin film storage non-volatile memory
US6858899B2 (en) 2002-10-15 2005-02-22 Matrix Semiconductor, Inc. Thin film transistor with metal oxide layer and method of making same
KR20040054146A (ko) 2002-12-17 2004-06-25 주식회사 하이닉스반도체 터널 산화막 형성방법 및 이를 이용한 플래시 메모리소자의 플로팅 게이트 형성방법
KR100973281B1 (ko) 2003-06-10 2010-07-30 삼성전자주식회사 소노스 메모리 소자 및 그 제조 방법
KR20040106074A (ko) 2003-06-10 2004-12-17 삼성전자주식회사 소노스 메모리 소자 및 그 제조 방법
KR100604846B1 (ko) 2004-04-23 2006-07-31 삼성전자주식회사 다층의 유전체층을 포함하는 메모리 소자 및 그 제조 방법
KR100597642B1 (ko) 2004-07-30 2006-07-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
JP2006229195A (ja) 2005-01-24 2006-08-31 Renesas Technology Corp 半導体不揮発性記憶装置及びその製造方法
KR100766229B1 (ko) 2005-05-30 2007-10-10 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1480274A3 (de) * 2003-04-30 2006-07-26 Samsung Electronics Co., Ltd. Nichtflüchtige Speicheranordnung mit einer ein OHA-Dielektrikum beinhaltenden Gatterstapelung und deren Herstellungsverfahren
US7420256B2 (en) 2003-04-30 2008-09-02 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device having a gate stack and method of manufacturing the same
EP1487013A2 (de) * 2003-06-10 2004-12-15 Samsung Electronics Co., Ltd. SONOS-Speicherzelle und Herstellungsverfahren derselben
EP1487013A3 (de) * 2003-06-10 2006-07-19 Samsung Electronics Co., Ltd. SONOS-Speicherzelle und Herstellungsverfahren derselben
US8217445B2 (en) 2003-06-10 2012-07-10 Samsung Electronics Co., Ltd. SONOS memory device using an amorphous memory node material
WO2006102389A1 (en) * 2005-03-23 2006-09-28 Spansion Llc High k stack for non-volatile memory
WO2013007757A1 (de) 2011-07-14 2013-01-17 Technische Universität Darmstadt Lichtemittierende elektronische vorrichtung
DE102011107742A1 (de) 2011-07-14 2013-01-17 Tu Darmstadt Erfindung betreffend Ladungsträger-Injektion

Also Published As

Publication number Publication date
US20030047755A1 (en) 2003-03-13
US7247538B2 (en) 2007-07-24
JP2003068897A (ja) 2003-03-07
US20050122784A1 (en) 2005-06-09
JP4901048B2 (ja) 2012-03-21
US7400009B2 (en) 2008-07-15
US20050128816A1 (en) 2005-06-16
US6858906B2 (en) 2005-02-22

Similar Documents

Publication Publication Date Title
DE10228768A1 (de) Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren
DE112004000380B4 (de) Speicherarray mit Abstandselementen zwischen Bitleitungskontakten und Randwortleitung und Verfahren zu deren Herstellung
DE102015118176B4 (de) Chip mit Interdigitalkondensator in Split-Gate-Flash-Technologie sowie Verfahren zu dessen Herstellung
DE102006004405B4 (de) Leistungshalbleiterbauelemente mit einer Driftstrecke und einer hochdielektrischen Kompensationszone und Verfahren zur Herstellung einer Kompensationszone
DE4114344C2 (de) Herstellungsverfahren und Aufbau einer nicht-flüchtigen Halbleiterspeichereinrichtung mit einer Speicherzellenanordnung und einem peripheren Schaltkreis
DE69733630T2 (de) EEPROM-und NVRAM-Niederspannungstransistoren und Verfahren zur Herstellung
DE102006005547A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zum Herstellen desselben
DE4233790C2 (de) EEPROM, Verfahren zu dessen Herstellung und Verfahren zu dessen Betreiben
DE202019005959U1 (de) Dreidimensionale ferroelektrische Speichervorrichtungen
DE102007037638A1 (de) Nichtflüchtige Speichervorrichtung mit einer Ladungseinfangschicht und Verfahren zur Herstellung derselben
DE10146013B4 (de) Halbleitervorrichtungsherstellungsverfahren
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE10326805B4 (de) Herstellungsverfahren für nichtflüchtige Speicherzellen
DE10262346B4 (de) Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtung aufweisend eine Sperrisolationsschicht mit hoher Dielektrizitätskonstante
DE102008018744A1 (de) SONOS-Stapelspeicher
DE102007016303A1 (de) Integrierter Schaltkreis, Zelle, Zellenanordnung, Verfahren zum Herstellen eines integrierten Schaltkreises, Verfahren zum Herstellen einer Zelle, Speichermodul
WO2002015276A2 (de) Speicherzelle, speicherzellenanordnung und herstellungsverfahren
DE112006000651T5 (de) Vertikale Speichervorrichtung und Verfahren
DE102005008321B4 (de) Mittels Feldeffekt steuerbares Halbleiterspeicherelement mit verbessertem Einfangdielektrikum
DE19526201A1 (de) EEprom und Verfahren zu seiner Herstellung
DE19840824C1 (de) Ferroelektrischer Transistor, dessen Verwendung in einer Speicherzellenanordnung und Verfahren zu dessen Herstellung
DE19748495C2 (de) EEPROM-Zellstruktur und Verfahren zum Programmieren bzw. Löschen ausgewählter EEPROM-Zellstrukturen sowie EEPROM-Zellenfeld
EP1138084B1 (de) Ferroelektrischer transistor und verfahren zu dessen herstellung
DE102018209597A1 (de) Transistorelement mit einer vergrabenen isolierenden schicht mit erweiterter funktion
DE3032364C2 (de) Elektrisch programmierbarer Halbleiter-Festwertspeicher und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection
8172 Supplementary division/partition in:

Ref document number: 10262346

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 10262346

Country of ref document: DE

Kind code of ref document: P