WO2002015276A2

WO2002015276A2 - Speicherzelle, speicherzellenanordnung und herstellungsverfahren

Info

Publication number: WO2002015276A2
Application number: PCT/DE2001/002997
Authority: WO
Inventors: Herbert Palm; Josef Willer; Achim Gratz; Jakob Kriz; Mayk Röhrich
Original assignee: Infineon Technologies Ag
Priority date: 2000-08-11
Filing date: 2001-08-06
Publication date: 2002-02-21
Also published as: US6844584B2; WO2002015276A3; MXPA03001223A; CN1446378A; RU2247441C2; US20030015752A1; CN100446258C; EP1307920A2; JP2004517464A; TWI244199B; BR0113164A

Abstract

Jede Speicherzelle ist ein Speichertransistor, der an einer Oberseite eines Halbleiterkörpers mit einer Gate-Elektrode (2) versehen ist, die in einem Graben zwischen einem Source-Bereich (3) und einem Drain-Bereich (4) angeordnet ist, die in dem Halbleitermaterial ausgebildet sind. Die Gate-Elektrode ist von dem Halbleitermaterial durch dielektrisches Material getrennt. Zumindest zwischen dem Source-Bereich und der Gate-Elektrode und zwischen dem Drain-Bereich und der Gate-Elektrode ist eine Oxid-Nitrid-Oxid-Schichtfolge (5, 6, 7) vorhanden, die für das Einfangen von Ladungsträgern an Source und Drain vorgesehen ist.

Description

Beschreibung

Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren

Die Erfindung betrifft den Bereich der elektrisch beschreib- und löschbaren Non-volatile-Flash-Memories . Sie beschreibt eine nach dem SONOS-Schema (Semiconductor-Oxide-Nitride- Oxide-Semiconductor) aufgebaute nichtflüchtige Speicherzelle, die in einer Virtual-Ground-NOR-Architektur eingesetzt werden kann.

Kleinste nichtflüchtige Speicherzellen werden für höchste Integrationsdichte bei Multimedia-Anwendungen benötigt. Die Weiterentwicklung der Halbleitertechnik ermöglicht zunehmend größere Speicherkapazitäten, die sehr bald den Gigabitbereich erschließen werden. Während jedoch die von der Lithographie bestimmte minimale Strukturgröße weiterhin abnimmt, können andere Parameter, wie z. B. die Dicke des Tunneloxids nicht mehr entsprechend skaliert werden. Die bei planaren Transistoren mit der Strukturverkleinerung einhergehende Abnahme der Kanallänge erfordert eine Erhöhung der Kanaldotierung, um das Auftreten eines als Punch-through bezeichneten Spannungsdurchbruchs zwischen Source und Drain zu vermeiden. Das führt zu einer Erhöhung der Einsatzspannung, die üblicherweise mit einer Reduktion der Dicke des Gateoxids kompensiert wird.

Durch Channel-hot-Electrons programmierbare, mit Hot-Holes löschbare planare SONOS-Speicherzellen (s. US 5,768,192, US 6,011,725, WO 99/60631) erfordern jedoch ein Steuer- Dielektrikum mit einer einem Gate-Oxid gleichwertigen Dicke. Diese Dicke kann aber nicht beliebig vermindert werden, ohne dass die Anzahl der ausführbaren Programmierzyklen ("Enduran- ce" der Speicherzelle) in nicht zu tolerierender Weise ab- nimmt. Erforderlich ist deshalb eine hinreichend große Kanallänge, damit die Dotierstoffkonzentration im Kanal nicht zu hoch gewählt werden muss, weil sonst die EinsatzSpannung zu sehr ansteigt .

In der Veröffentlichung von J. Tanaka et al . : "A Sub-O.l-μm Grooved Gate MOSFET with High Immunity to Short-Channel Ef- fects" in IEDM 93, S. 537 - 540 (1993) ist ein Transistor auf einem p⁺-Substrat beschrieben, bei dem die Gate-Elektrode in einem Graben zwischen dem n⁺-Source-Bereich und dem ^-Drain- Bereich angeordnet ist und so ein gekrümmter Kanal-Bereich in dem Substrat ausgebildet ist.

In der Veröffentlichung von K. Nakagawa et al . : "A Flash EEPROM Cell with Self-Aligned Trench Transistor & Isolation Structure" in 2000 IEEE Symposium on VLSI Technology Digest of Technical Papers ist ein Transistor als Speicherzelle mit einer Floating-gate-Elektrode beschrieben, die zwischen dem n⁺-Source-Bereich und dem n⁺-Drain-Bereich bis in eine p- Wanne des Substrates reichend angeordnet ist . Zwischen der Floating-gate-Elektrode und der Kontroll-gate-Elektrode be- findet sich eine Dielektrikumschicht aus einer Oxid-Nitrid- Oxid-Schichtfolge .

In der Veröffentlichung von K. Nakagawa et al . : "A Flash EEPROM Cell with Self-Aligned Trench Transistor & Isolation Structure" in 2000 IEEE Symposium on VLSI Technology Digest of Technical Papers ist ein Transistor als Speicherzelle mit einer Floating-gate-Elektrode beschrieben, die zwischen dem n⁺-Source-Bereich und dem n⁺-Drain-Bereich bis in eine p- Wanne des Substrates reichend angeordnet ist. Zwischen der Floating-gate-Elektrode und der Kontroll-gate-Elektrode befindet sich eine Dielektrikumschicht aus einer Oxid-Nitrid- Oxid-Schichtfolge .

In der DE 195 45 903 AI ist eine Festwertspeicherzellenanord- nung beschrieben, bei der planare MOS-Transistoren in parallel verlaufenden Zellen angeordnet sind. Benachbarte Zellen verlaufen abwechselnd am Boden von Längsgräben und zwischen benachbarten Längsgräben. Die Bitleitungen verlaufen quer und die Wortleitungen parallel zu den Längsgräben.

In der DE 196 00 422 Cl ist eine elektrisch programmierbare Speicherzellenanordnung beschrieben, bei der eine Vielzahl einzelner Speicherzellen vorhanden ist, die jeweils einen MOS-Transistor mit einem Gatedielektrikum mit Haftstellen umfassen und die in parallel verlaufenden Zeilen angeordnet sind. Benachbarte Zeilen verlaufen dabei jeweils abwechselnd am Boden von Längsgräben und zwischen benachbarten Längsgräben und sind gegeneinander isoliert.

In der DE 196 03 810 Cl ist eine Speicherzellenanordnung beschrieben, die erste Speicherzellen mit planaren MOS- Transistoren und zweite Speicherzellen mit vertikalen MOS- Transistoren umfasst. Die planaren MOS-Transistoren sind dabei am Boden von und auf der Krone von parallelen, streifen- fδrmigen Gräben angeordnet. Die vertikalen MOS-Transistoren sind an den Seitenwänden der Gräben angeordnet.

Aufgabe der vorliegenden Erfindung ist es, eine Speicherzelle für eine SpeieherZellenanordnung mit extrem geringem Flächenbedarf und ein zugehöriges Herstellungsverfahren anzugeben.

Diese Aufgabe wird mit der Speicherzelle mit den Merkmalen des Anspruches 1, mit der Anordnung aus Speicherzellen mit den Merkmalen des Anspruches 15 bzw. mit dem Verfahren mit den Merkmalen des Anspruches 21 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.

Die erfindungsgemäße Speicherzelle weist einen Speichertransistor auf, der an einer Oberseite eines Halbleiterkörpers oder einer Halbleiterschicht mit einer Gate-Elektrode versehen ist, die zwischen einem Source-Bereich und einem Drain- Bereich angeordnet ist, die in dem Halbleitermaterial ausgebildet sind. Die Gate-Elektrode ist von dem Halbleitermaterial durch dielektrisches Material getrennt . Zumindest zwischen dem Source-Bereich und der Gate-Elektrode und zwischen dem Drain-Bereich und der Gate-Elektrode ist eine Schichtfolge vorhanden, die eine für das Einfangen von Ladungsträgern an Source und Drain vorgesehene Speicherschicht zwischen Begrenzungsschichten umfasst. Das Material der Begrenzungsschichten besitzt eine höhere Energiebandlücke als das Material der Speicherschicht, so dass die Ladungsträger, die in der Speicherschicht zwischen den Begrenzungsschichten gefangen sind, dort lokalisiert bleiben.

Als Material für die Speicherschicht kommt vorzugsweise ein Nitrid in Frage; als umgebendes Material ist vorrangig ein Oxid geeignet. Bei einer Speicherzelle im Materialsystem von Silizium ist die Speicherschicht in diesem Beispiel Silizium- nitrid mit einer Energiebandlücke von etwa 5 eV, die umgebenden Begrenzungsschichten Siliziumoxid mit einer Energiebandlücke von etwa 9 eV. Die Speicherschicht kann ein anderes Material mit einer kleineren Energiebandlücke als derjenigen der Begrenzungsschichten sein, wobei die Differenz der Ener- giebandlucken für einen guten elektrischen Einschluss der Ladungsträger (confinement) möglichst groß sein soll. Vorzugsweise werden in der Speieherschicht Haftstellen oder Haftzentren vorgesehen, die von Ladungsträgern zu besetzende Energieniveaus innerhalb der Energiebandlücke der Speicherschicht bilden.

Die untere Begrenzungsschicht, die dem Halbleitermaterial zugewandt ist, ist so dick auszubilden, dass ein direktes Tunneln von Ladungsträgern vermieden ist. Bei Verwendung von Si0₂ ist die untere Begrenzungsschicht daher vorzugsweise mindestens etwa 6 nm bis 7 nm dick. Die obere Begrenzungs- schicht, die der Gate-Elektrode zugewandt ist, ist vorzugsweise typisch etwa doppelt so dick wie die untere Begrenzungsschicht, um ein direktes Tunneln und ein Fowler- Nordheim-Tunneln aus dem Gate beim Löschvorgang zu vermeiden. Die Schichtfolge aus der Speicherschicht und den Begrenzungsschichten wird vorzugsweise mit einer geringen oxidäquivalenten Dicke ausgebildet, womit die Dicke einer reinen Oxidschicht als Dielektrikum zur Ausbildung derselben Kapazität gemeint ist. Zu diesem Zweck werden die Materialien der

Schichten so gewählt, dass eine mittlere relative Dielektri- zitätszahl der Schichtfolge mehr als 4 beträgt. Das geschieht vorzugsweise, indem das Material der unteren Begrenzungs- schicht, die dem Halbleitermaterial zugewandt ist, mit einer relativen Dielektrizitätszahl von mindestens 3,9, entsprechend dem Si0₂, ausgebildet wird. Noch besser ist es, die relative Dielektrizitätszahl höher, mindestens bei etwa 7,8 zu wählen, da so eine bessere Gatesteuerung erreicht wird und ein schnelleres Programmieren möglich ist. Die elektrisch wirksame Dicke des Gatedielektrikums ist dadurch nämlich reduziert, und eine dünnere untere Begrenzungsschicht erlaubt höhere Programmierraten und/oder kleinere Programmierspannungen.

Dabei muss berücksichtigt werden, dass die Barrierenhöhe zwischen dem Halbleitermaterial und der Speicherschicht ausreichend hoch bleiben muss. Diese Barrierenhöhe nimmt generell mit zunehmender relativer Dielektrizitätszahl des Materiales der unteren Begrenzungsschicht ab. Bei Si0₂ auf Si ist die Barrierenhöhe etwa 3,1 eV; das ist der Abstand des Fermini- veaus der Elektronen in dem Silizium von der unteren Kante des Leitungsbandes in der Si0₂-Schich . Diese Barrierenhδhe sollte den Wert von 2 eV nicht unterschreiten. Andererseits ist eine geringe Barrierenhöhe vorteilhaft, da die Program- iergeschwindigkeit in diesem Fall drastisch zunimmt und sich die Möglichkeit eröffnet, die Source-/Drain-Spannung zu reduzieren und damit die Gefahr eines Punch-Through im Kanal zu vermindern. Falls das im Einklang mit den Erfordernissen realisierbar ist, kann daher das Material der unteren Begren- zungsschicht vorteilhaft auch über eine relative Dielektrizitätszahl von mindestens 20 verfügen. Da die Grenzfläche zwischen Silizium und Siliziumdioxid gut beherrscht wird, ist eine untere Begrenzungsschicht aus Si0₂ von Vorteil. In Verbindung mit Siliziumoxid kann z. B. Tantaloxid, Hafniumsilikat, Titanoxid (im Fall stöchiometrischer Zusammensetzung Ti0₂) , Titanat, Tantaloxid (im Fall stöchiometrischer Zusammensetzung Ta₂0₅) , Tantalat, Zirkonoxid (im Fall stöchiometrischer Zusammensetzung Zr0₂) , Aluminiumoxid (im Fall stöchiometrischer Zusammensetzung Al₂0₃) oder in- trinsisch leitendes (undotiertes) Silizium als Material der Speicherschicht eingesetzt werden. Siliziumnitrid besitzt eine relative Dielektrizitätszahl von etwa 7,9. Die Verwendung eines alternativen Materials mit einer höheren Dielektrizitätszahl (z. B. «15 ... 18) gestattet eine Verringerung der oxidäquivalenten Gesamtdicke des für die Speicherung vorgese- henen Schichtstapels und ist daher von Vorteil. Andererseits kann Siliziumnitrid auch als untere Begrenzungsschicht vorteilhaft eingesetzt werden. Statt eines reinen Siliziumnitrids kann hier auch Siliziumoxinitrid verwendet werden; dabei kann der Gehalt an Sauerstoff und Stickstoff stetig oder in Stufen von dem Halbleitermaterial zu der Speicherschicht hin verändert werden.

Die angegebenen Materialien Tantaloxid, Hafniumsilikat, Titanoxid, Zirkonoxid und Aluminiumoxid, aber auch Tantaloxid (bei stöchiometrischer Zusammensetzung Ta₂0₅) , Titanat und Tantalat sind auch als Materialien der Begrenzungsschichten geeignet. Besonders hervorzuheben ist die Verwendung von Si- licaten in den Begrenzungsschichten. Hafniumsilikat, hier vorzugsweise ohne Haftstellen, kann zum Beispiel mit Vorteil eingesetzt werden. Es ist damit auch eine stetig veränderte

Zusammensetzung der unteren Begrenzungsschicht erreichbar, bei der zur Erzielung einer guten Grenzfläche zum Silizium des Substrates oder Halbleiterkδrpers zuunterst Si0₂ vorhanden ist, das nach oben, d. h. zur Speicherschicht hin, in zu- nehmendem Maße mit Hafnium gemischt wird, so dass eventuell eine stöchiometrische Zusammensetzung eines Hafniumsilikates erreicht wird. Zur Speicherschicht hin kann der Siliziumge- halt des Materiales abnehmen, bis schließlich angrenzend an die Speicherschicht nur noch Hf0₂ vorhanden ist. So erreicht man eine gegenüber ausschließlichem Einsatz von Si0₂ von 3,1 eV auf etwa 2 eV erniedrigte Barrierenhöhe zwischen dem Halb- leitermaterial und der Speicherschicht. Eine entsprechende stetige Variation der Zusammensetzung einer unteren Begrenzungsschicht auf der Basis von Si0₂ ist statt mit Hafnium auch mit anderen chemischen Elementen, vorzugsweise mit Metallen, als Zusätzen, zum Beispiel mit Titan, Zirkon oder Lanthan möglich. Für die obere Begrenzungsschicht sind neben Silikaten insbesondere Al₂0₃ und Ta₂0₅ interessant, wobei eine Kombination mit Titanat, Titandioxid, Tantalat oder Tantal- pentoxid in der Speicherschicht bevorzugt geeignet ist.

Die Schichtfolge aus einer Begrenzungsschicht, einer Speicherschicht und einer weiteren Begrenzungsschicht kann auf einer Oberseite des Halbleiterkδrpers ganzflächig aufgebracht sein, so dass auch auf den bezüglich dieser Oberseite horizontalen Bereichen dieser Fläche und auf den Böden der mit den Gate-Elektroden gefüllten Gräben Anteile der Speicherschicht vorhanden sind. Alternativ kann die Speicherschicht begrenzt sein, indem die die Speicherschicht umfassende Schichtfolge jeweils an den Wänden eines in dem Halbleitermaterial vorhandenen Grabens, in dem jeweilige Gate-Elektroden angeordnet sind, vorhanden ist und dazwischen unterbrochen ist .

Die erfindungsgemäßen Speicherzellen können als Speicherzellenanordnung in einer Virtual-Ground-NOR-Architektur ver- schaltet werden, wobei eine in weiten Grenzen frei wählbare

Kanallänge realisiert werden kann. Das wird erreicht durch die Ausbildung von Gräben in einem Halbleiterkörper. Die Gräben können z. B. in bereits vorher erzeugtes n⁺-Gebiet geätzt werden, so dass die Kanalbereiche am Boden dieser Gräben eine zu dem Halbleiterkörper hin gerichtete Krümmung aufweisen oder gegenüber den Bereichen von Source und Drain tiefer geführt sind. Die Vorteile dieser Anordnung liegen insbesondere

φ rt IQ IQ CQ H h-¹ 3 α CQ 'Tj α CQ α O ö α PJ td CQ CQ >τ| Pi Hj φ Pi μ-

H- σ 0 σ O

Φ ii H Ω 0 0 3 φ H- H- 3 H- 3 H- H- Ω H- 3 μ- μ- 3 3 ω

3 s Xi >τi O φ μ- Hj Ω Φ 3

3 3 0= PJ tr HS 3 3 Φ Hi Φ Φ Φ Φ CQ Φ tr Φ Φ φ φ tr φ J PJ Hi HS 3 Hi Hj Hi

IQ C tr Φ IQ P. CQ Φ Hi Hi 3 3 Hi PJ CQ Hl CQ 3 3 3 3 φ O i

Φ Φ Φ Φ 3 Φ φ CQ lO *i 3 ^ CQ * l CQ Hj ^ H- ^ ω ^ 3 CQ 0 μ- 3 3 ω μ- CQ M Φ

3 3 Hj 3 ω Hi <! 3 H- H- Ω H- Ω Φ H- rt H- Ω μ- μ- Pi CQ h-¹ CQ 3 3 i •d Pi Ω CQ tr Hj

0 φ Φ φ φ Φ CQ σi CQ 3^J CQ tr 3 CQ rt CQ tr Q CQ Φ CQ 3 3 3 Φ Φ Φ tr Φ

3 O ii 0 3 tr *4 Hi Hi X. 3 3 3 3 3 3 3 3 3 Pi 3 rt CQ CQ Hi μ- tr * 3 S

3 t Hi φ H- Hh CQ H r Hi H- Hi H- ω HS Φ Hi μ- Hj Hi φ PJ= Hi Φ Φ Ω PJ 0 Φ 0= φ H- ≥! td m 3 CQ p⁾ Ω φ N φ rt rt φ 3 rt Φ Hj &ä Φ 3 3 3 Ω tr CQ Hi μ- CQ

•Ö PJ= H- H- Φ 3 tr tr 3 g: 3 rt 1 rt 3 3 rt _ > t 3 M Φ μ- H-¹ Hj Φ tr Φ 3 i h-¹ ω tr rt Ω Hi 3 Φ 3 CQ >n 3 3 Φ PJ <! J Hj Hj 3 er φ μ-

* Φ !T Φ H- H-> ∞ Φ N 3 Pi LΠ TJ N 3 t N μ- Φ — H-¹ 0 tr rt H- Hj Ω

H- PJ Φ rr & M 3 rr ω 3 Φ Hj Φ PJ Φ CQ CQ ω 3 Φ Hj 3 CQ Ω tr

4 3 N H- 0 CQ rt - 3 rt H- φ> 3 Φ H- Ω 3 μ- 3 •ϋ CQ 3 3 PJ w rt φ

Hl o f

IQ 3 rt Pi Hi H- 3 CQ CQ 3 Ω CQ tr 3 Q HS Φ Φ 0= tr 3 tr 3 PJ Hi tr Φ

•* φ l-J PJ α cα N H¹ C= & Ό rt H- Pi tr rt P- rt φ μ- 3 CQ Φ Φ o= CQ tr 3 Φ μ- o 3 Hj s rr 3 N) Hi H 3 Φ <i 3 Ω PJ μ- 3 Pi μ- μ- fX Hi rt tr Hj Φ IQ IQ HJ l£> Φ Φ

3 Φ Φ Φ tr 3 μ- μ- Φ Q H-¹ rt -. CQ •_*

Φ & ü Φ Φ 3 Φ 3 Φ Ω H- Pi Pi H- Hj μ- μ> φ Φ Ω •ö CQ 3 rt μ- 3 Φ

Hi 3 3 CQ IQ H- M 3 H- N t 3 φ N 3 CQ N 3 HS HS tr H-¹ Φ 0 rt Hj ≤ μ- PJ

H- Φ O rr P HS P 3 Φ Φ 3 φ Pi Φ Ω Φ Φ tr tsi Φ PJ Hi 0 Hi ^ Hi O rt 3

0 rr r tö φ <! Φ H- 3 ^ H- Φ ^ μ- μ- φ 3 xi φ φ tr φ Hh

P< Φ Φ IT _-^■ 0 r PJ= CQ Φ H- CQ H PJ μ- CQ CQ CQ H-¹ tö PJ J rt n 3 . μ- Φ

Φ 0 I-¹ 3 3 Φ I-¹ φ φ 13 H-¹ Φ HS H-" H- 3 μ-

Hl rf S 3 ω ^ Φ H- i Pi rt rt Φ 3 Pi rt 3 *τ rt P. 3 Φ M Φ m Φ CQ 3 3= > 3^{^} Φ μ-

2. )-^■ • CQ H- Φ N H- Φ Φ Pi H- Φ φ μ- ) 3 Ω 3 μ- tr 3 Φ Pi m φ tn 0 PJ= ω T) ω Hi Φ rt O Hi Hi Φ P. CQ Hi 3 Pi Ω • tr H-¹ φ Φ Da μ- μ- CQ

H- Ω tr¹ H φ Ω 3 H- Φ 3 Φ 3 H- 3 3 Φ Φ tr 3 Hi H Hj Hj Φ rt φ td φ

Ω rt tr t 3 H- tr 3 CQ Hi Φ "TJ CQ Φ H PJ 3 3 Φ 3 Φ Hj <! Φ Hj PJ

ET Φ •* Ω Φ CQ φ φ Hi H- X\ rt HS Pi μ- PJ 3 Pi Pi CQ 1 S!

Φ • Pi tr Q 3 CQ CQ > H- > ω μ- μ- N tr 3 3 μ- φ Ω !-^■ tr Φ

& H- ü • φ Φ Φ !? Ω 3 3 CQ 3 • < Ω 3 Φ P. 3 CQ 3 Φ 3 tr PJ= μ-

H- rr Φ • 3 Hi tr H- 3 t Hi CQ 3 CQ Φ IT Φ 3 μ- Pi fc Hj Ω φ CQ

Φ d ω N PJ 3 C CD 3 Hh Hj H Hi Pi CQ CQ Q CQ ι-3 H-¹ 3 tr μ- φ

3 ω Φ *<; Φ Hl Hi ω 3= Φ 3= ! μ- Φ Φ c+ tr μ- PJ= 3 Φ rt

PJ IQ & tö Φ h-¹ 0 CQ CQ 3= rt • tr 3 3^J 3 rt HS 3 tn <! 0 0= CQ Φ CQ tr 'S φ P.

Φ H- F Hi I- x. H- tr rt Hj HS CQ rt J Φ 0 Hi μ- Hh CQ Hl 3 Hj μ- m 3 Φ 3 Φ Φ rt PJ Ω Hi Φ 3 t-¹ 3 CQ Φ 3 Hj 3 Φ Φ 3 Φ rt rt μ- φ

03 H- 3 H-^{1 J} 3 3 3 φ 3 μ- 0 CQ 3 Hj Pi rt 0=

CD 2! Φ 3 Ω Hi r rt 3 Φ CQ tr CQ CQ CQ Hi rt tö Φ P. CQ _^^ Hj W S Ir¹ 3 3 tr H- 3= Φ Φ CQ 3 CQ N CQ rt P. 3 P. Φ Φ Pi 3 φ H- tr Pi *d

Φ I-¹ & - 3 Hi Hi 3 CQ rt σ je Hi J Φ HS 3 !-^■ μ- Φ CQ μ- Hj Ω Φ φ Φ φ

H- ^ CD 3 *_" Hh CQ φ O Hj 3 Q CQ 0 φ tr rt Hj Hj μ-

Ω W P* P. Φ φ PJ 0 •Ö H- Hi rt ι-> 3 3 Xi CQ 3 Pi Q H CQ 3 tr s! Φ Φ Φ H- H- rt P. HS HS CQ 3 3 tü CQ 3 μ- Φ HS Hj HS μ- CQ

Θ Ir¹ H- 3 ti 13 3 H- H- 3 Φ *Ö φ 3 Φ 3 CQ Φ H Ω μ- PJ= μ- Hi μ- N er ii t Ω Φ φ <! Φ Ω H- 3 3 CQ HS PJ μ- CQ H-¹ tr Φ ω tr φ Hi rt 3 φ

^•- IT ü < Hi Φ tr Φ PJ m Hj 3 φ Φ Φ φ rt tr

• Φ PJ 0 J 3 Xi Φ I-¹ HS CQ μ- rt φ 3 3 O 3 0 tr »fl o Hj H 3 CQ H- 3 ? Φ 3 φ μ- Hi Hj H PJ α CQ Φ

HJ 3= Ω CQ W IQ P< H- H- 3 φ 3 H s p⁾ μ- 3 3 J Hj PJ PJ= Q ** Φ tr P. tr Φ S 3 Φ PJ= tO H Hh J φ J μ- φ φ ω Hj Hi Pi Hj LΛ 3 3 rt CQ 3 3 3 J m J 3 Ω φ 3 Φ t H CQ i H • CQ tr

CQ ≤. (ϊ Hj 0 3 *d CQ Φ φ rt Φ 3 Φ μ- Hi CQ J tr »d Φ φ Ir¹ tr PJ Φ rt H-¹ 3 H- Φ Pi H{ CQ 3 Ω Φ Φ rt rt Pi PJ= Hj μ- HS tr 3 PJ H- rt H- Φ I-¹ 3 3 Φ tr 3 Hj PJ N μ- 3 μ- Q 3 μ- φ 3 φ μ- Ω H" ^ Φ 3 rt CQ Hl tr φ CQ rt Ω Ω 3

3 1 Hi 1 tr 1 Φ H- 3 μ- CQ φ Φ tr

H- tx φ Φ 3 φ

Hi 3

tö 3 J φ 03 21 CQ O l_J- CQ

Φ 3 3 Φ 0 Φ X φ Ω

Hi Hi CQ Φ μ- Hj μ- ä, tr

Φ PJ CQ 3 3 rt Q Pⁱ Φ μ- μ- 03 Φ φ • H ≥! 1 μ- Ω

Ω 03 Hh 3 Φ o cn H tr tr Φ 3= rt > μ- 1 o 03 rt

Φ 3 tr Φ 3 rt CQ tr Hl

3 • Hi 3 Ω μ- P. 0 rt J Pi 3 tr Ω φ

3 tS! Φ 3 Φ CQ μ- 3^* Hj CQ

3 3 CQ Hj Φ Ω rt Φ

Pi Hj ω Φ 3 tr Hl Φ _^

Ω 0 XI rt 0 μ-

Pi tr Hj Φ 3 H 3 Pi

Φ 3 PJ P. Hj 3 o CQ Hi μ-

3 CQ 3 μ- rt H-¹ Φ J φ

3 rt φ > Φ CQ Ω α PJ 3 rt tr Hj φ O tr μ-

Hj - 3 - φ tr Pⁱ Φ 3 J CQ Hj Hj - φ Hj μ- Q Pi μ- o J Hj Φ Pi

3 Pi H-¹ μ- φ Ω 3 3 φ

1 Φ 0 φ tr 3 Q 3

Cd Hj CQ P. Φ iz; cd

Φ μ- < Φ 3 N o Φ 3

Hj tö X? 0 CQ ^ 1 N ⁾

Φ μ- Hj CQ μ- CQ Φ Ω μ- rt N N CQ Φ 03 Ω H- tr

Ω 3 3 Xi μ- Ω tr Ω Hi . tr Φ Hi CQ Φ 3 tr μ- g 0 φ μ- CQ μ- Φ Ω 3

3 rt > ≤ Ω 0 3 tr 3 CQ

3 P. Φ tr Pi et 3 Φ i 3 Hj μ- Φ Φ Pi Hh CQ 3 φ CQ Φ 03 Hj Hj φ 0 P-

Hj Φ 03 φ CQ 3 H- tr

3 03 CQ CQ J r

Φ ~ μ- Φ 03 PJ ω Φ H" Φ μ- Φ μ- μ- 3 μ- tr CQ

3 P- Hj 3 3 N rt J Φ Ω

N μ- 3 φ p. Hl 3 H tr

Φ φ 3 l-ι Φ CQ Hj

(-^■ CQ μ- P. PJ= μ- Φ PJ μ-

3 N 3 μ- Ω rt 3 -> φ

Φ 3 Pi φ tr 3 0 CQ tr

3 φ π μ- 3 3 Φ α 03 31 Q 3 o 3

CQ Φ O Φ Φ X φ

•d 3 CQ CQ s CQ C

CQ < 3 3 μ- 3

Φ Xi 1 rt 0 i μ- CQ φ ι-3 Φ H 3 3 1 td

Ω 0 μ- Φ 3 3- 3 μ- 2! Φ tr 3 Ω Ω Φ PJ Pi Hj μ- μ-

Φ Hj tr tr Hj 3 ⁱ rt 03

Hj Ω Φ 3 tr i Pi Hj Xi tsi φ Hj μ- J Φ Φ μ- μ- φ 1 03 ? 3 3 3 ö i φ

1 μ- 1

1 Φ Φ

1 3

abgeschieden) und eine obere BegrenzungsSchicht 7 aus einem etwa 3 bis 12 nm dicken Oxid (top oxide, abgeschieden) . Die Gräben werden gefüllt mit elektrisch leitfähigem Material, vorzugsweise mit ganzflächig aufgebrachtem leitfähig dotiertem Polysiliziu , um die Gate-Elektroden 2 und eine Schicht für die die Wortleitungen WL bildenden Leiterbahnen 8 herzustellen. Es wird noch eine den Zuleitungswiderstand vermindernde Schicht 9, zum Beispiel aus Wolframsilizid oder einer Metallschicht aus Wolfram, hergestellt.

In der Figur 3 , die den in der Figur 1 markierten Querschnitt durch die Speicherzellenanordnung im Ausschnitt wiedergibt, ist noch eine streifenförmig strukturierte Maskenschicht 15, z. B. eine Hartmaske aus Nitrid, eingezeichnet, mit der die Gate-Elektroden und Wortleitungen strukturiert werden, indem das nicht von der Maske bedeckte Polysilizium, z. B. mittels RIE (reactive ion etching) , entfernt wird.

In der Figur 4 ist eine alternative Ausgestaltung darge- stellt, bei der vor dem Aufbringen der Polysiliziumschicht die ONO-Schichtfolge bis auf die untere Begrenzungsschicht herab anisotrop weggeätzt worden ist. Es bleiben so nur in den für die Speicherung von gefangenen Ladungsträgern vorgesehenen Bereichen an den Wänden der Gräben Reste der ONO- Schichtfolge. Im Übrigen ist dieses Ausführungsbeispiel gleich dem Ausführungsbeispiel der Figur 3.

In der Figur 5 ist ein quer zu den Wortleitungen verlaufender Querschnitt durch die Speicherzellenanordnung im Ausschnitt dargestellt. Die Ausführungsform entspricht der Ausführung gemäß Figur 3 mit einer ganzflächig vorhandenen ONO-Schichtfolge. Nach der streifenför igen Strukturierung der Wortleitungen, wobei die ONO-Schichtfolge zwischen den Wortleitungen zumindest teilweise, z. B. bis auf die untere Begrenzungs- Schicht 5, oder auch ganz bis auf das Halbleitermaterial herab entfernt werden kann, werden Distanzelemente 16 (spacer) hergestellt, die Teil des Herstellungsprozesses der CMOS- φ 1 φ Φ

13 ti 13 υ t O -. ti

Φ Φ 13 > 01 d 3

Oi -rl 3 3 Φ O

SH R -H φ 3 01 CQ rö CQ ti 01 d

13 • Φ -H -H d

13 3 4-J φ ti 0 rH 3 φ -H 12! X?

Φ -H 4-1 Φ 3

-rl CQ -rl & Φ N d

Pl Φ 01 3 Φ ra 4J XJ Φ -H rö i

-H Φ H d ε υ

Φ ^•d Φ -rl M 3 -H

XI rH N p =0 φ φ

CQ -H 3 4-4 XI ti

Oi X) -rl . 1 »rö φ

3 φ pq d > ti pq

3 Oi Φ CD

CQ d xl Φ 3 J 3 Φ Φ d φ

=3 rö 13 CQ -H Φ 13

4-1 d ti Φ xi

CQ Oi Φ Φ 3

3 -H J > xi N

< ε CJ ti CJ

Φ d 0 -H i

CQ »0 ti Φ > Φ CJ

Φ 4H Ά X! ti -H ti 1 CQ ü 4-1 Φ rH

Φ > 40 -rl XJ PQ 40

4-1 d φ Φ -H

-H 3 Φ N -H d Φ

Φ φ CQ CQ φ CQ

£ X! n Oi ti

»rö 3 01 φ Φ

3 ti N 3 40 13

-H CD 3 Φ 3 3 3

Φ Oi PQ 40 3 »rö

Φ -H rH

4-J -H P 3 rö ε d

CQ 13 Φ 4-J -H φ

-H Q X! CQ X! g »rö rH Φ !H rö r~ Φ ε Φ Öl 3 ti

13 Φ CQ CQ 3 CD

01 3 3

• 3 -H Φ Φ Φ

4-J Oi Φ 01 13 13 ^•H

XJ -H X! 3 Φ d 13 ü fe 3 4J 4-J »rö

-H j-i -H 4-1 5 13 ti -P X! ε rö d 3

Pi Φ H =3 X! Φ Φ

CQ 13 rH 4-1 ti rH XI ti

40 φ CQ φ -H rö X!

3 3 4-1 3 -H Φ ti »rö

Φ H CQ <! XJ 40 CD &

I 1

»rö cn φ 1 Φ d -H ti H 01 s -H Φ &

CD rH 13 X! 03

-P o »rö 01 d XJ 44 g 13 54 3 φ CJ -P φ 3 CD 3

13 -H XJ xi 3 4-1

XJ ü Φ -rl

3 o -H i CN -rl φ

-H CQ XJ o 13 rH ü rö 3 3 ti CQ 3 φ CO N rö Φ 1 13

5 13 O CQ 0 3 3

N s CQ ti Φ Φ

3 o rö 4-J d ^•d

13 -H 13 _-*: XJ d !H Φ rö φ

3 SH Φ .. rH X) -H

3 13 3 pq SH 13

-. 3 -H 1 Φ

3 3 ti φ 4-1 ti

Φ Xi Φ rö -P -H φ

N CJ 4-J -d rö Φ X!

4-1 rö XJ CD XI rö

»rö rH o 40 13

3 44 -H l Φ d tsi XJ Φ -H φ 3

CQ 3 CJ -P d 3

3 φ CQ 03 Φ rö rö X? Φ S4 i _i

»rö Φ XI =3 Φ

3 S4 -H 44 CQ CQ

Φ CD 13 Φ φ pq

01 4-J CQ Oi

3 3 3 3 ε ti •

3 Φ φ rö 3 0 13

-P 13 13 -H -H > d

-rl S4 SH N -H φ 3 Φ rö -H ti CQ

H Φ £ > rH φ

-P xi -H Oi •P

S4 CJ 3 3 S4 CQ d rH

0 CQ Φ Φ φ 3 H

IS -H 01 13 CQ rH 4-1 =3

5 3 Φ Φ 0 -H 44 φ N 3 -H -H Oi φ Φ

-H 3 Xi 13 H 01

13 13 44 ü CQ 4-1

3 44 CQ rH Φ 01

M 3 =o Φ -H 13 0 -H

=3 Oi φ & 13

44 44 φ XI -P 3 3

Φ CQ rö S4 φ Φ »rö

3 -H Φ ,0 13 -H 4-J

Φ 4-1 -H ι > -H 13 CQ

Oi 13 ~-^ Φ H d 3 so d xi SH H

3 φ 3 ^*~^, -H CJ =3 0

3 X! H in pq CQ 44

4-1 3 1 4-1 SH 1 1 H rö φ 4-J 1 03 SH Φ -r-l *•> 13 CN

Xl 01 ^•H S4 SH Φ 13 φ Φ H rö 3 1

3 3 m φ Oi Φ 13 03 3 1 PJ H -H

CQ 3 3 Φ > 3 13 ti 3 3 φ ε

3 1 rH 0 -P 13 3 CQ 3 3 3 d Φ rö P 3 . SH X Φ φ -H Φ Φ Öl 4-1 Φ Φ rö X IS pq -rl 4-J 4J -H 01

-H Φ 3 3 13 1 d rH Oi 01 X ö 3 o 1 Φ X CQ

Pi Di H φ -H 3 3 r 3 3 Pi 3 ü 4-J 13

03 d 4-J xi Φ 3 -H rH -P 3 3 rö φ φ -P rö SH l -H

-H 3 SH υ φ rö H 03 4-1 3 -H S-l 01 03 SH Φ Φ X

Φ 13 0 CQ n X Φ Φ -H 4H 13 13 Φ 3 X X 3 rH O

X! 3 ιs -rl H u P -P 01 Φ 4H SH 13 3 CJ Φ -H Φ

CQ Φ 55 CQ \ 03 CQ H »O -H -P 44 »rö 01 φ -H 44

01 £ Φ N 03 -H 1 ti 3 40 & 03 • -H 3 4H P -H

3 SH -H 13 & Φ Φ in Φ -H pq Φ 3 3 Oi g

3 Φ 13 Φ -H N J td 0 -H CQ H N rö 3

> -H ti SH 3 IS 13 rö O -P ε

3 H J in 13 4-J 03 3 d Φ P H N ^•H 3 φ 13 3 IH

=3 SH =3 -H 03 0 Φ 01 φ 3 PQ Φ X 3 -H CQ

44 Φ 44 Φ i-5 rö CQ d -H -H -H • J - 13 -H Φ Φ

CQ 3 X 1 13 Φ rH 13 3 3 CQ SH ti φ 55 H

3 -H SH J 13 Φ X -H 3 Φ 01 in φ Φ CQ H 4-1 Φ rt! Φ Φ -H rö 0 -H Φ Φ -. φ -H Φ 13 SH Φ -H 3

13 Φ PU CQ 13 ^•H & SH 13 Φ C Pl φ > ε -H

3 -rl M SH Φ 0 0 -H ti 01 Φ XI Φ

Φ Φ 01 Φ CQ -. - X "|—> > SH rl SH =0 3 03 O 13

40 XI 3 pq φ 3 13 J 4-J 3 Φ X 3 -H Φ 3 -P rH 3 13 Φ SH CQ ti -. X 4-J 13 ti -P Φ Φ X 3 ti

H CQ 3 3 13 -H φ φ 03 Φ ^ φ X 55 CQ 3 <3

Φ CQ 44 Φ Φ rH £ X 13 ε H 3 3 4-J ü CQ φ 3 X

-P rö 44 3 H -H 3 pq H -rl -H 01 -H N XI

03 13 =o Φ -H X? -P CQ 3 -H 1 40 φ SH 3 13 3 44 CJ

Φ XJ Φ N d Φ 0 -d φ CQ . H CQ t i φ »rö rö

01 . Φ 40 -P -P Φ 13 > Φ 44 -P X 3 M 4H 13 Φ 3

SH rH 3 CQ 3 X »rö XI ö 3 SH iH < rö -rl N Φ ε r o 3 SH Oi rt! υ φ -H φ 01 SH CD N Φ rö > rö Φ Φ

^•d Φ 01 -H 01 Φ 4-1 -rl Φ X td 3 £ 3 CQ

4-> 3 ti 3 X rH 3 01 X SH 13 3 Φ • 13 Φ -H cn ti Φ 0 Φ CJ φ X! rö 3 CJ Φ 3 »rö ti 3 X -H rH XI φ o ^ > 3 03 4H -H »rö -H 13 3 iH φ Φ rH ti rö »rö &

13 > CQ Φ Pl Φ d SH X φ SH 13 X rH 4-1 -H ti CQ

3 rö 3 . Pl -H φ rö X Pi 3 3 φ 0 φ Φ -H S4 CD Oi

3 3 S Φ 3 0 tr> xi > rö CQ Φ Φ CQ X £ Φ 3 φ 13 rö 40 φ 3 01 01 n 03 Φ 03 1 -P Φ N co ti 3 0 Xi CQ Φ -P Φ 3 3 3 3 H Φ Oi Φ 13 rö : ti φ φ ti ti tsi -H CQ > Φ -H -H 4-J ti 01 rö 03 0

3 13 4-1 0 4J 13 -H -. Xi !H CQ rö ε

Oi 0 SH PJ S4 rö >

Φ 3 ^•H .* > ti -P 40 ü X X -rl SH > rö Φ S in 0 ε Φ 3 Φ rö X -H 3 3 X3 X 13 3 X CQ

3 03 rH Xi Φ -H XI 3 φ rH -H N CQ ti -H -rl 3 rö

01 Φ =0 pq υ Oi rö SH ^•H 4-1 pq 44 o X Φ H Φ φ Φ 5

-H X) 44 1 0 -H 3 Φ 03 3 3 H 3 13 + H 01

C 3 Φ 3 <¥3 φ φ -P Φ ε rö CQ 3 13 X -H -

3 Φ -P »rö Oi X r-i CQ 01 Φ 3 -P P 3 rH rö 3 ε d ü rö 3 -H 13 CQ -H ε 44 44

3 Φ 44 3 Φ PQ 3 rö rH X

Φ 13 -H CD Φ _X 3 -H Φ Φ Φ SH Φ ε td »o rH φ

13 Φ X J 40 φ Φ SH X X5 3 13 •~ 13 4H =3 -H

CQ SH 13 »rö φ -rl ti 3 X 03 CJ »rö Oi -. 3 -rl 03 3 4H Xi d rö -P 3 SH 55 φ φ -H rö Φ rö SH -H φ O P X rö Φ Φ ü

-H 13 CQ 3 CD N H pq pq 44 13 3 CD C X H PQ o 13 4H 01 03

Die Figur 11 zeigt den in der Figur 10 markierten Querschnitt, in dem das Pad-Oxid 22 und das Pad-Nitrid 23 als Schichten zwischen den gefüllten Gräben erkennbar sind. Die Oberseite wird mit einer streifenförmigen weiteren Maske versehen, die quer, vorzugsweise senkrecht, zu der Ausrichtung der zuvor verwendeten streifenförmigen Maske ausgerichtet ist. Unter Verwendung dieser weiteren Maske werden Öffnungen in dem Dielektrikum 21 hergestellt.

Die Figur 12 zeigt die damit erreichte Anordnung. Die strei- fenförmigen Anteile 24 der weiteren Maske, die hier stückweise mit gestrichelten Berandungen dargestellt sind, verlaufen senkrecht zu den geätzten und gefüllten Gräben. In denjenigen Bereichen der Oberseite, die von der weiteren Maske frei gelassen werden, wird das Dielektrikum 21 der gefüllten Gräben entfernt, so dass hier Öffnungen 25 gebildet werden. Das Dielektrikum 21 wird in diesen Öffnungen bis auf den Boden der Gräben entfernt.

Die Gate-Elektroden und die dazu selbstjustiert angeordneten Wortleitungen können in einem nächsten Verfahrensschritt wie oben beschrieben unter Verwendung der streifenförmig strukturierten Schicht 19 aus dielektrischem Material eingebracht werden. Es ist jedoch auch möglich, zunächst die Öffnungen 25 an den betreffenden Wänden mit dem Gate-Dielektrikum zu versehen und mit dem Material der Gate-Elektroden zu füllen und erst danach die Wortleitungen herzustellen. Es wird bei dieser Herstellungsvariante eine Schicht aus dem für die Wort- leitungen vorgesehenen Material (zum Beispiel W, WSi, Polysilizium) ganzflächige abgeschieden, also auch auf die in die Öffnungen eingebrachten Gate-Elektroden. Wenn für die Gate- Elektroden und die Wortleitungen dasselbe Material vorgesehen ist, können die Öffnungen 25 auch zusammen mit dem ganzflä- chigen Abscheiden dieses Materials auf der Oberseite gefüllt werden. Unter Verwendung einer dritten streifenförmigen Maske werden die Wortleitungen aus der ganzflächig abgeschiedenen Schicht strukturiert. Mit der dritten Maske können vorteilhaft auch die Gate-Elektroden von Transistoren strukturiert werden, die in einem an das Speicherfeld anschließenden Bereich einer Ansteuerschaltung oder in sonstigen Logikberei- chen einer auf demselben Chip integrierten Schaltung angeordnet sind. Damit wird auf einfache Weise eine Kontaktierung der Wortleitungen im Pitch des Arrays, das heißt in dem Abstand benachbarter Leitungen zueinander, mit den Schaltungskomponenten der Ansteuerschaltung zwecks Ansteuerung der Speichertransistoren mit den benötigten Spannungen ermöglicht. Da die dritte streifenförmige Maske aber nicht unbedingt exakt komplementär zu der zuvor verwendete Maske hergestellt wird, mit der die Öffnungen 25 gebildet wurden, kann es vorkommen, dass die Wortleitungen quer zu ihrer Längsrich- tung gegenüber den Gate-Elektroden etwas verschoben sind, also nicht zu den Gate-Elektroden vollständig justiert angeordnet sind.

In der Figur 13 ist wieder die Oberseite der Anordnung ent- sprechend der Figur 12 dargestellt, nachdem die Öffnungen 25 mit den Gate-Elektroden 26 gefüllt und die Wortleitungen 27 strukturiert wurden. Die Wortleitungen sind hier übertrieben deutlich so eingezeichnet, dass sie seitlich gegenüber den Gate-Elektroden 26 verschoben sind. Die Wortleitungen 27 überdecken die hier in der Aufsicht etwa quadratischen Gate- Elektroden 26 daher jeweils nur teilweise, und zwar in dem mit gestrichelt gezeichneten verdeckten Konturen dargestellten Bereich.

In einer weiteren Variante des Herstellungsverfahrens werden zunächst nur diejenigen Gräben geätzt und mit dielektrischem Material gefüllt, die als STI-Gräben für eine die Speicherzellenanordnung rings umgebende Isolation von der Ansteuerperipherie vorgesehen sind. Erst mit der Herstellung der do- tierten Bereiche für die Bitleitungen und Source und Drain werden die Gräben für die Gate-Elektroden in das Halbleitermaterial geätzt. Die zuvor beschriebene Ausführung hat aber den Vorteil, dass die Gräben bezüglich der äußeren STI selbs justiert ausgerichtet werden.

Im Anschluss an die Strukturierung der Wortleitungen werden die üblichen und an sich bekannten Prozessschritte zur Fertigstellung der Ansteuerbauelemente durchgeführt. Dazu gehören insbesondere die von der Speicherzellenstruktur unabhängig erfolgenden Implantationen für die Source- und Drain- Bereiche der Ansteuertransistoren einschließlich der LDD- und Pocke -Implantate . Eine Verdrahtung erfolgt über eine geeignete Anzahl von strukturierten Metallsierungsebenen, die in Zwischenmetalldielektrika angeordnet sind. Aus der Beschreibung der Herstellung der erfindungsgemäßen Speicherzellenanordnung ergibt sich deren Struktur und insbesondere der Auf- bau der einzelnen Speicherzelle, wie sie auch gesondert beansprucht ist .

Claims

Patentansprüche

1. Speicherzelle mit einem Speichertransistor, der an einer Oberseite eines Halbleiterkörpers (1) oder einer Halbleiterschicht eine Gate-Elektrode (2) aufweist, die zwischen einem Source-Bereich (3) und einem Drain-Bereich (4) angeordnet ist, die in dem Halbleitermaterial ausgebildet sind, und die von dem Halbleitermaterial durch dielektrisches Material getrennt ist, d a d u r c h g e k e n n z e i c h n e t , d a s s zumindest zwischen dem Source-Bereich (3) und der Gate-Elektrode (2) und zwischen dem Drain-Bereich (4) und der Gate- Elektrode (2) eine Schichtfolge vorhanden ist, die eine Speicherschicht (6) zwischen Begrenzungsschichten (5, 7) umfasst.

2. Speicherzelle nach Anspruch 1, bei der die Gate-Elektrode (2) in einem in dem Halbleitermaterial ausgebildeten Graben angeordnet ist.

3. Speicherzelle nach Anspruch 1 oder 2, bei der zumindest eine Begrenzungsschicht (5) , die dem Halbleitermaterial zugewandt ist, ein Material mit einer relativen Dielektrizitätszahl von mindestens 3,9 ist.

4. Speicherzelle nach Anspruch 1 oder 2, bei der zumindest eine Begrenzungsschicht (5) , die dem Halbleitermaterial zugewandt ist, ein Material mit einer relativen Dielektrizitätszahl von mindestens 7,8 ist.

5. Speicherzelle nach Anspruch 1 oder 2, bei der zumindest eine Begrenzungsschicht (5) , die dem Halbleitermaterial zugewandt ist, ein Material mit einer relativen Dielektrizitätszahl von mindestens 20 ist.

6. Speicherzelle nach Anspruch 1 oder 2, bei der zwischen dem Halbleitermaterial und der Speicherschicht (6) eine Barrierenhδhe von mindestens 2 eV vorhanden ist.

7. Speicherzelle nach Anspruch 1 oder 2, bei der zumindest eine Begrenzungsschicht (5, 7) ein Oxid oder ein Silikat enthält.

8. Speicherzelle nach Anspruch 1 oder 2, bei der zumindest eine Begrenzungsschicht (5, 7) ein Nitrid oder ein Oxinitrid enthält .

9. Speicherzelle nach Anspruch 1 oder 2, bei der zumindest eine Begrenzungsschicht (5, 7) Al₂0₃ oder Ta₂0₅ enthält.

10. Speicherzelle nach einem der Ansprüche 1 bis 9, bei der die Speicherschicht (6) ein Material aus der Gruppe von undotiertem Silizium, Tantaloxid, Tantalat, Hafniumsilikat, Hafniumoxid, Titanoxid, Titanat, Zirkonoxid, Lanthanoxid und Aluminiumoxid ist.

11. Speicherzelle nach Anspruch 1 oder 2, bei der die Speicherschicht (6) Tantaloxid oder Tantalat ist.

12. Speicherzelle nach Anspruch 1 oder 2, bei der die Speicherschicht (6) Hafniumsilikat oder Hafniumoxid ist.

13. Speicherzelle nach Anspruch 1 oder 2, bei der die Speicherschicht (6) Titanoxid oder Titanat ist.

14. Speicherzelle nach Anspruch 1 oder 2, bei der die Speicherschicht (6) Zirkonoxid, Lanthanoxid oder Aluminiumoxid ist.

15. Anordnung aus Speicherzellen nach einem der Ansprüche 1 bis 14, die als Speicher vorgesehen ist, bei der die Gate-Elektroden (2) jeweils mit einer als Wortleitung vorgesehenen Leiterbahn (8) elektrisch leitend ver- bunden sind und in der der Source-Bereich (3) und der Drain-Bereich (4) einer Speicherzelle gleichzeitig als Drain-Bereich bzw. als Source- Bereich einer benachbarten Speicherzelle vorgesehen ist.

16. Anordnung nach Anspruch 15, bei der die die Speicherschicht (6) umfassende Schichtfolge auf dem Halbleitermaterial ganzflächig zwischen den Gate-Elektroden (2) und dem Halbleitermaterial und zwischen den Leiterbahnen (8) und dem Halbleitermaterial aufgebracht ist.

17. Anordnung nach Anspruch 15, bei der die Speicherschicht (6) zwischen den Wänden eines in dem Halbleitermaterial vorhandenen Grabens, in dem mindestens ei- ne Gate-Elektrode (2) angeordnet ist, und/oder zwischen zwei zueinander benachbarten Gräben unterbrochen ist.

18. Anordnung nach einem der Ansprüche 15 bis 17, bei der die Gate-Elektroden (2) in V-förmigen oder zumindest schräg ausgerichtete Wände aufweisenden Gräben in dem Halbleitermaterial angeordnet sind.

19. Anordnung nach einem der Ansprüche 15 bis 18, bei der der Abstand zwischen einem Source-Bereich (3) und einem Drain-Bereich (4) derselben Speicherzelle höchstens 180 nm beträgt .

20. Anordnung nach Anspruch 18, bei der der Abstand zwischen einem Source-Bereich (3) und einem Drain-Bereich (4) derselben Speicherzelle höchstens 150 nm beträgt .

21. Verfahren zur Herstellung einer Speicherzelle bzw. einer Anordnung nach einem der Ansprüche 1 bis 20, bei dem in einem ersten Schritt in einem Halbleiterkörper (1) oder einer Halbleiterschicht ein Graben (14) oder eine Mehrzahl von parallel zueinander verlaufenden Gräben und seitlich dar- an angrenzende, als Source (3) , Drain (4) und mindestens eine Bitleitung vorgesehene dotierte Bereiche hergestellt werden, in einem zweiten Schritt ein Speichermedium in den Gräben hergestellt wird, in einem dritten Schritt ein für eine jeweilige Gate-Elektrode (2) vorgesehenes elektrisch leitfähiges Material in den Graben bzw. die Gräben eingebracht wird und darauf mindestens eine als Wortleitung vorgesehene Leiterbahn (8) strukturiert wird.

22. Verfahren nach Anspruch 21, bei dem in dem ersten Schritt eine Mehrzahl von Gräben geätzt wird, diese Gräben mit einem Oxid gefüllt werden, eine Implantation von Dotierstoff zur Ausbildung der dotier- ten Bereiche vorgenommen wird und unter Verwendung einer Maske, die einen als STI-Gräben zur elektrischen Isolation vorgesehenen Anteil der Gräben abdeckt, das Oxid zumindest in Bereichen, die für eine Gate- Elektrode vorgesehen sind, entfernt wird.

23. Verfahren nach Anspruch 21 oder 22, bei dem in dem zweiten Schritt eine Schichtfolge aus einer unteren Begrenzungsschicht (5) , einer Speicherschicht (6) und einer oberen Begrenzungsschicht (7) aufgebracht wird.

24. Verfahren nach Anspruch 23, bei dem zwischen dem zweiten und dem dritten Schritt die obere Begrenzungsschicht und die Speicherschicht zumindest zwischen den Wänden eines in dem Halbleitermaterial vorhandenen Gra- bens, der für mindestens eine Gate-Elektrode vorgesehen ist, und/oder zwischen zwei zueinander benachbarten Gräben mindestens bis auf die untere Begrenzungsschicht reichend entfernt wird.

25. Verfahren nach einem der Ansprüche 21 bis 24, bei dem in dem ersten Schritt der Graben oder die Gräben mit dielektrischem Material gefüllt wird bzw. werden und unter Verwendung einer Maske Öffnungen (25) in dem dielektrischen Material hergestellt werden und in dem dritten Schritt das elektrisch leitfähige Material in jede solche Öffnung eingebracht wird.

26. Verfahren nach einem der Ansprüche 21 bis 24, bei dem in dem ersten Schritt der Graben oder die Gräben mit dielektrischem Material gefüllt wird bzw. werden, eine Schicht (19) aus dielektrischem Material aufgebracht wird, vor dem zweiten Schritt quer zu dem Graben oder den Gräben eine streifenformige Öffnung oder mehrere parallel zueinander ausgerichtete streifenformige Öffnungen in dem dielektrischen Material hergestellt wird bzw. werden und in dem dritten Schritt das elektrisch leitfähige Material in jede solche Öffnung eingebracht wird.