DE10241172B4 - Halbleiterspeicher mit vertikalen Speichertransistoren und Verfahren zu dessen Herstellung - Google Patents

Halbleiterspeicher mit vertikalen Speichertransistoren und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE10241172B4
DE10241172B4 DE10241172A DE10241172A DE10241172B4 DE 10241172 B4 DE10241172 B4 DE 10241172B4 DE 10241172 A DE10241172 A DE 10241172A DE 10241172 A DE10241172 A DE 10241172A DE 10241172 B4 DE10241172 B4 DE 10241172B4
Authority
DE
Germany
Prior art keywords
semiconductor
deeper
layer
region
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10241172A
Other languages
English (en)
Other versions
DE10241172A1 (de
Inventor
Thomas Schulz
Franz Hofmann
Michael Specht
Erhard Landgraf
R. Johannes Luyken
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE10241172A priority Critical patent/DE10241172B4/de
Priority to AU2003267005A priority patent/AU2003267005A1/en
Priority to EP03747922A priority patent/EP1535345A1/de
Priority to PCT/EP2003/009295 priority patent/WO2004023562A1/de
Priority to TW092123330A priority patent/TWI239639B/zh
Publication of DE10241172A1 publication Critical patent/DE10241172A1/de
Priority to US11/073,205 priority patent/US7265413B2/en
Application granted granted Critical
Publication of DE10241172B4 publication Critical patent/DE10241172B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Halbleiterspeicher mit einer Vielzahl von Speicherzellen, wobei jede der Speicherzellen umfaßt:
– eine auf einem Substrat (p-sub) angeordnete Halbleiterschicht (p-well), deren Halbleiteroberfläche zumindest eine Stufe zwischen einem tieferen Halbleiterbereich (10) und einem in Substratnormalenrichtung höheren Halbleiterbereich (12) aufweist;
– zumindest einen in dem tieferen Halbleiterbereich (10) ausgebildeten leitfähig dotierten tieferen Kontaktbereich (22, 24) und einen in dem höheren Halbleiterbereich (12) ausgebildeten leitfähig dotierten höheren Kontaktbereich (20),
– zumindest einen Kanalbereich, welcher sich in der Halbleiterschicht (p-well) zwischen dem tieferen Kontaktbereich (22, 24) und dem höheren Kontaktbereich (20) erstreckt;
– zumindest eine zum Einfangen und Abgeben von Ladungsträgern ausgelegte elektrisch isolierende Trapping-Schicht (28), welche an einer an den Kanalbereich angrenzenden Gateoxidschicht (26) angeordnet ist; und
– zumindest eine Gateelektrode (32) zur Steuerung der elektrischen Leitfähigkeit des Kanalbereichs, wobei die Gateelektrode (32) bereichsweise an eine an der Trapping-Schicht (28) angeordnete Steueroxidschicht (30) und bereichsweise an die an...

Description

  • Die Erfindung betrifft einen Halbleiterspeicher mit einer Vielzahl von Speicherzellen gemäß Anspruch 1 sowie ein Verfahren zur Herstellung eines derartigen Halbleiterspeichers gemäß Anspruch 12.
  • Nichtflüchtige Halbleiterspeicherelemente sind in einer Vielzahl unterschiedlicher Ausführungsformen bekannt. Je nach Anwendung kommen beispielsweise PROM, EPROM, EEPROM, Flash-Speicher sowie SONOS-Speicher zum Einsatz. Diese unterscheiden sich insbesondere in Löschoption, Programmierbarkeit und Programmierzeit, Haltezeit, Speicherdichte sowie ihren Herstellungskosten. Für eine Vielzahl von Anwendungen hat ein niedriger Herstellungspreis verbunden mit einem Minimum an weiteren Optionen die höchste Priorität. Es wäre insbesondere wünschenswert, ein besonders preiswertes Speicherelement zur Verfügung zu haben, welches zumindest einmal elektrisch bei möglichst niedrigen Spannungen von weniger als 10 V programmierbar ist, eine Haltezeit im Bereich von 10 Jahren aufweist und kompatibel mit heutiger CMOS-Technologie bei geringstmöglichen Änderungen ist.
  • Ein bekannter nichtflüchtiger Halbleiterspeicher, welcher mit heutiger CMOS-Technologie kompatibel ist, ist beispielsweise in der nachveröffentlichten EP 1 341 239 A1 mit früherem Anmeldetag beschrieben. Hierbei weist jede Speicherzelle des Halbleiterspeichers einen planaren Transistor (planarer MOSFET) auf, bei welchem eine sogenannte Trapping-Schicht in einer Aussparung des (Steuer-)Gateabschnitts vorgesehen ist.
  • Heiße Elektronen, welche durch geeignete Potentialverhältnisse an den Transistoranschlüssen in dem Transistorkanal erzeugbar sind, können die dünne Gateoxidschicht überwinden und von dieser Trapping-Schicht eingefangen werden. Die Anwesenheit der in der Trapping-Schicht eingefangenen Elektronen bewirkt eine Kennlinienverschiebung des Transistors, was sich insbesondere in einer unterschiedlichen Einsatzspannung (Threshold-Spannung) äußert. Der Unterschied der Threshold-Spannung kann in bekannter Weise zum Schreiben eines "bits" ausgenutzt werden, da er mittels eines Leseschritts ermittelt werden kann.
  • Nachteilig ist jedoch an diesem bekannten Speicherkonzept die nur eingeschränkt mögliche Skalierbarkeit der Speichertransistoren, so daß hochdichte – und damit besonders kostengünstig herstellbare – Halbleiterspeicher mit derartigen Speichertransistoren nicht herstellbar sind. Hauptanwendungsgebiet dieser herkömmlichen Speichertransistoren sind folglich lediglich Logikschaltungen bzw. "System an chip"-Schaltungen (SOC-Schaltungen) mit geringer Speicherdichte.
  • Ein weiterer Speichertransistor, welcher den eingangs genannten Anforderungen noch am ehesten entspricht, ist ein nach dem SONOS-Konzept hergestellter Transistor, wie er von Eitan et al. in "NROM: A novel localised trapping, 2-bit nonvolatile Memory Cell", IEEE Electron Device Letters, Vol. 21, No. 11, November 2000, Seiten 543–545 beschrieben ist. Jedoch weist auch dieses Speicherkonzept hinsichtlich seiner Skalierbarkeit Nachteile auf, so daß eine hochdichte bzw. -kompakte Anordnung von Speichertransistoren mit kleinsten Abmessungen schwierig ist.
  • Die US 5 414 287 A beschreibt einen vertikalen Transistor mit einer schwebenden Gateelektrode. Die Gateelektrode ist durch einen Gateoxidfilm von einer Kanalzone in einer Si-Insel und von einem Source-Bereich getrennt. Über der schwebenden Gateelektrode und denjenigen Teilen des Gateoxidfilms, die sich nicht zwischen der schwebenden Gateelektrode und der Kanalzone bzw. dem Source-Bereich befinden, ist ein Interpoly-Oxid abgeschieden, welches das Gateoxid von einer Wort-Leitung trennt.
  • Die US 6 157 060 A beschreibt ebenfalls einen vertikalen Transistor mit einer schwebenden Gateelektrode. Die Gateelektrode ist durch einen Tunneloxidfilm von einer Kanalzone in einer Halbleiterschicht und von einem Source-Bereich getrennt. Über der schwebenden Gateelektrode und denjenigen Teilen des Tunneloxidfilms, die sich nicht zwischen der schwebenden Gateelektrode und der Kanalzone bzw. dem Source-Bereich befinden, ist ein Gateoxid abgeschieden. Über der schwebenden Gateelektrode ist eine dielektrische Interpoly-Schicht abgeschieden. Ein Steuergate ist durch das Gateoxid und die Interpoly-Schicht vom Tunneloxidfilm bzw. von der schwebenden Gateelektrode getrennt.
  • JP 07-235649 (A) offenbart ebenfalls einen vertikalen Transistor, welcher in seiner Struktur den in den vorgenannten Dokumenten beschriebenen Strukturen entspricht.
  • In WO 2004/001856 A1 sind vertikale Speicherzellen beschrieben, die in Form vertikaler MOSFETs ausgestaltet sind. Dabei verbindet ein in Substratnormalenrichtung verlaufender Kanal einen in Substratnormalenrichtung höheren mit einem tieferen leitfähig dotierten Halbleiterbereich, die als Source- bzw. Drain-Kontakte der vertikalen Feldeffekttransistorstruktur dienen. Die Leitfähigkeit im Kanal kann durch eine Gateelektrode gesteuert werden, die durch einen Gateisolator vom Kanal getrennt ist. Der Gateisolator ist auf der gesamten Länge des Kanals als Oxid-Nitrid-Oxid-Schichtstruktur (ONO) ausgestaltet. Dabei dient die als Trapping-Schicht wirkende Nitridschicht zur Ladungsspeicherung in der Speicherzelle.
  • Die EP 0 847 091 A2 beschreibt eine elektrisch programmierbare Speichervorrichtung auf der Basis eines Feldeffekttransistors mit einer "schwebenden" Gateelektrode. Die schwebende Gateelektrode ist zwischen dem Kanal der Transistorstruktur und einem Steuerkontakt ("control gate") angeordnet und gegen diese durch eine Gateisolationsschicht bzw. eine Steuerisolationsschicht getrennt. Durch Injektion von Ladung aus dem Kanal in die schwebende Gateelektrode kann dort Ladung gespeichert werden. Insbesondere wird vorgeschlagen, die Effizienz der Elektroneninjektion vom Kanal in die schwebende Elektrode durch eine spezielle gewinkelte Ausgestaltung des Kanals zu erhöhen. Der vorgeschlagene Kanal umfaßt dabei sowohl horizontale als auch vertikale Komponenten und ist über seine gesamte Länge durch die Schichtstruktur bestehend aus Gateisolator, schwebendem Gate, Steuerisolator und Steuerelektrode bedeckt.
  • Die WO 98/06139 A1 beschreibt einen als Speicherzelle ausgestalteten MOS-Transistor, der als Gatedielektrikum eine dielektrische Dreifachschicht mit einer ersten Siliziumoxidschicht, einer Siliziumnitridschicht und einer zweiten Siliziumoxidschicht aufweist. Es sind dabei sowohl vertikale als auch horizontale Transistorkonzepte vorgeschlagen. Die Dreifachstruktur trennt dabei den Kanal auf seiner gesamten Länge von einer Gateelektrode.
  • Angesichts der obigen Nachteile ist es eine Aufgabe der Erfindung, einen Halbleiterspeicher mit einer Vielzahl von Speicherzellen anzugeben, welcher bei einfacher Herstellung eine hochdichte Zellenanordnung gestattet. Ferner ist es Aufgabe der Erfindung, ein Herstellungsverfahren zur Herstellung eines entsprechenden Halbleiterspeichers anzugeben.
  • Diese Aufgabe wird durch einen Halbleiterspeicher gemäß Anspruch 1 sowie ein Verfahren zur Herstellung eines derartigen Halbleiterspeichers gemäß Anspruch 12 gelöst. Bevorzugte Ausführungsformen sind Gegenstand der abhängigen Ansprüche.
  • Gemäß der Erfindung wird ein Halbleiterspeicher mit einer Vielzahl von Speicherzellen vorgeschlagen, wobei jeder der Speicherzellen umfaßt:
    • – eine auf einem Substrat angeordnete Halbleiterschicht, deren Halbleiteroberfläche zumindest eine Stufe zwischen einem tieferen und einem in Substratnormalenrichtung höheren Halbleiterbereich aufweist;
    • – zumindest einen in dem tieferen Halbleiterbereich ausgebildeten leitfähig dotierten tieferen Kontaktbereich und einen in dem höheren Halbleiterbereich ausgebildeten leitfähig dotierten höheren Kontaktbereich,
    • – zumindest einen Kanalbereich, welcher sich in der Halbleiterschicht zwischen dem tieferen und dem höheren Kontaktbereich erstreckt;
    • – zumindest eine zum Einfangen und Abgeben von Ladungsträgern ausgelegte elektrisch isolierende Trapping-Schicht, welche an einer an den Kanalbereich angrenzenden Gateoxidschicht angeordnet ist; und
    • – zumindest eine Gateelektrode zur Steuerung der elektrischen Leitfähigkeit des Kanalbereichs, wobei die Gateelektrode bereichsweise an eine an der Trapping-Schicht angeordnete Steueroxidschicht und bereichsweise an die an dem Kanalbereich angeordnete Gateoxidschicht angrenzt.
  • Bei dem erfindungsgemäßen Halbleiterspeicher kommt für die Speichertransistoren ein sogenanntes vertikales Transistorkonzept zum Einsatz. Hierbei ist einer der Kontaktbereiche (d.h. der Speichertransistorkontakte) in einem tieferen Halbleiterbereich und der zweite Kontaktbereich (der zweite Speichertransistorkontakt) in einem höheren Halbleiterbereich angeordnet. Beispielsweise befindet sich ein Kontaktbereich des Speichertransistors in einem tieferen Halbleiterbereich, welcher durch einen Mesaätzschritt gegenüber einem höheren Kontaktbereich abgetragen wurde.
  • Der höhere Kontaktbereich ist in dem höheren Halbleiterbereich angeordnet, wobei zwischen den beiden Halbleiterbereichen eine Stufe vorgesehen ist. Der Abstand zwischen der tieferen Bereichsoberfläche des tieferen Halbleiterbereichs zu einer Substratebene ist somit geringer als der entsprechende Abstand einer höheren Bereichsoberfläche des höheren Halbleiterbereichs. Mit anderen Worten ist in Normalenrichtung des Halbleitersubstrats die Bereichsoberfläche des höheren Halbleiterbereichs weiter von dem Substrat als die Bereichsoberfläche des tieferen Halbleiterbereichs entfernt. Dies hat zur Folge, daß der sich zwischen dem tieferen und höheren Kontaktbereich erstreckende Transistorkanal nicht lediglich parallel zur Substratebene verläuft, sondern eine vertikale Komponente aufweist.
  • Entlang der Oberfläche des Kanalbereichs ist eine dünne Gateoxidschicht in üblicher Weise angeordnet. An einen Teil der Gateoxidschicht grenzt eine sogenannte Trapping-Schicht an, welche zum Einfangen und Abgeben von Ladungsträgern ausgelegt ist. Die Trapping-Schicht weist eine große Anzahl von Störstellen bzw. "Trap-Zuständen" auf, in welchen eingefangene Ladungsträger (Elektronen oder Löcher) dauerhaft gespeichert werden können. Die Trapping-Schicht ist auf ihren nicht an die Gateoxidschicht angrenzenden Oberflächen von einer Steueroxidschicht umgeben, so daß sie vollständig von Oxidschichten umhüllt ist. Vorzugsweise besteht die Trapping- Schicht aus einer Nitridschicht, insbesondere einer Siliziumnitridschicht, so daß sich im Schnitt durch den Speichertransistor eine Oxid-Nitrid-Oxid-Schichtabfolge ergibt (sogenannter ONO-Stack).
  • An der Steueroxidschicht ist eine (Steuer-)Gateelektrode angeordnet, durch welche in bekannter Weise die elektrische Leitfähigkeit des Transistorkanals über den Feldeffekt gesteuert werden kann. Der erfindungsgemäße Halbleiterspeicher zeichnet sich insbesondere dadurch aus, daß die Gateelektrode bereichsweise auch an die an dem Kanalbereich angeordnete Gateoxidschicht angrenzt, so daß die Leitfähigkeit eines Abschnitts des Transistorkanals direkt durch die Gateelektrode steuerbar ist.
  • Eine zwischen dem tieferen und dem höheren Kontaktbereich des Speichertransistors angelegte Potentialdifferenz bewirkt einen Feldlinienverlauf zwischen den Kontaktbereichen, bei welchem elektrische Feldlinien von dem Transistorkanal durch die Gateoxidschicht in die Trapping-Schicht verlaufen. Im Unterschied zu planaren Speichertransistoren, wie sie beispielsweise aus der eingangs genannten EP 1 341 239 A1 bekannt sind, wird der Injektionsprozeß von heißen Kanalelektronen (channel hot electrons (CHE)) bereits durch die Orientierung des zwischen den Kontaktbereichen aufgebauten elektrischen Feldes unterstützt. Dies ermöglicht bereits bei geringen Programmierspannungen effizient Elektronen aus dem Speichertransistorkanal in die Trapping-Schicht zu injizieren, wodurch entweder die notwendige Programmierspannung oder die Programmierzeit bzw. die notwendige Programmierleistung (P = U·I·Δt) reduziert werden kann. Ferner trägt die zwischen dem tieferen und dem höheren Kontaktbereich vorgesehene Stufe (Mesakante) zu einer gesteigerten Programmiereffizienz aufgrund einer gesteigerten Injektionsausbeute heißer Elektronen bei. Die Trapping-Schicht ist vorzugsweise nur an einem verhältnismäßig kleinen Bereich der Gateoxidschicht angeordnet. An den übrigen Bereichen der Gateoxidschicht grenzt unmittelbar die Gateelekrode an.
  • Der erfindungsgemäße Halbleiterspeicher ermöglicht eine hohe Packungsdichte, da aufgrund des vertikalen Transistorkonzepts die Speicherzellenfläche unabhängig von der Kanallänge des Transistors skaliert werden kann. Im Gegensatz zu planaren Speicherkonzepten (beispielsweise NROMs) ist der erfindungsgemäße Speichertransistor wesentlich einfacher zu skalieren und zeigt geringere Kurzkanaleffekte. Aufgrund der besonderen Geometrie des Kanalbereichs ist ferner die Programmiereffizienz über "channel hot electrons" gegenüber planaren Bauelementen gesteigert.
  • Vorzugsweise verlaufen die Bereichsoberflächen des tieferen und des höheren Halbleiterbereichs im wesentlichen parallel zu der Substratebene. Bei dem Substrat handelt es sich vorzugsweise um ein einkristallines Siliziumsubstrat und bei der Halbleiterschicht um eine einkristalline Siliziumschicht.
  • Vorzugsweise bildet die Bereichsoberfläche des höheren Halbleiterbereichs eine Oberfläche des höheren Kontaktbereichs. Der höhere Halbleiterbereich, d.h. die Mesa, weist somit vorzugsweise entlang seiner gesamten, parallel zu der Substratebene verlaufenden Bereichsoberfläche eine leitfähige Dotierung auf, so daß die an die höhere Bereichsoberfläche angrenzende Schicht den höheren Kontaktbereich bildet.
  • Vorzugsweise umfaßt jede der Speicherzellen eine Vielzahl der tieferen Kontaktbereiche und einen der höheren Kontaktbereiche, wobei sich zwischen jedem der tieferen Kontaktbereiche und dem höheren Kontaktbereich einer der Kanalbereiche erstreckt. Der höhere Halbleiterbereich ist in diesem Fall auf allen Seiten von tiefergelegenen Halbleiterbereichen umgeben. Auf dem höheren Halbleiterbereich ist ein einziger höherer Kontaktbereich ausgebildet, während in dem tieferen Halbleiterbereich eine Vielzahl von tieferen Kontaktbereichen vorgesehen sind. Zwischen jedem der tieferen Kontaktbereiche und dem höheren Kontaktbereich erstreckt sich ein Transistorkanal, welchem eine Trapping-Schicht und eine (Steuer-)Gateelektrode mit dem erfindungsgemäßen Aufbau zugeordnet ist. In jeder der Trapping-Schichten ist ein "Bit" speicherbar. Die tieferen Kontaktbereiche sind vorzugsweise individuell kontaktierbar. Die Gateelektroden können ebenfalls für jeden der Kanalbereiche individuell kontaktierbar ausgestaltet sein. Vorzugsweise ist jedoch eine gemeinsame Gateelektrode für sämtliche dem höheren Kontaktbereich zugeordnete Kanalbereiche vorgesehen.
  • Vorzugsweise weist der höhere Halbleiterbereich in einem parallel zur Substratebene verlaufenden Schnitt eine im wesentlichen rechteckige Gestalt mit vier Seitenkanten auf und jeder der Seitenkanten ist genau einer der tieferen Kontaktbereiche zugeordnet. In einer Aufsicht entlang der Substratnormalenrichtung auf den höheren Halbleiterbereich hat dieser vorzugsweise eine im wesentlichen rechtecksförmige Gestalt, welche erhaben gegenüber den umliegenden tieferen Halbleiterbereichen ist. Angrenzend an jede der Seitenkanten dieser rechtecksförmigen Gestalt ist ein tieferer Kontaktbereich vorgesehen, so daß vier Transistorkanäle von dem höheren Kontaktbereich ausgehen. Eine derartige Anordnung ist für ein hochdichtes Speicherzellenfeld besonders geeignet.
  • Vorzugsweise sind die Bereichsoberflächen des tieferen und des höheren Halbleiterbereichs durch eine Stufenseitenfläche der Stufe (der Mesakante) verbunden, welche im wesentlichen senkrecht zu der Substratebene verläuft. Der höhere Halbleiterbereich ist somit durch eine senkrechte Mesakante bzw. -flanke von dem tieferen Halbleiterbereich getrennt.
  • Vorzugsweise ist die Trapping-Schicht durch die Gateoxidschicht von der Stufenseitenfläche und der Bereichsoberfläche des tieferen Halbleiterbereichs beabstandet. Die Trapping-Schicht ist somit vorzugsweise in dem Eck- bzw. Kantenbereich der Mesa angeordnet. Die Trapping-Schicht grenzt sowohl an die Gateoxidschicht, welche an der Stufenseitenfläche angeordnet ist, als auch an die Gateoxidschicht, welche an der Bereichsoberfläche des tieferen Halbleiterbereichs angeordnet ist, an. Eine derartige Trappingschicht kann in einfacher selbstjustierender Weise (ohne Fotoschritt) mittels einer sogenannten Spacerätzung hergestellt werden. Die Trapping-Schicht ist ähnlich einem aus der CMOS-Technologie bekannten Spacer an der Stufenseitenfläche angeordnet.
  • Gemäß einer weiteren bevorzugten Ausführungsform sind die Bereichsoberflächen des tieferen und des höheren Halbleiterbereichs durch eine tiefere Stufenseitenfläche, eine höhere Stufenseitenfläche und eine sich zwischen den Stufenseitenflächen erstreckende Zwischenfläche miteinander verbunden. Bei dieser Ausführungsform ist eine Doppelstufe bzw. eine Doppelmesa vorgesehen. Die Stufenseitenflächen verlaufen vorzugsweise im wesentlichen senkrecht zu der Substratebene. Die beiden Stufenseitenflächen grenzen an die tiefere bzw. die höhere Bereichsoberfläche an und werden durch eine vorzugsweise parallel zu der Substratebene verlaufende Zwischenfläche verbunden.
  • Vorzugsweise ist jedem der Kanalbereiche eine tiefere und eine höhere der Trapping-Schichten zugeordnet, wobei die tiefere Trapping-Schicht durch die Gateoxidschicht von der tieferen Stufenseitenfläche und der Bereichsoberfläche des tieferen Halbleiterbereichs und die höhere Trapping-Schicht durch die Gateoxidschicht von der höheren Stufenseitenfläche und der Zwischenfläche beabstandet ist. Mit einem derartigen Speichertransistor können zwei "Bit" gespeichert werden, wenn die von NROMs bekannte Programmier- und Lesetechnik verwendet wird. Hierbei müssen in bekannter Weise zum Lesen die Kontaktbereiche gegenüber dem Programmiervorgang vertauscht werden. In diesem Zusammenhang wird auf die eingangs genannte Veröffentlichung von EITAN et al. verwiesen sowie auf die internationale Patentanmeldung WO 99/07000 A2 . Auf diese Veröffentlichung sowie auf die genannte internationale Patentanmeldung wird hinsichtlich des Lese- und Programmierverfahrens in vollem Umfang Bezug genommen, so daß diesbezüglich die genannten Veröffentlichungen integrale Bestandteile der Gesamtoffenbarung der vorliegenden Anmeldung sind.
  • Bei der bevorzugten Ausführungform sind jedem der Kanalbereiche zwei verschiedene Trapping-Schichten, welche räumlich voneinander getrennt sind, zugeordnet. Die tiefere Trapping-Schicht ist vorzugsweise in dem Kanten- bzw. Eckbereich angrenzend an die tiefere Bereichsoberfläche und die tiefere Stufenseitenfläche angeordnet. Die tiefere Trapping-Schicht ist durch die Gateoxidschicht von dem Kanalbereich beabstandet. Die höhere Trapping-Schicht ist vorzugsweise in dem Kanten- bzw. Eckbereich angrenzend an die Zwischenfläche und die höhere Stufenseitenwand angeordnet, wobei sie wiederum durch die Gateoxidschicht vom Kanalbereich beabstandet ist. Die Gateelektrode erstreckt sich vorzugsweise über die beiden Trapping-Schichten, von denen sie durch die Steueroxidschicht getrennt ist. Zwischen der tieferen Trapping-Schicht und der höheren Trapping-Schicht grenzt die Gateelektrode bereichsweise an die Gateoxidschicht an, so daß in diesem Bereich die elektrische Leitfähigkeit des Transistorkanals unmittelbar steuerbar ist.
  • Vorzugsweise erstreckt sich der tiefere Kontaktbereich bis an eine Stufenseitenfläche der Stufe (d.h. bis an eine Flanke der Mesa). Simulationen haben gezeigt, daß ein besonders effizienter Injektionsmechanismus von heißen Kanalelektronen in die Trapping-Schicht erzielt werden kann, wenn der tiefere Kontaktbereich sich bis an den Kanten- bzw. Eckbereich der Mesa, d.h. bis an die Stufenseitenfläche erstreckt. In gleicher Weise ist es ferner vorteilhaft, den höheren Kontaktbereich derart auszubilden, daß er sich bis zu der tieferen Bereichsoberfläche (bzw. zu einer eventuell vorgesehenen Zwischenfläche) erstreckt. In diesem Fall muß ein Abstand zwischen dem tieferen Kontaktbereich und der Stufenseitenfläche vorgesehen sein.
  • Vorzugsweise besteht die Trappingschicht aus Siliziumnitrid. In diesem Fall bildet die Trappingschicht mit den sie umgebenden Siliziumdioxidschichten einen sogenannten ONO-Stack. Gleichermaßen können jedoch auch andere Dielektrika mit großen Dielektrizitätskonstanten ("high-k Dielektrika") zum Einsatz kommen. Geeignet ist ferner sogenanntes "silicon rich Oxide" sowie undotiertes Polysilizium zur Ausbildung der Trapping-Schicht.
  • Gemäß der Erfindung umfaßt ein Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterspeichers folgende Schritte:
    • – Bereitstellen des Substrats, auf welchem die Halbleiterschicht angeordnet ist;
    • – Stukturieren der Halbleiterschicht zur Ausbildung des tieferen und des in Substratnormalenrichtung höheren Halbleiterbereichs, zwischen welchen die Stufe angeordnet ist;
    • – Ausbilden einer ersten Oxidschicht zumindest an einer Stufenseitenfläche der Stufe und zumindest bereichsweise an einer Bereichsoberfläche des tieferen Halbleiterbereichs;
    • – Aufbringen einer Trapping-Schicht auf die erste Oxidschicht;
    • – Abtragen der Trapping-Schicht und der ersten Oxidschicht bis auf einen an die Bereichsoberfläche des tieferen Halbleiterbereichs und an die Stufenseitenfläche angrenzenden Schichtstapel;
    • – Aufbringen einer zweiten Oxidschicht zumindest bereichsweise an die Bereichsoberfläche des tieferen Halbleiterbereichs, die Trapping-Schicht und die Stufenseitenfläche;
    • – Aufbringen der Gateelektrode auf die zweite Oxidschicht; und
    • – zumindest bereichsweises Dotieren des tieferen und des höheren Halbleiterbereichs zur Bildung des tieferen und des höheren Kontaktbereichs.
  • Das erfindungsgemäße Herstellungsverfahren ist mit einem herkömmlichen CMOS-Prozess weitestgehend kompatibel. Lediglich ein zusätzlicher Maskenschritt ist für die Mesaätzung zur Erstellung der höheren und tieferen Halbleiterbereiche notwendig. Die erste Oxidschicht bildet die Gateoxidschicht zwischen der Trapping-Schicht und dem Kanalbereich. Die zweite Oxidschicht bildet die Steueroxidschicht, welche zwischen der Trapping-Schicht und der Gateelektrode angeordnet ist. Ferner wird durch die zweite Oxidschicht die Gateoxidschicht derjeniger Kanalbereiche gebildet, bei welchen die Gateelektrode unmittelbar an die Gateoxidschicht angrenzt. Das Aufbringen der zweiten Oxidschicht schließt somit die Trapping-Schicht vollständig in Oxid ein.
  • Vorzugsweise erfolgt das Abtragen der Trapping-Schicht und der ersten Oxidschicht mittels eines Spacerätzschritts. Derartige Spacerätzschritte sind in der CMOS-Technik bekannt. Auf diese Weise kann die Trapping-Schicht selbstjustiert in den Kanten- bzw. Eckbereichen der Mesa angrenzend an die tiefere Bereichsoberfläche und die Stufenseitenfläche angeordnet werden. Vorzugsweise kommt auch für die Anordnung der Gateelektrode ein Spacerätzverfahren zum Einsatz.
  • Die Erfindung wird im folgenden anhand begleitender Zeichnungen bevorzugter Ausführungsformen beispielhaft beschrieben. Es zeigt:
  • 1(a) eine schematische Schnittansicht durch eine Speicherzelle einer ersten bevorzugten Ausführungsform eines erfindungsgemäßen Halbleiterspeichers, wobei die Schnittebene senkrecht zu der Substratebene verläuft;
  • 1(b) eine schematische Schnittansicht einer Speicherzelle einer zweiten bevorzugten Ausführungsform mit einer Doppelstufe;
  • 1(c) eine schematische Schnittansicht einer Speicherzelle gemäß einer dritten bevorzugten Ausführungsform mit vorgezogenem tieferen Kontaktbereich; und
  • 2(a)–(h) Zwischenstadien einer Speicherzelle eines erfindungsgemäßen Halbleiterspeichers während des Herstellungsprozesses.
  • In 1(a) ist eine erste bevorzugte Ausführungsform eines Halbleiterspeichers in einer schematischen Schnittansicht dargestellt. Die Schnittebene verläuft durch den Speichertransistor senkrecht zu der Substratebene des Halbleitersubstrats p-sub. Auf dem beispielsweise p-dotierten Halbleitersubstrat p-sub ist eine einkristalline Halbleiterschicht p-well angeordnet, welche beispielsweise leicht p-dotiert ist. Die Halbleiterschicht p-well ist in einen tieferen Halbleiterbereich 10 und einen höheren Halbleiterbereich 12 beispielsweise durch einen Mesaätzschritt strukturiert. Der tiefere Halbleiterbereich 10 weist eine tiefere Bereichsoberfläche 14 auf, welche im wesentlichen parallel zu der Substratebene des Substrats p-sub verläuft. Der höhere Halbleiterbereich 12 weist eine höhere Bereichsoberfläche 16 auf, welche ebenfalls parallel zu der Substratebene angeordnet ist. Bei der in 1(a) gezeigten Ausführungsform ist die höhere Bereichsoberfläche 16 des höheren Halbleiterbereichs 12 über Stufenseitenflächen 18 mit den tieferen Bereichsoberflächen 14 verbunden.
  • Angrenzend an die höhere Bereichsoberfläche 16 des höheren Halbleiterbereichs 12 ist ein höherer Kontaktbereich 20 gebildet. Der hochdotierte höhere Kontaktbereich 20 stellt beispielsweise den Sourcekontakt des Speichertransistors dar. In dem in 1(a) gezeigten Schnitt sind ferner zwei tiefere Kontaktbereiche 22, 24 dargestellt, welche in dem tieferen Halbleiterbereich 10 ausgebildet sind. Die tieferen Kontaktbereiche 22, 24 stellen beispielsweise die Drainkontakte der Speichertransistoren dar. In der in 1(a) gezeigten Ausführungsform weisen die tieferen Kontaktbereiche 22, 24 einen hochdotierten Bereich HDD (highly doped drain) und einen näher an dem höheren Kontaktbereich angeordneten geringer dotierten Kontaktbereich LDD (lightly doped drain) auf.
  • Die Kanalbereiche der in 1(a) dargestellten beiden Speichertransistoren erstrecken sich zwischen den jeweiligen tieferen Kontaktbereichen 22, 24 und dem höheren Kontaktbereich 20 an der Grenzfläche von Gateoxidschichten 26 in der Halbleiterschicht p-well. Der Kanalbereich weist zumindest bereichsweise eine senkrecht zu der Substratebene verlaufende Kanalrichtung auf, so daß es sich bei den Speichertransistoren um vertikale Bauelemente handelt. Die tieferen Kontaktbereiche 22, 24 sowie der höhere Kontaktbereich 20 sind durch schematisch angedeutete Metallkontakte elektrisch kontaktiert. Im Eck- bzw. Kantenbereich der Mesa, d.h. in der zwischen der unteren Bereichsoberfläche 14 und der Stufenseitenfläche 18 gebildeten Kante ist bei jedem der Speichertransistoren eine Trapping-Schicht 28 angeordnet. Die Trapping-Schicht besteht beispielsweise aus Siliziumnitrid, welches durch eine Siliziumdioxidschicht (Gateoxidschicht 26) von dem Kanalbereich beabstandet ist. Die Trapping-Schicht 28 kann in einem selbstjustierenden Prozeß (sogenannte Spacerätzung) ohne zusätzlichen Lithographieschritt gebildet werden.
  • An der Oberfläche der Trapping-Schicht 28, welche nicht an die Gateoxidschicht 26 angrenzt, ist eine Steueroxidschicht 30 aufgebracht, durch welche die Trapping-Schicht 28 von der Gateelektrode 32 getrennt wird. Die Steueroxidschicht 30, die Trappingschicht 28 und die Gateoxidschicht 26 bilden einen sogenannten ONO-Stack. Eine in 1(a) nicht näher dargestellte Passivierung schützt die Kontaktbereiche sowie die Gateelektrode und isoliert diese elektrisch voneinander.
  • Die Gateelektrode 32 ist vorzugsweise aus hochdotiertem Polysilizium gebildet. Die Gateelektrode 32 grenzt an einen Bereich der Gateoxidschicht 26 an, so daß die elektrische Leitfähigkeit des zugeordneten Kanalbereichs unmittelbar gesteuert werden kann. Vorzugsweise beträgt die Kanallänge, deren Leitfähigkeit unmittelbar durch die Gateelektrode 32 steuerbar ist, 20 bis 50 nm. Die Breite des höheren Halbleiterbereichs 12 beträgt vorzugsweise 50 bis 200 nm, wobei der Höhenunterschied in Substratnormalenrichtung zwischen der höheren Bereichsoberfläche 16 und der tieferen Bereichsoberfläche 14 vorzugsweise 50 bis 150 nm beträgt. Es sind jedoch auch deutlich größere Kanallängen bzw. Abmessungen von bis zu mehreren μm möglich.
  • Die Funktionsweise des Speichertransistors der in 1(a) gezeigten Speicherzelle ist für den zwischen den Kontaktbereichen 22 und 20 gebildeten Transistor veranschaulicht. Durch eine Vorwärtsspannung, welche unter 10 V liegt, wird beispielsweise der tiefere Kontaktbereich 22 gegenüber dem höheren Kontaktbereich 20 positiv vorgespannt. Ferner wird die Gateelektrode 32 gegenüber dem höheren Kontaktbereich 20 positiv vorgespannt. Bei geeigneten Potentialverhältnissen an den Transistorkontakten wird der Speichertransistor in seinen Sättigungsbereich geführt. Bei derartigen Source-Drain-Spannungen, welche größer als die sogenannte Pinch-off-Spannung sind, gibt es längs des Transistorkanals einen sogenannten Pinch-Off-Punkt PO. Die Spannung zwischen dem tieferen Kontaktbereich 22 und dem höheren Kontaktbereich 20 wird vorzugsweise derart eingestellt, daß sich der Pinch-Off-Punkt PO nahe dem höheren Kontaktbereich 20 an einer Stelle des Transistorkanals befindet, welcher der Trapping-Schicht 28 gegenüberliegt. Bei derartigen Potentialverhältnissen an den Transistorkontakten werden insbesondere nahe dem Pinch-Off-Punkt PO sogenannte heiße Elektronen (channel hot electrons (CHE)) erzeugt, welche eine ausreichende Energie aufweisen, um die dünne Gateoxidschicht 26 zu überwinden und in die Trapping-Schicht 28 eingelagert zu werden. Durch die Einlagerung von Elektronen in die Trapping Schicht 28 verschiebt sich die Kennlinie des Speichertransistors. Insbesondere verändert sich die Einsatzspannung (Threshold-Spannung), was in bekannter Weise zum Programmieren eines "Bits" herangezogen werden kann.
  • Durch die Kontakt- und Kanalgeometrie des in 1(a) gezeigten Speichertransistors verlaufen die elektrischen Feldlinien zwischen dem höheren Kontaktsbereich 20 und dem tieferen Kontaktbereich 22 zum Teil quer durch die Gateoxidschicht 26. Somit gibt es eine elektrische Feldkomponente, welche die Injektion von heißen Kanalelektronen in die Trapping-Schicht 28 unterstützt. Folglich werden bei Source-Drain-Spannungen oberhalb der Pinch-Off Spannung effizient Ladungsträger durch Ionisation in dem Kanalbereich zwischen dem tieferen Kontaktbereich 22 und dem Pinch-Off Punkt PO erzeugt, welche wiederum durch eine geeignete Gatespannung in die Trapping-Schicht 28 injiziert werden. Sämtliche hierzu notwendigen Spannungen liegen im Bereich unter 10 V. Das Auslesen erfolgt vorzugsweise in inverser Richtung.
  • Bei diesem vertikalen Konzept ist die Programmiereffizienz erhöht, da die Ausbeute an heißen Elektronen, welche in der Trapping-Schicht 28 eingelagert werden, größer ist (> 10–5 der Kanalelektronen). Ursächlich hierfür ist insbesondere eine Feldverdichtung durch die Mesakante sowie die notwendige 90°-Richtungsänderung der Elektronen im Kantenbereich. Hierdurch läßt sich die Programmierzeit und/oder die Programmierspannung bzw. -leistung deutlich reduzieren, was insbesondere für Halbleiterspeicher im mobilen Einsatzbereich wünschenswert ist.
  • 1(b) zeigt eine zweite Ausführungsform einer Speicherzelle eines erfindungsgemäßen Halbleiterspeichers. Bereits im Zusammenhang mit 1(a) beschriebene Merkmale traten gleiche Bezugszeichen und werden nicht erneut beschrieben. Die in 1(b) gezeigte Ausführungsform unterscheidet sich von der zuvor beschriebenen durch eine "Doppelstufe" bzw. doppelte Mesakante zwischen der höheren Bereichsoberfläche 16 und der tieferen Bereichsoberfläche 14. So grenzt die tiefere Bereichsoberfläche 14 an eine tiefere Stufenseitenfläche 18t an, welche mit einer höheren Stufenseitenfläche 18h über eine Zwischenfläche 34 verbunden ist. Die Stufenseitenflächen 18t, 18h sind senkrecht zu der Substratebene angeordnet, während die Zwischenfläche 34 vorzugsweise parallel zu der Substratebene verläuft. In den Eck- bzw. Kantenbereichen, welche durch die tiefere Bereichsoberfläche 14 und die tiefere Stufenseitenfläche 18t sowie die Zwischenfläche 34 und die höhere Stufenseitenfläche 18h gebildet werden, sind jeweils Trapping-Schichten 28t, 28h angeordnet. Die Trapping-Schichten 28t, 28h sind durch eine Gateoxidschicht 26 von dem Kanalbereich beabstandet, welcher in der Halbleiterschicht p-well angeordnet ist.
  • Jedem Kanalbereich sind bei der in 1(b) dargestellten Ausführungsform zwei Trapping-Schichten 28t, 28h zugeordnet, so daß jeder Speichertransistor zwei "Bit" speichern kann. Das Programmieren und Lesen erfolgt hierbei analog zu NROMs und ist ausführlich in den eingangs genannten Veröffentlichungen von Eitan et al. beschrieben. Die Gateelektrode 32 erstreckt sich über die tiefere 28t und die höhere 28h Trapping-Schicht, wobei sie zwischen den Trapping-Schichten 28t, 28h bereichsweise unmittelbar an das Gateoxid 26 angrenzt. Sowohl die Gateelektrode 32 als auch die Trapping-Schichten 28t, 28h werden vorzugsweise durch eine Spacerätzung strukturiert.
  • 1(c) zeigt im schematischen Querschnitt eine dritte Ausführungsform einer Speicherzelle eines erfindungsgemäßen Halbleiterspeichers. Die Speicherzelle ähnelt stark der anhand von 1(a) beschriebenen Ausführungsvariante. Unterschiedlich ist lediglich die Ausbildung der tieferen Kontaktbereiche 22, 24, welche sich bei der in 1(c) dargestellten Ausführungsform bis zu der Stufenseitenfläche 18 erstrecken. Simulationen haben gezeigt, daß der sich bei einer derartigen Anordnung des tieferen Kontaktbereichs 22 einstellende Feldlinienverlauf zu einer besonders effizienten Injektion von Ladungsträgern in die Trapping-Schicht 28 führt.
  • Anhand von 2 wird nachfolgend ein bevorzugtes Herstellungsverfahren für einen erfindungsgemäßen Halbleiterspeicher beschrieben. Bis auf das Dotierprofil ähnelt das fertige Verfahrenserzeugnis der in Zusammenhang mit 1(a) beschriebenen ersten Ausführungsvariante. In das vorbereitete Substrat p-sub mit der Halbleiterschicht (Wanne) p-well wird durch einen Lithographie- und nachfolgenden Ätzschritt eine Mesa geätzt. Hierdurch wird ein tieferer Halbleiterbereich 10 und ein in Substratnormalenrichtung höher gelegener höherer Halbleiterbereich 12 erzeugt. Der Abstand in Substratnormalenrichtung von dem Substrat p-sub zu der höheren Bereichsoberfläche 16 ist somit größer als der entsprechende Abstand zu der tieferen Bereichsoberfläche 14 (2(a)). Nachfolgend wird die Gateoxidschicht 26 durch Oxidierung der Halbleiterschicht erstellt und eine geeignete Trapping-Schicht 28, beispielsweise eine Siliziumnitridschicht, wird abgeschieden (ON- Schichterstellung; 2(b)). 2(c) zeigt das Zwischenstadium der Speicherzelle nach der Rückätzung des Schichtstapels, welcher aus der Trapping-Schicht 28 und der Gateoxidschicht 26 bestand. Die Rückätzung wird vorzugsweise als sogenannte Spacerätzung ausgeführt, so daß ein "Spacer-Rest" an der Mesakante zurückbleibt, welcher später die Trapping-Schichten 28 der Speichertransistoren ergibt (local trapping regions). Nachfolgend wird eine zweite Oxidschicht aufgebracht, welche die freiliegende Oberfläche der Trapping-Schichten 28 sowie des tieferen und des höheren Halbleiterbereichs 10, 12 bedeckt. Durch die zweite Oxidschicht wird die Steueroxidschicht 30 und die Gateoxidschicht 26 in einem Bereich gebildet, welche später an die Gateelektrode 32 angrenzen (2(d)).
  • Nachfolgend wird ein Lithographieschritt zur Definition der Gateelektrode 32 sowie eine selbstjustierende Spacerätzung der Poly-Silizium-Schicht 32 durchgeführt, um die spacerartig ausgebildeten Gateelektroden 32 zu erstellen (2(e)). Im Anschluß werden die Kontaktbereiche 22, 24 mittels Ionenimplantation gebildet. Optional kann eine LDD-Implantation mit entsprechender Lithographie oder alternativ eine Neigewinkel-Implantation unter 45° durchgeführt werden (nicht dargestellt). Die Herstellung der tieferen Kontaktbereiche 22, 24 sowie des höheren Kontaktbereichs 20 erfolgt durch HDD-Implantation und Silizidierung der Kontaktbereiche. In diesem Stadium ist die Vorrichtung in 2(f) dargestellt. Anschließend erfolgen herkömmliche Backend-CMOS-Prozesse, nämlich ein Passivierungsschritt mittels TEOS bzw. BPSG oder alternative ILD (2(g) sowie eine Kontaktlochätzung und Metallisierung zum elektrischen Kontaktieren der Kontaktbereiche (2(h)).
    • p-sub
    Substrat
    p-well
    Halbleiterschicht
    10
    tieferer Halbleiterbereich
    12
    höherer Halbleiterbereich
    14
    tiefere Bereichsoberfläche
    16
    höhere Bereichsoberfläche
    18
    Stufenseitenfläche
    20
    höherer Kontaktbereich (Sourcekontakt des Speichertransistors)
    22
    tieferer Kontaktbereich (Drainkontakt des Speichertransistors)
    24
    tieferer Kontaktbereich (Drainkontakt des Speichertransistors)
    26
    Gateoxidschicht
    28
    Trapping-Schicht
    28t
    tiefere Trapping-Schicht
    28h
    höhere Trapping-Schicht
    30
    Steueroxidschicht
    32
    Gateelektrode
    34
    Zwischenfläche

Claims (13)

  1. Halbleiterspeicher mit einer Vielzahl von Speicherzellen, wobei jede der Speicherzellen umfaßt: – eine auf einem Substrat (p-sub) angeordnete Halbleiterschicht (p-well), deren Halbleiteroberfläche zumindest eine Stufe zwischen einem tieferen Halbleiterbereich (10) und einem in Substratnormalenrichtung höheren Halbleiterbereich (12) aufweist; – zumindest einen in dem tieferen Halbleiterbereich (10) ausgebildeten leitfähig dotierten tieferen Kontaktbereich (22, 24) und einen in dem höheren Halbleiterbereich (12) ausgebildeten leitfähig dotierten höheren Kontaktbereich (20), – zumindest einen Kanalbereich, welcher sich in der Halbleiterschicht (p-well) zwischen dem tieferen Kontaktbereich (22, 24) und dem höheren Kontaktbereich (20) erstreckt; – zumindest eine zum Einfangen und Abgeben von Ladungsträgern ausgelegte elektrisch isolierende Trapping-Schicht (28), welche an einer an den Kanalbereich angrenzenden Gateoxidschicht (26) angeordnet ist; und – zumindest eine Gateelektrode (32) zur Steuerung der elektrischen Leitfähigkeit des Kanalbereichs, wobei die Gateelektrode (32) bereichsweise an eine an der Trapping-Schicht (28) angeordnete Steueroxidschicht (30) und bereichsweise an die an dem Kanalbereich angeordnete Gateoxidschicht (26) angrenzt.
  2. Halbleiterspeicher nach Anspruch 1, wobei Bereichsoberflächen (14, 16) des tieferen Halbleiterbereichs (10) und des hö heren Halbleiterbereichs (12) im wesentlichen parallel zu der Substratebene (p-sub) verlaufen.
  3. Halbleiterspeicher nach Anspruch 2, wobei die Bereichsoberfläche (16) des höheren Halbleiterbereichs (12) eine Oberfläche des höheren Kontaktbereichs (20) bildet.
  4. Halbleiterspeicher nach einem der vorangegangenen Ansprüche, wobei jede der Speicherzellen eine Vielzahl tieferer Kontaktbereiche (22, 24) und einen höheren Kontaktbereich (20) umfaßt und sich zwischen jedem der tieferen Kontaktbereiche (22, 24) und dem höheren Kontaktbereich (20) ein Kanalbereich erstreckt.
  5. Halbleiterspeicher nach Anspruch 4, wobei der höhere Halbleiterbereich (12) in einem parallel zur Substratebene (p-sub) verlaufenden Schnitt eine im wesentlichen rechteckige Gestalt mit vier Seitenkanten aufweist und jeder der Seitenkanten genau einer der tieferen Kontaktbereiche (22, 24) zugeordnet ist.
  6. Halbleiterspeicher nach einem der vorangegangenen Ansprüche, wobei Bereichsoberflächen (14, 16) des tieferen Halbleiterbereichs (10) und des höheren Halbleiterbereichs (12) durch eine Stufenseitenfläche (18) der Stufe verbunden sind, welche im wesentlichen senkrecht zu der Substratebene (p-sub) verläuft.
  7. Halbleiterspeicher nach Anspruch 6, wobei die Trapping-Schicht (28) durch die Gateoxidschicht (26) von der Stufenseitenfläche (18) und der Bereichsoberfläche (14) des tieferen Halbleiterbereichs (10) beabstandet ist.
  8. Halbleiterspeicher nach einem der Ansprüche 1 bis 5, wobei Bereichsoberflächen (14, 16) des tieferen Halbleiterbereichs (10) und des höheren Halbleiterbereichs (12) durch eine tiefere Stufenseitenfläche (18t), eine höhere Stufenseitenfläche (18h) und eine sich zwischen den Stufenseitenflächen (18t, 18h) erstreckende Zwischenfläche (34) miteinander verbunden sind.
  9. Halbleiterspeicher nach Anspruch 8, wobei jedem der Kanalbereiche eine tiefere Trapping-Schicht (28t) und eine höhere Trapping-Schicht (28h) der Trapping-Schichten (28) zugeordnet ist, wobei die tiefere Trapping-Schicht (28t) durch die Gateoxidschicht (26) von der tieferen Stufenseitenfläche (18t) und der Bereichsoberfläche (14) des tieferen Halbleiterbereichs (10) und die höhere Trapping-Schicht (28h) durch die Gateoxidschicht (26) von der höheren Stufenseitenfläche (18h) und der Zwischenfläche (34) beabstandet ist.
  10. Halbleiterspeicher nach einem der vorangegangenen Ansprüche, wobei sich der tiefere Kontaktbereich (22) bis an eine Stufenseitenfläche (18) der Stufe erstreckt.
  11. Halbleiterspeicher nach einem der vorangegangenen Ansprüche, wobei die Trapping-Schicht (28) aus Siliziumnitrid besteht.
  12. Verfahren zur Herstellung eines Halbleiterspeichers gemäß einem der vorangegangenen Ansprüche, wobei das Verfahren folgende Schritte umfaßt: – Bereitstellen des Substrats (p-sub), auf welchem die Halbleiterschicht (p-well) angeordnet ist; – Strukturieren der Halbleiterschicht (p-well) zur Ausbildung des tieferen Halbleiterbereichs (10) und des in Substratnormalenrichtung höheren Halbleiterbereichs (12), zwischen welchen die Stufe angeordnet ist; – Ausbilden einer ersten Oxidschicht zumindest an einer Stufenseitenfläche (18) der Stufe und zumindest bereichsweise an einer Bereichsoberfläche (14) des tieferen Halbleiterbereichs (10); – Aufbringen einer Trapping-Schicht (28) auf die erste Oxidschicht; – Abtragen der Trapping-Schicht (28) und der ersten Oxidschicht bis auf einen an die Bereichsoberfläche (14) des tieferen Halbleiterbereichs (10) und an die Stufenseitenfläche (18) angrenzenden Schichtstapel; – Aufbringen einer zweiten Oxidschicht zumindest bereichsweise an die Bereichsoberfläche (14) des tieferen Halbleiterbereichs (10), die Trapping-Schicht (28) und die Stufenseitenfläche (18); – Aufbringen der Gateelektrode (32) auf die zweite Oxidschicht; und – zumindest bereichsweises Dotieren des tieferen Halbleiterbereichs (10) und des höheren Halbleiterbereichs (12) zur Bildung des tieferen Kontaktbereichs (22, 24) und des höheren Kontaktbereichs (20).
  13. Verfahren nach Anspruch 12, wobei der Schritt des Abtragens der Trapping-Schicht (28) und der ersten Oxidschicht mittels eines Spacerätzschritts erfolgt.
DE10241172A 2002-09-05 2002-09-05 Halbleiterspeicher mit vertikalen Speichertransistoren und Verfahren zu dessen Herstellung Expired - Fee Related DE10241172B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10241172A DE10241172B4 (de) 2002-09-05 2002-09-05 Halbleiterspeicher mit vertikalen Speichertransistoren und Verfahren zu dessen Herstellung
AU2003267005A AU2003267005A1 (en) 2002-09-05 2003-08-21 Semiconductor memory with vertical memory transistors and method for production thereof
EP03747922A EP1535345A1 (de) 2002-09-05 2003-08-21 Halbleiterspeicher mit vertikalen speichertransistoren und verfahren zu dessen herstellung
PCT/EP2003/009295 WO2004023562A1 (de) 2002-09-05 2003-08-21 Halbleiterspeicher mit vertikalen speichertransistoren und verfahren zu dessen herstellung
TW092123330A TWI239639B (en) 2002-09-05 2003-08-25 Semiconductor memory with vertical memory transistors and method for fabricating it
US11/073,205 US7265413B2 (en) 2002-09-05 2005-03-05 Semiconductor memory with vertical memory transistors and method for fabricating it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10241172A DE10241172B4 (de) 2002-09-05 2002-09-05 Halbleiterspeicher mit vertikalen Speichertransistoren und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE10241172A1 DE10241172A1 (de) 2004-03-18
DE10241172B4 true DE10241172B4 (de) 2008-01-10

Family

ID=31724386

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10241172A Expired - Fee Related DE10241172B4 (de) 2002-09-05 2002-09-05 Halbleiterspeicher mit vertikalen Speichertransistoren und Verfahren zu dessen Herstellung

Country Status (6)

Country Link
US (1) US7265413B2 (de)
EP (1) EP1535345A1 (de)
AU (1) AU2003267005A1 (de)
DE (1) DE10241172B4 (de)
TW (1) TWI239639B (de)
WO (1) WO2004023562A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268418A (ja) 2004-03-17 2005-09-29 Fujio Masuoka 半導体記憶装置及びその製造方法
US7880232B2 (en) 2006-11-01 2011-02-01 Micron Technology, Inc. Processes and apparatus having a semiconductor fin
US8866214B2 (en) * 2011-10-12 2014-10-21 International Business Machines Corporation Vertical transistor having an asymmetric gate

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414287A (en) * 1994-04-25 1995-05-09 United Microelectronics Corporation Process for high density split-gate memory cell for flash or EPROM
JPH07235649A (ja) * 1994-02-25 1995-09-05 Toshiba Corp 不揮発性半導体記憶装置の製造方法
WO1998006139A1 (de) * 1996-08-01 1998-02-12 Siemens Aktiengesellschaft Nichtflüchtige speicherzelle
EP0847091A2 (de) * 1996-12-06 1998-06-10 Halo Lsi Design and Device Technology Inc. EEPROM-und NVRAM-Niederspannungstransistoren und Verfahren zur Herstellung
WO1999007000A2 (en) * 1997-08-01 1999-02-11 Saifun Semiconductors Ltd. Two bit eeprom using asymmetrical charge trapping
US6157060A (en) * 1996-01-05 2000-12-05 Siemens Aktiengesellschaft High density integrated semiconductor memory and method for producing the memory
EP1341239A1 (de) * 2002-02-27 2003-09-03 Infineon Technologies AG Ladungsabfangtransistor
WO2004001856A1 (en) * 2002-06-21 2003-12-31 Micron Technology, Inc. Vertical nrom

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379255A (en) * 1992-12-14 1995-01-03 Texas Instruments Incorporated Three dimensional famos memory devices and methods of fabricating
JPH08162547A (ja) * 1994-11-30 1996-06-21 Toshiba Corp 半導体記憶装置
DE19600423C2 (de) * 1996-01-08 2001-07-05 Siemens Ag Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung
US6204529B1 (en) * 1999-08-27 2001-03-20 Hsing Lan Lung 8 bit per cell non-volatile semiconductor memory structure utilizing trench technology and dielectric floating gate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235649A (ja) * 1994-02-25 1995-09-05 Toshiba Corp 不揮発性半導体記憶装置の製造方法
US5414287A (en) * 1994-04-25 1995-05-09 United Microelectronics Corporation Process for high density split-gate memory cell for flash or EPROM
US6157060A (en) * 1996-01-05 2000-12-05 Siemens Aktiengesellschaft High density integrated semiconductor memory and method for producing the memory
WO1998006139A1 (de) * 1996-08-01 1998-02-12 Siemens Aktiengesellschaft Nichtflüchtige speicherzelle
EP0847091A2 (de) * 1996-12-06 1998-06-10 Halo Lsi Design and Device Technology Inc. EEPROM-und NVRAM-Niederspannungstransistoren und Verfahren zur Herstellung
WO1999007000A2 (en) * 1997-08-01 1999-02-11 Saifun Semiconductors Ltd. Two bit eeprom using asymmetrical charge trapping
EP1341239A1 (de) * 2002-02-27 2003-09-03 Infineon Technologies AG Ladungsabfangtransistor
WO2004001856A1 (en) * 2002-06-21 2003-12-31 Micron Technology, Inc. Vertical nrom

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
EITAN, B. et al.: "NROM: A Novel Localized Trapp- ing, 2-Bit Nonvolatile Memory Cell". In: IEEE Electron Device Letters, Vol. 21, No. 11, Nov. 2000, S. 543-545
EITAN, B. et al.: "NROM: A Novel Localized Trapping, 2-Bit Nonvolatile Memory Cell". In: IEEE Electron Device Letters, Vol. 21, No. 11, Nov. 2000, S. 543-545 *

Also Published As

Publication number Publication date
EP1535345A1 (de) 2005-06-01
DE10241172A1 (de) 2004-03-18
TWI239639B (en) 2005-09-11
WO2004023562A1 (de) 2004-03-18
US20050199942A1 (en) 2005-09-15
US7265413B2 (en) 2007-09-04
TW200405558A (en) 2004-04-01
AU2003267005A1 (en) 2004-03-29

Similar Documents

Publication Publication Date Title
DE102004060171B4 (de) Charge-trapping-Speicherzelle und deren Herstellungsverfahren
DE10129958B4 (de) Speicherzellenanordnung und Herstellungsverfahren
DE10036911C2 (de) Verfahren zur Herstellung einer Multi-Bit-Speicherzelle
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE10328577B4 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
DE112004001922B4 (de) Flash-Architektur mit abgesenktem Kanal für geringere Kurzkanaleffekte
DE112006000651B4 (de) Vertikale Speichervorrichtung und Verfahren
DE10039441A1 (de) Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren
DE102004006505B4 (de) Charge-Trapping-Speicherzelle und Herstellungsverfahren
DE112017006252T5 (de) Split-Gate-Flashzelle, die auf ausgeschnittenem Substrat geformt ist
EP1535335B1 (de) Halbleiterspeicher mit vertikalen speichertransistoren in einer zellenfeldanordnung mit 1 - 2f² - zellen
DE10221884A1 (de) Verfahren zum Herstellen einer Schicht-Anordnung, Schicht-Anordnung und Speicher-Anordnung
EP1704595A2 (de) Steg-feldeffekttransistor-speicherzellen-anordnung und herstellungsverfahren
EP1518277B1 (de) Verfahren zur herstellung eines nrom-speicherzellenfeldes
EP1514304B1 (de) Verfahren zur herstellung einer nrom-speicherzellenanordnung
DE10241172B4 (de) Halbleiterspeicher mit vertikalen Speichertransistoren und Verfahren zu dessen Herstellung
EP1341239B1 (de) Ladungsabfangtransistor
DE102004050927B4 (de) Nichtflüchtiges Halbleiterspeicherbauelement
DE102006019122B4 (de) Verfahren zur Herstellung einer integrierten Speichervorrichtung mit vergrabenen Bitleitungen und integrierte Speichervorrichtung mit vergrabenen Bitleitungen
DE102004052910B4 (de) Verfahren zur Herstellung von Charge-Trapping-Speicherzellen
DE102006023439B4 (de) Halbleiterspeicherbauelement und Herstellungsverfahren für das Halbleiterspeicherbauelement
DE10240429A1 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einer Mehrzahl von Gate-Stapeln auf einem Halbleitersubstrat und entsprechende Halbleiterstruktur
DE112021006575T5 (de) Vertikaler wimpy-feldeffekttransistor mit dipol-linern
DE102023101180A1 (de) Ferroelektrische speichervorrichtung und verfahren zu deren herstellung
DE112013005967T5 (de) Verwendung von Entfernbarer Gateabdeckung zur Bildung von Transistoren und Splitgate-Ladungseinfang-Speicherzellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8181 Inventor (new situation)

Inventor name: SCHULZ, THOMAS, 81737 MUENCHEN, DE

Inventor name: HOFMANN, FRANZ, 80995 MUENCHEN, DE

Inventor name: SPECHT, MICHAEL, 80799 MUENCHEN, DE

Inventor name: LANDGRAF, ERHARD, 81543 MUENCHEN, DE

Inventor name: LUYKEN, R. JOHANNES, 81825 MUENCHEN, DE

8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee