DE112021006575T5 - Vertikaler wimpy-feldeffekttransistor mit dipol-linern - Google Patents

Vertikaler wimpy-feldeffekttransistor mit dipol-linern Download PDF

Info

Publication number
DE112021006575T5
DE112021006575T5 DE112021006575.0T DE112021006575T DE112021006575T5 DE 112021006575 T5 DE112021006575 T5 DE 112021006575T5 DE 112021006575 T DE112021006575 T DE 112021006575T DE 112021006575 T5 DE112021006575 T5 DE 112021006575T5
Authority
DE
Germany
Prior art keywords
layer
spacer
drain region
source
dipole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021006575.0T
Other languages
English (en)
Inventor
Alexander Reznicek
Xin Miao
ChoongHyun Lee
Jingyun Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112021006575T5 publication Critical patent/DE112021006575T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors

Abstract

Eine Halbleiterstruktur kann einen unteren Source-Drain-Bereich, einen oberen Source-Drain-Bereich und einen Gate-Stapel aufweisen. Der obere Source-Drain-Bereich befindet sich oberhalb des Gate-Stapels und der untere Source-Drain-Bereich unterhalb des Gate-Stapels. Die Halbleiterstruktur kann außerdem einen unteren Abstandshalter und einen oberen Abstandshalter aufweisen. Der Gate-Stapel befindet sich zwischen dem unteren Abstandshalter und dem oberen Abstandshalter. Der untere Abstandshalter und der obere Abstandshalter weisen jeweils einen Dipol-Liner auf. Der Dipol-Liner weist eine erste und eine zweite Schicht auf. Die zweite Schicht kann in direktem Kontakt mit der ersten Schicht stehen. Die zweite Schicht kann aus einem anderen Material als die erste Schicht hergestellt sein. Die erste Schicht kann aus Siliciumoxid hergestellt sein. Die zweite Schicht kann aus Siliciumnitrid oder Aluminiumoxid hergestellt sein. Die erste Schicht kann in direktem Kontakt mit dem Gate-Stapel, dem oberen Source-Drain-Bereich und dem unteren Source-Drain-Bereich stehen.

Description

  • HINTERGRUND
  • Die vorliegende Erfindung bezieht sich allgemein auf eine Halbleiterstruktur und ein Verfahren zu deren Herstellung. Insbesondere bezieht sich die vorliegende Erfindung auf eine Halbleiterstruktur, die einen vertikalen Wimpy-Feldeffekttransistor mit Dipol-Linern aufweist..
  • Bauelemente in unkritischen Leiterbahnen weisen vorzugsweise größere Schwellenspannungen auf als Standardbauelemente. Dies trägt dazu bei, die Leckraten niedrig zu halten, ohne die Leistung der Schaltung zu beeinträchtigen. Diese Bauelemente mit größeren Schwellenspannungen werden als „Wimpy“-Bauelemente (d. h. wenig Leistung verbrauchende Bauelemente) bezeichnet. Herkömmlicherweise werden Wimpy-Bauelemente mit größeren Gate-Längen hergestellt und weisen eine höhere Kanaldotierung auf als standardmäßige Bauelemente. Wimpy-Bauelemente in unkritischen Leiterbahnen senken die Leistungsaufnahme des Chips.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist eine Halbleiterstruktur bereitgestellt. Die Halbleiterstruktur kann einen unteren Source-Drain-Bereich, einen oberen Source-Drain-Bereich und einen Gate-Stapel umfassen. Der obere Source-Drain-Bereich befindet sich oberhalb des Gate-Stapels und der untere Source-Drain-Bereich unterhalb des Gate-Stapels. Die Halbleiterstruktur kann außerdem einen unteren Abstandshalter und einen oberen Abstandshalter umfassen. Der Gate-Stapel befindet sich zwischen dem unteren Abstandshalter und dem oberen Abstandshalter. Der untere Abstandshalter und der obere Abstandshalter umfassen jeweils einen Dipol-Liner. Der Dipol-Liner weist eine erste und eine zweite Schicht auf. Die zweite Schicht kann in direktem Kontakt mit der ersten Schicht stehen. Die zweite Schicht kann aus einem anderen Material als die erste Schicht hergestellt sein. Die erste Schicht kann aus Siliciumoxid hergestellt sein. Die zweite Schicht kann aus Siliciumnitrid oder Aluminiumoxid hergestellt sein. Die erste Schicht kann in direktem Kontakt mit dem Gate-Stapel, dem oberen Source-Drain-Bereich und dem unteren Source-Drain-Bereich stehen. Der untere Abstandshalter kann ein Dielektrikum umfassen. Das Dielektrikum kann in direktem Kontakt mit dem Dipol-Liner stehen.
  • Gemäß einer anderen Ausführungsform der vorliegenden Erfindung ist eine Halbleiterstruktur bereitgestellt. Die Halbleiterstruktur kann einen vertikalen Feldeffekttransistor mit einem oberen Source-Drain-Bereich, einem unteren Source-Drain-Bereich, einem unteren Abstandshalter, einem oberen Abstandshalter und einem Gate-Stapel umfassen. Der untere Source-Drain-Bereich ist durch den unteren Abstandshalter vom Gate-Stapel getrennt. Der untere Abstandshalter kann einen Dipol-Liner umfassen, der den unteren Source-Drain-Bereich berührt. Der obere Source-Drain-Bereich kann durch den oberen Abstandshalter vom Gate-Stapel getrennt sein. Der obere Abstandshalter kann den Dipol-Liner umfassen. Der Dipol-Liner kann den oberen Source-Drain-Bereich berühren. Der Dipol-Liner kann eine erste Schicht und eine zweite Schicht umfassen. Die zweite Schicht kann in direktem Kontakt mit der ersten Schicht stehen. Die zweite Schicht kann aus einem anderen Material als die erste Schicht hergestellt sein. Die erste Schicht kann aus Siliciumoxid hergestellt sein. Die zweite Schicht kann aus Siliciumnitrid oder Aluminiumoxid hergestellt sein. Die erste Schicht kann in direktem Kontakt mit dem Gate-Stapel, dem oberen Source-Drain-Bereich und dem unteren Source-Drain-Bereich stehen. Der untere Abstandshalter kann ein Dielektrikum umfassen. Das Dielektrikum kann in direktem Kontakt mit dem Dipol-Liner stehen.
  • Gemäß einer anderen Ausführungsform der vorliegenden Erfindung ist ein Verfahren bereitgestellt. Das Verfahren kann Folgendes umfassen: Bilden eines unteren Source-Drain-Bereichs auf einem Substrat, Bilden eines unteren Abstandshalters, wobei der untere Abstandshalter in direktem Kontakt mit dem unteren Source-Drain-Bereich stehen kann, wobei der untere Abstandshalter einen Dipol-Liner umfassen kann, Bilden eines Gate-Stapels über dem unteren Abstandshalter, Bilden eines oberen Abstandshalters über dem Gate-Stapel, wobei der obere Abstandshalter in direktem Kontakt mit dem Gate-Stapel stehen kann, wobei der obere Abstandshalter den Dipol-Liner umfassen kann, und Bilden eines oberen Source-Drain-Bereichs über dem oberen Abstandshalter. Der Dipol-Liner kann eine erste Schicht und eine zweite Schicht umfassen. Die zweite Schicht kann in direktem Kontakt mit der ersten Schicht stehen. Die zweite Schicht kann aus einem anderen Material als die erste Schicht hergestellt sein. Die erste Schicht kann in direktem Kontakt mit dem Gate-Stapel, dem oberen Source-Drain und dem unteren Source-Drain stehen. Die erste Schicht kann aus Siliciumoxid hergestellt sein. Die zweite Schicht kann aus Siliciumnitrid oder Aluminiumoxid hergestellt sein. Der untere Abstandshalter kann ein Dielektrikum umfassen. Das Dielektrikum kann in direktem Kontakt mit dem Dipol-Liner stehen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die folgende ausführliche Beschreibung, die als Beispiel dient und die Erfindung nicht allein darauf beschränken soll, ist am besten in Verbindung mit den beigefügten Zeichnungen zu verstehen, in denen:
    • 1 eine Querschnittsansicht zeigt, die das Bilden vertikaler Finnen auf einem Substrat gemäß einem Ausführungsbeispiel veranschaulicht,
    • 2 eine Querschnittsansicht zeigt, die das Bilden von Abstandshaltern entlang der vertikalen Seitenwände der Finnen gemäß einem Ausführungsbeispiel veranschaulicht,
    • 3 eine Querschnittsansicht zeigt, die das Abtragen des Substrats gemäß einem Ausführungsbeispiel veranschaulicht,
    • 4 eine Querschnittsansicht zeigt, die das Bilden eines unteren Source-Drain-Bereichs gemäß einem Ausführungsbeispiel veranschaulicht,
    • 5 eine Querschnittsansicht zeigt, die das Entfernen der Abstandshalter gemäß einem Ausführungsbeispiel veranschaulicht,
    • 6 eine Querschnittsansicht zeigt, die das Bilden eines unteren Abstandshalters mit einem zweischichtigen Dipol-Liner gemäß einem Ausführungsbeispiel veranschaulicht,
    • 7 eine Querschnittsansicht zeigt, die das Abscheiden eines Gate-Dielektrikums, eines Arbeitsfunktionsmetalls und eines Metall-Gates gemäß einem Ausführungsbeispiel veranschaulicht,
    • 8 eine Querschnittsansicht zeigt, die das Bilden eines oberen Abstandshalters mit einem zweischichtigen Dipol-Liner gemäß einem Ausführungsbeispiel veranschaulicht,
    • 9 eine Querschnittsansicht zeigt, die das Entfernen eines Teils des oberen Abstandshalters, des Metall-Gates und des unteren Abstandshalters und das Füllen der dadurch entstandenen Öffnung mit einem Zwischenschichtdielektrikum gemäß einem Ausführungsbeispiel veranschaulicht,
    • 10 eine Querschnittsansicht zeigt, die das Bilden eines oberen Source-Drain-Bereichs gemäß einem Ausführungsbeispiel veranschaulicht,
    • 11 eine Querschnittsansicht zeigt, die das Bilden des Zwischenschichtdielektrikums und von Kontakten gemäß einem Ausführungsbeispiel veranschaulicht, und
    • 12 eine Querschnittsansicht zeigt, die einen standardmäßigen vertikalen Feldeffekttransistor und einen vertikalen Wimpy-Feldeffekttransistor gemäß einem Ausführungsbeispiel veranschaulicht.
  • Die Zeichnungen sind nicht unbedingt maßstabsgetreu. Die Zeichnungen sind lediglich schematische Darstellungen, die nicht dazu bestimmt sind, bestimmte Parameter der Erfindung darzustellen. Die Zeichnungen sollen nur typische Ausführungsformen der Erfindung darstellen. In den Zeichnungen stehen gleiche Bezugszeichen für gleiche Elemente.
  • DETAILLIERTE BESCHREIBUNG
  • Es sind hierin detaillierte Ausführungsformen der beanspruchten Strukturen und Verfahren offenbart; es versteht sich jedoch, dass die offenbarten Ausführungsformen lediglich zur Veranschaulichung der beanspruchten Strukturen und Verfahren dienen, die in verschiedenen Formen ausgestaltet sein können. Die Erfindung kann jedoch in vielen verschiedenen Formen ausgestaltet werden und sollte nicht als auf die hierin dargelegte beispielhafte Ausführungsform beschränkt interpretiert werden. Vielmehr werden diese Ausführungsbeispiele bereitgestellt, damit diese Offenbarung gründlich und vollständig ist und dem Fachmann den Umfang der Erfindung vollständig vermittelt. In der Beschreibung können Einzelheiten bekannter Merkmale und Techniken weggelassen sein, um die vorgestellten Ausführungsformen nicht unnötig unklar werden zu lassen.
  • Für die Zwecke der nachstehenden Beschreibung beziehen sich die Begriffe „obere“, „untere, „rechts“, „links“, „vertikal“, „horizontal“, „oben“, „unten“ und Ableitungen davon auf die offenbarten Strukturen und Verfahren, wie sie in den Zeichnungen ausgerichtet sind. Begriffe wie „darüberliegend, „oben an“, „oben auf“, „auf positioniert“ oder „oben an positioniert“ bedeuten, dass ein erstes Element, z. B. eine erste Struktur, auf einem zweiten Element, z. B. einer zweiten Struktur, vorhanden ist, wobei zwischen dem ersten Element und dem zweiten Element Zwischenelemente, z. B. eine Schnittstellenstruktur, vorhanden sein können. Der Begriff „direkter Kontakt“ bedeutet, dass ein erstes Element, z. B. eine erste Struktur, und ein zweites Element, z. B. eine zweite Struktur, ohne zwischengeschaltete leitende, isolierende oder halbleitende Schichten an der Berührungsfläche der beiden Elemente verbunden sind.
  • Um die Darstellung von Ausführungsformen der vorliegenden Erfindung nicht unklar werden zu lassen, können in der folgenden detaillierten Beschreibung einige im Stand der Technik bekannte Verfahrensschritte oder Vorgänge zu Darstellungs- und Veranschaulichungszwecken zusammengefasst und in einigen Fällen nicht im Detail beschrieben worden sein. In anderen Fällen werden einige Verarbeitungsschritte oder Vorgänge, die im Stand der Technik bekannt sind, möglicherweise überhaupt nicht beschrieben. Es versteht sich, dass die folgende Beschreibung sich eher auf die besonderen Merkmale oder Elemente verschiedener Ausführungsformen der vorliegenden Erfindung konzentriert.
  • Ausführungsformen der vorliegenden Erfindung beziehen sich allgemein auf eine Halbleiterstruktur und ein Verfahren zu deren Herstellung. Insbesondere bezieht sich die vorliegende Erfindung auf eine Halbleiterstruktur, die einen vertikalen Wimpy-Feldeffekttransistor mit einem Dipol-Liner umfassen kann. Der vertikale Feldeffekttransistor wird im Folgenden als vertikaler Transistor bezeichnet.
  • Wimpy-Bauelemente können in unkritischen Leiterbahnen verwendet werden, um die Leistungsaufnahme des Chips zu senken. Herkömmlicherweise werden Wimpy-Bauelemente mit größeren Gate-Längen hergestellt und weisen eine höhere Kanaldotierung auf als standardmäßige Bauelemente. Bei lateralen Feldeffekttransistoren weisen Wimpy-Bauelemente eine um 3-4 nm längere Gate-Länge als nominale Bauelemente auf, was dazu führt, dass die Wimpy-Bauelemente eine um etwa 20 mV höhere Schwellenspannung aufweisen. Bei vertikalen Feldeffekttransistoren ist es jedoch schwierig, standardmäßige Bauelemente und Wimpy-Bauelemente mit unterschiedlichen Gate-Längen herzustellen. Die Herstellung von vertikalen Transistoren mit unterschiedlichen Gate-Längen nebeneinander führt zu topografischen Problemen, da der vertikale Wimpy-Transistor kürzer ist als der standardmäßige vertikale Transistor. Somit besteht ein Bedarf an einem Verfahren und einer Struktur zur Herstellung von vertikalen Wimpy-Transistoren, die leicht in den normalen Prozess des Datenflusses eingefügt werden können, um Wimpy- und standardmäßige vertikale Transistoren nebeneinander herzustellen.
  • Ausführungsformen der vorliegenden Erfindung schlagen ein Verfahren und eine Struktur zur Herstellung von vertikalen Wimpy-Transistoren vor, die Abstandsmaterialien mit Dipol-Linern aufweisen. Um einen vertikalen Wimpy-Transistor zu bilden, schlagen Ausführungsformen der vorliegenden Erfindung vor, einen zweischichtigen Dipol-Liner entlang des Kanals zu bilden, an dem sich der untere und der obere Abstandshalter befinden. Der zweischichtige Dipol-Liner wird zu einem Teil des entsprechenden unteren und oberen Abstandshalters. Die daraus resultierenden vertikalen Transistoren mit den Dipol-Linern sind aufgrund der größeren effektiven Gate-Länge und der geringeren Leckspannung Wimpy-Transistoren. Bei Ausführungsformen der vorliegenden Erfindung werden die Dipol-Liner verwendet, um das elektrische Feld im Bereich der Source-Drain-Bereiche der vertikalen Transistoren zu ändern und so die Schwellenspannung in einem kleinen Bereich zu ändern.
  • 1-14 zeigen eine beispielhafte Halbleiterstruktur, die einen vertikalen Wimpy-Transistor mit Dipol-Linern aufweist.
  • Unter nun folgender Bezugnahme auf 1 ist eine Struktur 100 gemäß einer Ausführungsform gezeigt. Die Struktur 100 kann ein Substrat 102, eine Hartmaskenkappe 104 und Finnen 200 umfassen. Das Substrat 102 kann ein oder mehrere Halbleitermaterialien umfassen. Nicht einschränkende Beispiele für geeignete Substrate 102 können Si (Silicium), gestrecktes Si, Ge (Germanium), SiGe (Silicium-Germanium), Si-Legierungen, Ge-Legierungen, III-V-Materialien (z. B. GaAs (Galliumarsenid), InAs (Indiumarsenid), InP (Indiumphosphid) oder Aluminiumarsenid (AlAs)), II-VI-Materialien (z. B. CdSe (Cadmiumselenid), CdS (Cadmiumsulfid), CdTe (Cadmiumtellurid), ZnO (Zinkoxid), ZnSe (Zinkselenid), ZnS (Zinksulfid) oder ZnTe (Zinktellurid)) oder eine beliebige Kombination davon umfassen. Bei einer Ausführungsform kann das Substrat 102 Silicium umfassen. Bei einer Ausführungsform ist das Substrat 102 ein Massenhalbleitersubstrat. Der Begriff „Massenhalbleitersubstrat“ bezeichnet ein Substrat, das vollständig aus einem oder mehreren Halbleitermaterialien besteht. Bei einem Beispiel besteht das Halbleitersubstrat vollständig aus Silicium.
  • Auf einer Oberseite des Substrats 102 kann eine Hartmaskenschicht (nicht gezeigt) abgeschieden sein. Die Hartmaskenschicht kann ein beliebiges Dielektrikum, wie z. B. Siliciumdioxid, Siliciumnitrid und/oder Siliciumoxynitrid, aufweisen. Bei einigen Ausführungsformen kann die Hartmaskenschicht durch ein herkömmliches Abscheidungsverfahren gebildet sein, wie z. B. durch chemische Gasphasenabscheidung, plasmaunterstützte chemische Gasphasenabscheidung, physikalische Gasphasenabscheidung oder Atomlagenabscheidung. Bei anderen Ausführungsformen kann die Hartmaskenschicht durch ein thermisches Wachstumsverfahren, wie z. B. thermische Oxidation, gebildet sein. Bei anderen Ausführungsformen kann die Hartmaskenschicht durch eine Kombination aus einem Abscheidungsverfahren und einem thermischen Wachstumsverfahren gebildet sein. Die Hartmaskenschicht kann eine Dicke von ungefähr 10 nm bis ungefähr 25 nm aufweisen. Andere Dicken für die Hartmaskenschicht sind möglich und können im Rahmen der vorliegenden Anmeldung verwendet werden.
  • Nach dem Bilden der Hartmaskenschicht auf der Oberseite des Substrats 102 werden die Hartmaskenschicht und das Substrat 102 mit einer Strukturierung versehen (nicht gezeigt). Das Strukturieren kann durch Lithographie und Ätzen erfolgen. Das Strukturieren der Hartmaskenschicht und des Substrats 102 führt zur Bildung der Hartmaskenkappe 104 und der Finnen 200. Der verbleibende, d. h. nicht geätzte Teil der Hartmaskenschicht, wird hierin als Hartmaskenkappe 104 bezeichnet. Die Finnen 200 umfassen jeweils ein Paar vertikale Seitenwände, die parallel oder im Wesentlichen parallel zueinander verlaufen. Es sind zwar zwei Finnen 200 beschrieben und veranschaulicht, dennoch kann eine einzelne Finne 200 oder eine Vielzahl von Finnen 200 gebildet werden. Jede Finne 200 kann eine vertikale Höhe von ungefähr 20 nm bis ungefähr 150 nm, eine Breite von 5 nm bis 30 nm und eine Länge von 20 nm bis 300 nm aufweisen. Andere vertikale Höhen und/oder Breiten und/oder Längen, die kleiner oder größer als die hierin genannten Bereiche sind, können bei der vorliegenden Anmeldung ebenfalls verwendet werden.
  • Unter nun folgender Bezugnahme auf 2 ist die Struktur 100 mit einem seitlichen Abstandshalter 106 gemäß einer Ausführungsform gezeigt. Eine Abstandshalterschicht (nicht gezeigt) wird zunächst auf den Oberseiten des Substrats 102 und der Hartmaskenkappe 104 sowie auf den Seitenwänden der Finnen 200 und den Seitenwänden der Hartmaskenkappe 104 konform abgeschieden. Die Abstandshalterschicht kann ein isolierendes Material umfassen, wie z. B. Siliciumdioxid, Siliciumnitrid, SiOCN oder SiBCN. Andere, nicht einschränkende Beispiele für Materialien für die Abstandshalterschicht können dielektrische Oxide (z. B. Siliciumoxid), dielektrische Nitride (z. B. Siliciumnitrid), dielektrische Oxynitride oder eine beliebige Kombination davon umfassen. Die Abstandshalterschicht kann durch ein Abscheidungsverfahren abgeschieden werden, z. B. durch Atomlagenabscheidung, chemische Gasphasenabscheidung oder physikalische Gasphasenabscheidung. Die Abstandshalterschicht kann jeweils eine Dicke von ungefähr 3 bis ungefähr 15 nm oder von ungefähr 5 bis ungefähr 8 nm aufweisen.
  • Nach der konformen Abscheidung wird die Abstandshalterschicht dann rückgeätzt, um Seitenwandabstandshalter 106 zu bilden. Zum Bilden der Seitenwandabstandshalter 106 kann die Abstandshalterschicht auf eine solche Weise durch ein Trockenätzverfahren, z. B. ein reaktives Ionenätzverfahren, geätzt werden, dass die Abstandshalterschicht auf den Seitenwänden der Hartmaskenkappe 104 und den Seitenwänden der Finnen 200 verbleibt, aber von der Oberseite des Substrats 102 und der Oberseite der Hartmaskenkappe 104 entfernt wird. Die Seitenwandabstandshalter 106 sind entlang der Seitenwände der Finnen 200 und der Seitenwände der Hartmaskenkappe 104 angeordnet. Die Seitenwandabstandshalter 106 schützen die Seitenwände der Finnen 200 vor Beschädigungen bei nachfolgenden Fertigungsprozessen.
  • Unter nun folgender Bezugnahme auf 3 ist die Struktur 100 mit dem Substrat 102 gemäß einer Ausführungsform weiter abgetragen gezeigt. Sobald die Seitenwandabstandshalter 106 gebildet sind, kann ein weiteres Ätzverfahren, das für die Seitenwandabstandshalter 106 oder die Hartmaskenkappe 104 selektiv ist (das diese nicht wesentlich entfernt), verwendet werden, um das Substrat 102 weiter abzutragen. Das Ätzverfahren kann z. B. ein trockenes anisotropes Ätzverfahren sein. Durch das Abtragen des Substrats 102 werden die Seitenwände des Substrats 102 direkt unter den Seitenwandabstandshaltern 106 freigelegt. Wenn die Seitenwandabstandshalter 106 während des Ätzverfahrens um die Finnen 200 herum angeordnet sind, entsteht verglichen mit der Breite der Finnen 200 selbst ein breiterer unterer Teil des Substrats 102, der sich direkt unter den Finnen 200 befindet.
  • Unter nun folgender Bezugnahme auf 4 ist die Struktur 100 mit einer Source-Drain-Epitaxie 108 und einem unteren Source-Drain-Bereich 110 gemäß einer Ausführungsform gezeigt. Sobald das Substrat 102 weiter rückgeätzt ist, um seine Seitenwände freizulegen, folgt das Aufwachsen der Source-Drain-Epitaxie 108 auf dem Substrat 102. Die Source-Drain-Epitaxie 108 kann zu einer solchen Dicke aufgewachsen werden, dass die Oberseite der Source-Drain-Epitaxie 108 im Wesentlichen bündig mit der Unterseite der Abstandshalter 106 ist. Die Source-Drain-Epitaxie 108 kann aus Silicium oder Silicium-Germanium hergestellt und in situ dotiert werden. Bei einer Ausführungsform kann die Source-Drain-Epitaxie 108 stark mit einem Dotierstoff dotiert sein, bei dem es sich um einen p-Dotierstoff (z. B. Bor oder Gallium) handeln kann. Bei einer alternativen Ausführungsform kann die Source-Drain-Epitaxie 108 stark mit einem Dotierstoff dotiert sein, bei dem es sich um einen n-Dotierstoff (z. B. Antimon, Arsen oder Phosphor) handeln kann.
  • Sobald die Source-Drain-Epitaxie 108 abgeschieden ist, wird die Struktur 100 einem Drive-in-Anneal-Prozess unterzogen, um einige der Dotierstoffe aus der Source-Drain-Epitaxie 108 auf einen Teil des Substrats 102 zu übertragen, der sich unter den Finnen 200 befindet. Durch das Übertragen einiger der Dotierstoffe aus der Source-Drain-Epitaxie 108 auf das Substrat 102 entsteht der untere Source-Drain-Bereich im Bereich des Kanals 111 und bildet den Übergang. Der untere Source-Drain-Bereich 110 ist das Substratmaterial, das mit einigen der p-Dotierstoffe dotiert ist, die aus der Source-Drain-Epitaxie 108 stammen. Der untere Source-Drain-Bereich 110 befindet sich seitlich angrenzend an die Source-Drain-Epitaxie 108. Sobald der untere Source-Drain-Bereich 110 gebildet ist, kann der verbleibende Teil des Substrats über dem unteren Source-Drain-Bereich 110 als Kanal 111 bezeichnet werden. Der Kanal 111 ist aus demselben Material wie das Substrat 102 hergestellt.
  • Bei einer Ausführungsform kann die Struktur 100 außerdem eine flache Grabenisolation (Shallow Trench Isolation, STI) (nicht gezeigt) zwischen den beiden Finnen 200 umfassen. Die STI kann auf viele Arten gebildet werden. Bei einer Ausführungsform können außerdem ein einzelnes Ätzverfahren oder mehrere Ätzverfahren durchgeführt werden, um zwischen den beiden Finnen 200 Teile der Source-Drain-Epitaxie 108 und des Substrats 102 zu entfernen. Der resultierende Graben (nicht veranschaulicht) kann sich von der Oberseite der Source-Drain-Epitaxie 108 durch einen Teil des Substrats 102 erstrecken. Der Graben wird dann mit einem Dielektrikum gefüllt, das die STI 136 bildet. Die STI 136 ist eine Art dielektrischer Stopfen, der die beiden Finnen 200 so voneinander trennt, dass der an eine Finne angelegte elektrische Strom keine Auswirkungen auf die zweite Finne hat. In der Regel erstreckt sich die STI 136 durch einen Teil des Substrats 102 bis zu einer Tiefe, die es ermöglicht, die beiden Finnen elektrisch zu trennen.
  • Unter nun folgender Bezugnahme auf 5 ist die Struktur 100 mit entfernten Seitenwandabstandshaltern 106 gemäß einer Ausführungsform gezeigt. Nachdem der untere Source-Drain-Bereich 110 gebildet ist, werden die Seitenwandabstandshalter 106 von den Seitenwänden der Finnen 200 entfernt, wodurch die Seitenwände der Finnen 200 freigelegt werden. Die Seitenwandabstandshalter 106 können mit einem Verfahren geätzt werden, das für die Hartmaskenkappe 104, das Substrat 102, die Source-Drain-Epitaxie 108 oder den unteren Source-Drain-Bereich 110 selektiv ist (diese nicht wesentlich entfernt).
  • Unter nun folgender Bezugnahme auf 6 ist die Struktur 100 mit einem unteren Abstandshalter 118 gemäß einer Ausführungsform gezeigt. Der untere Abstandshalter 118 kann eine erste Schicht 112, eine zweite Schicht 114 und ein Dielektrikum 116 umfassen. Die erste Schicht 112 kann aus einem Material wie z. B. Siliciumoxid hergestellt sein. Die zweite Schicht 114 kann aus verschiedenen Materialien hergestellt sein, je nachdem, ob es sich bei dem Wimpy-Bauelement um einen vertikalen p-Transistor oder einen vertikalen n-Transistor handelt. Bei vertikalen p-Transistoren kann die zweite Schicht 114 aus Siliciumnitrid hergestellt sein, während bei vertikalen n-Transistoren die zweite Schicht 114 aus Aluminiumoxid hergestellt sein kann. Die erste und die zweite Schicht 112, 114 können zusammen als zweischichtiger Dipol-Liner bezeichnet werden. Die erste Schicht 112 in Kombination mit der zweiten Schicht 114 ist notwendig, damit der zweischichtige Dipol-Liner funktioniert. Das Dielektrikum 116 kann aus einem dielektrischen Low-k-Material (mit k < 4,0) hergestellt sein, unter anderem aus Siliciumoxid.
  • Zur Bildung des unteren Abstandshalters 118 wird die erste Schicht 112 unter Verwendung bekannter Abscheidungstechniken konform auf die Oberseite der Struktur 100 abgeschieden. Die zweite Schicht 114 wird dann unter Verwendung bekannter Abscheidungstechniken auf die Oberseite der ersten Schicht 112 abgeschieden. Die erste und die zweite Schicht 112, 114 werden mit einer Dicke von 1-2 nm abgeschieden. Die Dicke der ersten und der zweiten Schicht 112, 114 kann sich auf das elektrische Feld und damit auf die Schwellenspannung auswirken. Je dicker der zweischichtige Dipol-Liner ist, desto größer ist somit der Bereich der Schwellenspannung. Eine Dicke von 1-2 nm kann die Schwellenspannung für den Bereich <50 mV modulieren. Sobald die erste und die zweite Schicht 112, 114 abgeschieden sind, wird das Dielektrikum 116 auf die Oberseite der zweiten Schicht 114 abgeschieden.
  • Ein Ätzverfahren, das für die erste und die zweite Schicht 112, 114 selektiv ist (diese nicht wesentlich entfernt), kann angewendet werden, um das Dielektrikum 116 von der Oberseite der Hartmaskenkappe 104 und den Seitenwänden der Finnen 200 zu entfernen. Bei dem Ätzverfahren kann es sich zum Beispiel um ein reaktives Ionenätzverfahren handeln. Mit einem weiteren Ätzverfahren können dann die erste und die zweite Schicht 112, 114 von der Oberseite der Hartmaskenkappe 104 und den Seitenwänden der Finnen 200 rückgeätzt werden. Die resultierende Struktur 100, wie sie in 6 veranschaulicht ist, weist den unteren Abstandshalter 118 auf, der entlang der oberen Oberseiten der Source-Drain-Epitaxie 108 und des unteren Source-Drain-Bereichs 110 ausgebildet ist.
  • In der Regel kann ein standardmäßiger vertikaler Transistor einen unteren Abstandshalter umfassen, der aus einem Low-k-Material, wie z. B. Siliciumoxid, hergestellt ist. Ausführungsformen der vorliegenden Erfindung offenbaren einen unteren Abstandshalter 118, der einen zweischichtigen Dipol-Liner und das Dielektrikum 116 aufweist, wobei das Dielektrikum 116 aus einem Low-k-Material hergestellt ist. Die Kombination des Dipol-Liners mit dem Dielektrikum 116 führt zu einem vertikalen Wimpy-Transistor, da die effektive Gate-Länge im Vergleich zur Gate-Länge eines standardmäßigen vertikalen Transistors größer ist. Bei einem vertikalen Wimpy-n-Transistor ist der Dipol-Liner aus Siliciumoxid (für die erste Schicht 112) und Aluminiumoxid (für die zweite Schicht 114) hergestellt und erzeugt eine negative Ladung in der Nähe der Finne 200. Bei einem vertikalen Wimpy-p-Transistor ist der Dipol-Liner aus Siliciumoxid (für die erste Schicht 112) und Siliciumnitrid (für die zweite Schicht 114) hergestellt und erzeugt eine positive Ladung in der Nähe der Finne 200.
  • Unter nun folgender Bezugnahme auf 7 ist die Struktur 100 mit einem Gate-Stapel 126 gemäß einer Ausführungsform gezeigt. Der Gate-Stapel 126 kann ein dielektrisches Gate-Material 120, ein Arbeitsfunktionsmetall und ein Metall-Gate 124 umfassen.
  • Sobald der untere Abstandshalter 118 gebildet ist, wird das dielektrische Gate-Material 120 konform auf die Oberseite der Struktur 100 abgeschieden. Das Arbeitsfunktionsmetall 122 wird dann konform auf die oberen Abschnitte des dielektrischeen Gate-Materials 120 abgeschieden. Das dielektrische Gate-Material 120 und das Arbeitsfunktionsmetall 122 sind auf dem unteren Abstandshalter 118, den Seitenwänden der Finnen 200 und den Hartmaskenkappen 104 angeordnet.
  • Das dielektrische Gate-Material 120 kann ein dielektrisches Material mit einer Dielektrizitätskonstante von größer als 3,9, 7,0 oder 10,0 sein. Nicht einschränkende Beispiele für geeignete Materialien für das dielektrische Gate-Material 120 umfassen Oxide, Nitride, Oxynitride, Silicate (z. B. Metallsilicate), Aluminate, Titanate, Nitride oder eine beliebige Kombination davon. Beispiele für High-k-Materialien (mit einer Dielektrizitätskonstante von größer als 7,0) umfassen unter anderem Metalloxide wie Hafniumoxid, Hafniumsiliciumoxid, Hafniumsiliciumoxynitrid, Lanthanoxid, Lanthanaluminiumoxid, Zirconiumoxid, Zirconiumsiliciumoxid, Zirconiumsiliciumoxynitrid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantaloxid und Blei-Zink-Niobat. Das High-k-Material kann ferner Dotierstoffe wie z. B. Lanthan und Aluminium umfassen.
  • Das dielektrische Gate-Material 120 trennt die Seitenwände der Finnen 200 von dem Arbeitsfunktionsmetall 122, wodurch der Leckstromeffekt verringert und gleichzeitig die Kapazität des Arbeitsfunktionsmetalls 122 erhöht wird. Die Schicht aus dielektrischem Gate-Material 120 kann durch geeignete Abscheidungsverfahren gebildet werden, z. B. durch chemische Gasphasenabscheidung, plasmaunterstützte chemische Gasphasenabscheidung, Atomlagenabscheidung, physikalische Gasphasenabscheidung, chemische Flüssigphasenabscheidung oder andere ähnliche Verfahren. Die Dicke des dielektrischen Gate-Materials 120 kann je nach Abscheidungsverfahren sowie Zusammensetzung und Anzahl der verwendeten dielektrischen High-k-Materialien variieren.
  • Das Arbeitsfunktionsmetall 122 kann über dem dielektrischen Gate-Material 120 angeordnet sein. Die Art des Arbeitsfunktionsmetalls 122 hängt vom Transistortyp ab. Nicht einschränkende Beispiele für geeignete Arbeitsfunktionsmetalle 122 umfassen p-Arbeitsfunktionsmetallmaterialien und n-Arbeitsfunktionsmetallmaterialien. P-Arbeitsfunktionsmaterialien umfassen Zusammensetzungen wie Ruthenium, Palladium, Platin, Cobalt, Nickel und leitfähige Metalloxide oder eine beliebige Kombination davon. N-Metallmaterialien umfassen Zusammensetzungen wie Hafnium, Zirconium, Titan, Tantal, Aluminium, Metallcarbide (z. B. Hafniumcarbid, Zirconiumcarbid, Titancarbid und Aluminiumcarbid), Aluminide oder eine beliebige Kombination davon. Das Arbeitsfunktionsmetall 122 kann durch ein geeignetes Abscheidungsverfahren abgeschieden werden, z. B. durch chemische Gasphasenabscheidung, plasmaunterstützte Gasphasenabscheidung, physikalische Gasphasenabscheidung, Beschichten, thermisches oder Elektronenstrahlverdampfen und Sputtern.
  • Sobald das dielektrische Gate-Material 120 und das Arbeitsfunktionsmetall 122 konform auf der Struktur 100 abgeschieden sind, wird die Struktur 100 mit einem Metall gefüllt, um das Metall-Gate 124 zu bilden. Die Struktur 100 wird auf eine solche Weise mit dem Metall gefüllt, dass die Oberseite des Metall-Gates 124 direkt unter der Oberseite der Finne 200 liegt. Das Metall-Gate 124 wird über dem dielektrischen Gate-Material 120 und dem Arbeitsfunktionsmetall 122 abgeschieden. Das Metall-Gate 124, das Arbeitsfunktionsmetall 122 und das dielektrische Gate-Material 120 können zusammen als Gate-Stapel 126 bezeichnet werden. Nicht einschränkende Beispiele für das Metall-Gate 124 können Aluminium (Al), Platin (Pt), Gold (Au), Wolfram (W), Titan (Ti) oder eine beliebige Kombination davon umfassen. Das leitfähige Metall kann durch ein geeignetes Abscheidungsverfahren abgeschieden werden, z. B. durch chemische Gasphasenabscheidung, plasmaunterstützte Gasphasenabscheidung, physikalische Gasphasenabscheidung, Beschichten, thermisches oder Elektronenstrahlverdampfen und Sputtern.
  • Unter weiterer Bezugnahme auf 7 wird, sobald das Metall-Gate 124 abgeschieden ist, die Struktur 100 einem Ätzverfahren unterzogen, um das dielektrische Gate-Material 120 und das Arbeitsfunktionsmetall 122 von der Oberseite und den Seitenwänden der Hartmaskenkappe 104 zu entfernen. Das Ätzverfahren kann selektiv für das Metall-Gate 124 sein (dieses nicht wesentlich entfernen). Bei dem Ätzverfahren kann es sich zum Beispiel um ein reaktives Ionenätzverfahren handeln. Nach Beendigung des Ätzverfahrens sind die Oberseiten des dielektrischen Gate-Materials 120 und des Arbeitsmetalls 122 im Wesentlichen bündig mit der Oberseite des Metall-Gates 124. Außerdem liegen die Oberseiten des dielektrischen Gate-Materials 120, des Arbeitsfunktionsmetalls 122 und des Metall-Gates 124 unterhalb der Oberseite der Finnen 200.
  • Unter nun folgender Bezugnahme auf 8 ist die Struktur 100 mit einem oberen Abstandshalter 128 gemäß einer Ausführungsform gezeigt. Der obere Abstandshalter 128 ist im Wesentlichen identisch mit dem unteren Abstandshalter 118 und weist die erste Schicht 112, die zweite Schicht 114 und das Dielektrikum 116 auf. Der obere Abstandshalter 128 kann gebildet werden, indem zunächst die erste Schicht 112 auf eine solche Weise konform auf die Oberseite der Struktur 100 abgeschieden wird, dass die erste Schicht 112 in direktem Kontakt mit dem dielektrischen Gate-Material 120, dem Arbeitsfunktionsmetall 122, dem Metall-Gate 124, den Finnen 200 und der Hartmaskenkappe 104 steht. Die zweite Schicht 114 wird dann unter Verwendung bekannter Abscheidungstechniken auf die Oberseite der ersten Schicht 112 abgeschieden. Die erste und die zweite Schicht 112, 114 werden mit einer Dicke von 1-2 nm abgeschieden. Sobald die erste und die zweite Schicht 112, 114 abgeschieden sind, wird das Dielektrikum 116 auf die Oberseite der zweiten Schicht 114 abgeschieden.
  • Der obere Abstandshalter 128 kann mit denselben Verfahren gebildet werden, die zur Bildung des unteren Abstandshalters 118 verwendet werden, wie hierin unter Bezugnahme auf 6 beschrieben. Die resultierende Struktur 100, wie sie in 8 veranschaulicht ist, umfasst den oberen Abstandshalter 128, der entlang der Oberseiten des dielektrischen Gate-Materials 120, des Arbeitsfunktionsmetalls 122 und des Metall-Gates 124 gebildet ist. Der obere Abstandshalter 128 befindet sich seitlich angrenzend an eine Grenzfläche, an der die Oberseiten der Finnen 200 in direktem Kontakt mit den Unterseiten der Hartmaskenkappen 104 stehen. Wie der untere Abstandshalter 118 umfasst auch der obere Abstandshalter 128 die erste Schicht 112, die zweite Schicht 114 und das Dielektrikum 116.
  • Unter nun folgender Bezugnahme auf 9 ist die Struktur 100 mit einem Zwischenschichtdielektrikum (interlayer dielectric, ILD) 130 gemäß einer Ausführungsform gezeigt. Die Struktur 100 wird einem Ätzverfahren unterzogen, bei dem ein Teil des oberen Abstandshalters 128, ein Teil des Metall-Gates 124, ein Teil des Arbeitsfunktionsmetalls 122, ein Teil des dielektrischen Gate-Materials 120 und ein Teil des unteren Abstandshalters 118 entfernt werden, um einen Graben zu bilden und die Oberseite der Source-Drain-Epitaxie 108 freizulegen. Eine Maske kann zunächst auf der freiliegenden Oberseite des oberen Abstandshalters 128 angeordnet und anschließend mit einer Strukturierung versehen werden. Die Strukturierung wird in den oberen Abstandshalter 128 übertragen, um einen Teil des oberen Abstandshalters 128 zu entfernen und eine Oberseite des Metall-Gates 124 freizulegen. Das gleiche Verfahren kann anschließend durchgeführt werden, um einen Teil des Metall-Gates 124, einen Teil des Arbeitsfunktionsmetalls 122, einen Teil des Gate-Dielektrikums 120 und einen Teil des unteren Abstandshalters 118 zu entfernen und die Oberseite der Source-Drain-Epitaxie 108 freizulegen.
  • Sobald ein Teil der Oberseite der Source-Drain-Epitaxie 108 freigelegt ist, wird das Zwischenschichtdielektrikum 130 auf eine solche Weise abgeschieden, dass die Oberseite des Zwischenschichtdielektrikums 130 im Wesentlichen bündig mit den Oberseiten des oberen Abstandshalters 128 ist. Das Zwischenschichtdielektrikum 130 kann z. B. aus einem dielektrischen Low-k-Material mit (mit k < 4,0) gebildet werden, unter anderem aus Siliciumoxid, Spin-on-Glas, fließfähigem Oxid, einem Plasmaoxid hoher Dichte, Borophosphosilicatglas (BPSG) oder einer beliebigen Kombination davon. Das Zwischenschichtdielektrikum 130 wird durch ein Abscheidungsverfahren abgeschieden, das unter anderem chemische Gasphasenabscheidung, physikalische Gasphasenabscheidung, plasmaunterstützte chemische Gasphasenabscheidung, Atomlagenabscheidung, Verdampfung, chemische Flüssigphasenabscheidung oder ähnliche Verfahren aufweist.
  • Unter nun folgender Bezugnahme auf 10 ist die Struktur 100 mit oberen Source-Drain-Bereichen 132 gemäß einer Ausführungsform gezeigt. Um die oberen Source-Drain-Bereiche 132 zu bilden, werden zunächst die in 1-9 veranschaulichten Hartmaskenkappen 104 entfernt. Die Hartmaskenkappen 104 können unter Verwendung eines beliebigen Materialentfernungsverfahrens entfernt werden, wie z. B. durch chemisch-mechanisches Polieren. Sobald die Hartmaskenkappen 104 entfernt und die Oberseiten der Finnen 200 freigelegt sind, werden die oberen Source-Drain-Bereiche 132 von den freigelegten Oberseiten der Finnen 200 epitaktisch aufgewachsen. Die oberen Source-Drain-Bereiche 132 sind der facettierte Epitaxie-Source-Drain-Bereich des vertikalen Transistors. Der facettierte obere Source-Drain-Bereich 132 wächst in Form von spitzen Kegeln, wobei sich die Spitzen des oberen Source-Drain-Bereichs 132 horizontal und vertikal von den Finnen 200 weg erstrecken. Die spitze Kegelform des oberen Source-Drain-Bereichs 132 verstärkt das elektrische Feld an der Spitze des Kegels.
  • Der obere Source-Drain-Bereich 132 kann mit Hilfe von epitaktischen Wachstumsverfahren, wie z. B. Molekularstrahlepitaxie, hergestellt werden. Andere Verfahren wie schnelle thermische chemische Gasphasenabscheidung, Niederenergie-Plasmaabscheidung, chemische Gasphasenabscheidung im Ultrahochvakuum oder chemische Gasphasenabscheidung bei Normaldruck können ebenfalls für zum Aufwachsen des oberen Source-Drain-Bereichs 132 verwendet werden. Die Temperatur für die epitaktische Abscheidung liegt in der Regel im Bereich von 450 °C bis 900 °C. Eine höhere Temperatur führt zwar in der Regel zu einer schnelleren Abscheidung, doch kann die schnellere Abscheidung zu Kristalldefekten und Rissen in der Schicht führen.
  • Unter nun folgender Bezugnahme auf 11 ist die Struktur 100 mit Kontakten 134 gemäß einer Ausführungsform gezeigt. Sobald die oberen Source-Drain-Bereiche 132 gebildet sind, wird die Struktur 100 mit dem Zwischenschichtdielektrikum 130 gefüllt, das die oberen Source-Drain-Bereiche 132 bedeckt. Anschließend werden Kontakte 134 gebildet. Die Kontakte 134 erstrecken sich durch das Zwischenschichtdielektrikum 130 zu den oberen Source-Drain-Bereichen 132 und sind in einem Graben gebildet. Um das Zwischenschichtdielektrikum 130 zu entfernen und die Kontaktgräben zu bilden, kann ein Resist, z. B. ein Fotoresist, abgeschieden und strukturiert werden. Ein Ätzverfahren, wie z. B. reaktives Ionenätzen, kann unter Verwendung des strukturierten Resists als Ätzmaske durchgeführt werden, um das Zwischenschichtdielektrikum 130 zu entfernen, bis die oberen Source-Drain-Bereiche 132 freigelegt sind. Die Kontaktgräben werden mit einem leitfähigen Material oder einer Kombination von leitfähigen Materialien gefüllt, um die Kontakte 134 zu bilden. Das leitfähige Material kann ein leitfähiges Metall sein, z. B. Aluminium (Al), Platin (Pt), Gold (Au), Wolfram (W), Titan (Ti) oder eine beliebige Kombination davon. Das leitfähige Material kann durch ein geeignetes Abscheidungsverfahren abgeschieden werden, z. B. durch chemische Gasphasenabscheidung, plasmaunterstützte Gasphasenabscheidung, physikalische Gasphasenabscheidung, Beschichten, thermisches Verdampfen, Elektronenstrahlverdampfen oder Sputtern. Ein Planarisierungsverfahren, z. B. eine chemisch-mechanische Planarisierung, wird durchgeführt, um jegliches leitfähige Material von der Oberfläche des Zwischenschichtdielektrikums 130 zu entfernen.
  • Die resultierende Struktur 100, wie sie in 11 veranschaulicht ist, weist zwei vertikale Wimpy-Transistoren auf. Obwohl zwei vertikale Wimpy-Transistoren veranschaulicht sind, sei darauf hingewiesen, dass bei Ausführungsformen der vorliegenden Erfindung das Bilden einer Vielzahl von vertikalen Wimpy-Transistoren auf einem einzigen Substrat-Wafer vorgesehen ist.
  • Jeder der vertikalen Transistoren, wie sie in 11 veranschaulicht sind, umfasst einen Dipol-Liner. Der Dipol-Liner ist aus der ersten und zweiten Schicht 112, 114 hergestellt. Neben dem Dipol-Liner weisen die vertikalen Transistoren außerdem das Dielektrikum 116 auf. Der Dipol-Liner und das Dielektrikum 116 bilden den unteren und den oberen Abstandshalter 118, 128. Außerdem entsteht durch die Kombination des Dipol-Liners mit dem Dielektrikum ein vertikaler Transistor, der aufgrund einer größeren effektiven Gate-Länge im Vergleich zur Gate-Länge eines standardmäßigen vertikalen Transistors ein Wimpy-Transistor ist. Die erste Schicht 112 des Dipol-Liners kann aus einem Material, wie z. B. Siliciumoxid, hergestellt sein. Das Gate-Dielektrikum 120 kann ebenfalls aus einem Oxidmaterial hergestellt sein. Ferner wirkt das Gate-Dielektrikum 120 als Barriere und trennt die Seitenwände der Finnen 200 von dem Arbeitsfunktionsmetall 122, wodurch der Leckstromeffekt verringert und gleichzeitig die Kapazität des Arbeitsfunktionsmetalls 122 erhöht wird. Da die erste Schicht 112 aus demselben Material wie das dielektrische Gate-Material 120 hergestellt sein kann, kann die erste Schicht 112 auch als Barriere wirken, wodurch der Leckstromeffekt verringert und die effektive Gate-Länge des vertikalen Transistors erhöht wird.
  • Unter nun folgender Bezugnahme auf 12 ist eine Struktur 300 mit einem standardmäßigen vertikalen Transistor und einem vertikalen Wimpy-Transistor gemäß einer Ausführungsform gezeigt. Der vertikale Wimpy-Transistor kann den Gate-Stapel 126 umfassen, der sich zwischen dem unteren und dem oberen Source-Drain-Bereich 108, 132 befindet. Der Gate-Stapel kann das dielektrische Gate-Material 120, das Arbeitsfunktionsmetall 122 und das Metall-Gate 124 umfassen. Ferner sind der untere und der obere Abstandshalter 108, 128 aus dem Dipol-Liner und dem Dielektrikum 116 hergestellt.
  • Der standardmäßige vertikale Transistor umfasst den Gate-Stapel 126, der aus dem dielektrischen Gate-Material 120, dem Arbeitsfunktionsmetall 122 und dem Metall-Gate 124 gebildet ist. Der standardmäßige vertikale Transistor umfasst außerdem den unteren und den oberen Source-Drain-Bereich 108, 132 sowie den unteren und den oberen Abstandshalter. Der untere und der obere Abstandshalter des standardmäßigen vertikalen Transistors sind jedoch nur aus dem Dielektrikum 116 hergestellt. Der untere und der obere Abstandshalter des standardmäßigen vertikalen Transistors umfassen keinen Dipol-Liner. Der standardmäßige vertikale Transistor ist also kein Wimpy-Transistor. Dennoch kann der standardmäßige vertikale Transistor Seite an Seite mit dem vertikalen Wimpy-Transistor hergestellt werden. Beispielsweise werden bei der Bildung des unteren und des oberen Abstandshalters die erste und die zweite Schicht 112, 144 sowie das Dielektrikum 116 abgeschieden, um den vertikalen Wimpy-Transistor zu bilden, während zur Bildung des standardmäßigen vertikalen Transistors nur das Dielektrikum 116 abgeschieden wird. Während der Abscheidung der ersten und der zweiten Schicht 112, 114 kann der standardmäßige vertikale Transistor mit Masken versehen werden, so dass die erste und die zweite Schicht 112, 114 nur auf die Struktur abgeschieden werden, die den vertikalen Wimpy-Transistor bilden würde. Darüber hinaus ist die tatsächliche physikalische Gate-Länge bei dem standardmäßigen vertikalen Transistor und bei dem vertikalen Wimpy-Transistor gleich. Allerdings ist die effektive Gate-Länge bei dem vertikalen Wimpy-Transistor wegen des Dipol-Liners größer als bei dem standardmäßigen vertikalen Transistor. Der Dipol-Liner wirkt sich auf das elektrische Feld im Bereich der Source-Drain-Bereiche der vertikalen Transistoren aus, wodurch eine Schwellenspannungsdifferenz entsteht.
  • Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung dienen der Veranschaulichung, erheben jedoch keinen Anspruch auf Vollständigkeit oder Beschränkung auf die offenbarten Ausführungsformen. Für den Durchschnittsfachmann sind viele Modifikationen und Variationen offensichtlich, ohne dass der Umfang der beschriebenen Ausführungsformen verlassen wird. Die hierin verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsform, die praktische Anwendung oder die technische Verbesserung gegenüber den auf dem Markt befindlichen Techniken bestmöglich zu erläutern oder um es anderen Durchschnittsfachleuten zu ermöglichen, die hierin offenbarten Ausführungsformen zu verstehen.

Claims (20)

  1. Halbleiterstruktur, umfassend: einen unteren Source-Drain-Bereich, einen oberen Source-Drain-Bereich, einen Gate-Stapel, wobei sich der obere Source-Drain-Bereich oberhalb des Gate-Stapels befindet und sich der untere Source-Drain-Bereich unterhalb des Gate-Stapels befindet, einen unteren Abstandshalter und einen oberen Abstandshalter, wobei sich der Gate-Stapel zwischen dem unteren Abstandshalter und dem oberen Abstandshalter befindet, wobei der untere Abstandshalter und der obere Abstandshalter jeweils einen Dipol-Liner aufweisen.
  2. Halbleiterstruktur nach Anspruch 1, wobei der Dipol-Liner aufweist: eine erste Schicht; und eine zweite Schicht, wobei die zweite Schicht in direktem Kontakt mit der ersten Schicht steht, wobei die zweite Schicht aus einem anderen Material als die erste Schicht hergestellt ist.
  3. Halbleiterstruktur nach Anspruch 2, wobei die erste Schicht aus Siliciumoxid hergestellt ist.
  4. Halbleiterstruktur nach Anspruch 2, wobei die zweite Schicht aus Siliciumnitrid hergestellt ist.
  5. Halbleiterstruktur nach Anspruch 2, wobei die zweite Schicht aus Aluminiumoxid hergestellt ist.
  6. Halbleiterstruktur nach Anspruch 2, wobei die erste Schicht in direktem Kontakt mit dem Gate-Stapel, dem oberen Source-Drain-Bereich und dem unteren Source-Drain-Bereich steht.
  7. Halbleiterstruktur nach Anspruch 1, wobei der untere Abstandshalter ein Dielektrikum aufweist, wobei das Dielektrikum in direktem Kontakt mit dem Dipol-Liner steht.
  8. Halbleiterstruktur, aufweisend: einen vertikalen Feldeffekttransistor, der einen oberen Source-Drain-Bereich, einen unteren Source-Drain-Bereich, einen unteren Abstandshalter, einen oberen Abstandshalter und einen Gate-Stapel aufweist, wobei der untere Source-Drain-Bereich durch den unteren Abstandshalter von dem Gate-Stapel getrennt ist, wobei der untere Abstandshalter einen Dipol-Liner aufweist, der den unteren Source-Drain-Bereich berührt.
  9. Halbleiterstruktur nach Anspruch 8, wobei der obere Source-Drain-Bereich durch den oberen Abstandshalter von dem Gate-Stapel getrennt ist, wobei der obere Abstandshalter den Dipol-Liner aufweist und der Dipol-Liner den oberen Source-Drain-Bereich berührt.
  10. Halbleiterstruktur nach Anspruch 8, wobei der Dipol-Liner aufweist: eine erste Schicht; und eine zweite Schicht, wobei die zweite Schicht in direktem Kontakt mit der ersten Schicht steht, wobei die zweite Schicht aus einem anderen Material als die erste Schicht hergestellt ist.
  11. Halbleiterstruktur nach Anspruch 10, wobei die erste Schicht aus Siliciumoxid hergestellt ist.
  12. Halbleiterstruktur nach Anspruch 10, wobei die zweite Schicht aus Siliciumnitrid hergestellt ist.
  13. Halbleiterstruktur nach Anspruch 10, wobei die zweite Schicht aus Aluminiumoxid hergestellt ist.
  14. Halbleiterstruktur nach Anspruch 8, wobei der untere Abstandshalter ein Dielektrikum aufweist, wobei das Dielektrikum in direktem Kontakt mit dem Dipol-Liner steht.
  15. Verfahren, aufweisend: Bilden eines unteren Source-Drain-Bereichs auf einem Substrat; Bilden eines unteren Abstandshalters, wobei der untere Abstandshalter in direktem Kontakt mit dem unteren Source-Drain-Bereich steht, wobei der untere Abstandshalter einen Dipol-Liner aufweist; Bilden eines Gate-Stapels über dem unteren Abstandshalter; Bilden eines oberen Abstandshalters über dem Gate-Stapel, wobei der obere Abstandshalter in direktem Kontakt mit dem Gate-Stapel steht, wobei der obere Abstandshalter den Dipol-Liner aufweist; und Bilden eines oberen Source-Drain-Bereichs oberhalb des oberen Abstandshalters.
  16. Verfahren nach Anspruch 15, wobei der Dipol-Liner aufweist: eine erste Schicht; und eine zweite Schicht, wobei die zweite Schicht in direktem Kontakt mit der ersten Schicht steht, wobei die zweite Schicht aus einem anderen Material als die erste Schicht hergestellt wird.
  17. Verfahren nach Anspruch 16, wobei die erste Schicht in direktem Kontakt mit dem Gate-Stapel, dem oberen Source-Drain-Bereich und dem unteren Source-Drain-Bereich steht.
  18. Verfahren nach Anspruch 16, wobei die erste Schicht aus Siliciumoxid hergestellt wird.
  19. Verfahren nach Anspruch 16, wobei die zweite Schicht aus Siliciumnitrid oder Aluminiumoxid hergestellt wird.
  20. Verfahren nach Anspruch 15, wobei der untere Abstandshalter ein Dielektrikum aufweist, wobei das Dielektrikum in direktem Kontakt mit dem Dipol-Liner steht.
DE112021006575.0T 2020-12-21 2021-11-12 Vertikaler wimpy-feldeffekttransistor mit dipol-linern Pending DE112021006575T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/128,257 2020-12-21
US17/128,257 US11404581B2 (en) 2020-12-21 2020-12-21 Wimpy vertical transport field effect transistor with dipole liners
PCT/CN2021/130347 WO2022134927A1 (en) 2020-12-21 2021-11-12 Wimpy vertical transport field effect transistor with dipole liners

Publications (1)

Publication Number Publication Date
DE112021006575T5 true DE112021006575T5 (de) 2023-10-05

Family

ID=82022431

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021006575.0T Pending DE112021006575T5 (de) 2020-12-21 2021-11-12 Vertikaler wimpy-feldeffekttransistor mit dipol-linern

Country Status (7)

Country Link
US (1) US11404581B2 (de)
JP (1) JP2023554462A (de)
KR (1) KR20230108287A (de)
CN (1) CN116670836A (de)
DE (1) DE112021006575T5 (de)
GB (1) GB2617021A (de)
WO (1) WO2022134927A1 (de)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19617646C2 (de) 1996-05-02 1998-07-09 Siemens Ag Speicherzellenanordnung und ein Verfahren zu deren Herstellung
KR101026484B1 (ko) 2007-12-20 2011-04-01 주식회사 하이닉스반도체 수직형 트랜지스터 및 그의 제조방법
US9698261B2 (en) 2014-06-30 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical device architecture
US9716155B2 (en) 2015-12-09 2017-07-25 International Business Machines Corporation Vertical field-effect-transistors having multiple threshold voltages
US9711618B1 (en) * 2016-03-31 2017-07-18 International Business Machines Corporation Fabrication of vertical field effect transistor structure with controlled gate length
US11018254B2 (en) 2016-03-31 2021-05-25 International Business Machines Corporation Fabrication of vertical fin transistor with multiple threshold voltages
US9799749B1 (en) 2016-08-18 2017-10-24 International Business Machines Corporation Vertical transport FET devices with uniform bottom spacer
US9773901B1 (en) 2016-10-26 2017-09-26 International Business Machines Corporation Bottom spacer formation for vertical transistor
US10283620B2 (en) * 2017-01-26 2019-05-07 International Business Machines Corporation Approach to control over-etching of bottom spacers in vertical fin field effect transistor devices
US10002791B1 (en) 2017-04-06 2018-06-19 International Business Machines Corporation Multi-layer work function metal gates with similar gate thickness to achieve multi-Vt for vFETS
US9960271B1 (en) 2017-04-18 2018-05-01 Globalfoundries Inc. Method of forming vertical field effect transistors with different threshold voltages and the resulting integrated circuit structure
US9991365B1 (en) 2017-04-26 2018-06-05 International Business Machines Corporation Forming vertical transport field effect transistors with uniform bottom spacer thickness
US10312151B1 (en) * 2017-11-20 2019-06-04 International Business Machines Corporation Monolithic co-integration of MOSFET and JFET for neuromorphic/cognitive circuit applications
US10573723B1 (en) 2018-08-23 2020-02-25 International Business Machines Corporation Vertical transport FETs with asymmetric channel profiles using dipole layers
US10943992B2 (en) 2019-05-09 2021-03-09 International Business Machines Corporation Transistor having straight bottom spacers

Also Published As

Publication number Publication date
GB2617021A (en) 2023-09-27
CN116670836A (zh) 2023-08-29
KR20230108287A (ko) 2023-07-18
GB202310030D0 (en) 2023-08-16
US11404581B2 (en) 2022-08-02
JP2023554462A (ja) 2023-12-27
US20220199834A1 (en) 2022-06-23
WO2022134927A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
DE112016003961B4 (de) Vertikale Transistoren und Verfahren zur Herstellung derselben
DE102019117191B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102017117795B4 (de) Fets und verfahren zu deren herstellung
DE102017114427B4 (de) Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen
DE102011088717B4 (de) FINFET mit erhöhter Effizienz und Herstellverfahren
DE112012001158B4 (de) Mosfet mit ausgesparter Kanaldünnschicht und abrupten Übergängen
DE102019205650A1 (de) Nanosheet-Feldeffekttransistor mit einem zweidimensionalen halbleitenden Material
DE102012207370B4 (de) Selbstsperrender HEMT und Verfahren zu dessen Herstellung
DE102018115901A1 (de) Dielektrischer Abstandshalter zur Vermeidung von Kurzschlüssen
DE102019116328B4 (de) Halbleiterbauelement und verfahren
DE102014111140A1 (de) Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
DE102019116052B4 (de) Transistoren mit vertiefter siliziumdeckschicht und herstellungsverfahren
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102019117011B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102019206113B4 (de) Feldeffekttransistoren mit multiplen Gatelängen und Verfahren zu seiner Herstellung
DE102019206553A1 (de) Halbleitervorrichtung mit verbesserter Gate-Source/Drain-Metallisierungsisolation
DE102016108949B4 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102010016164A1 (de) Speicherbauelement
DE112020006238T5 (de) Resistive speicherzellen mit wahlfreiem zugriff, integriert mit vertikalen feldeffekttransistoren mit gemeinsam genutztem gate
DE102019122443A1 (de) Transistoren mit Halbleiter-Stapelschichten als Kanäle
DE102017123359B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren
DE102017126881B4 (de) FinFET-Strukturen und Verfahren zu ihrer Ausbildung
DE102020113099A1 (de) Ferroelektrische direktzugriffsspeichervorrichtung mit einem dreidimensionalen ferroelektrischen kondensator
DE102018103163A1 (de) Struktur mit eingebetteter speichervorrichtung und kontaktisolationsschema
DE112021006575T5 (de) Vertikaler wimpy-feldeffekttransistor mit dipol-linern

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence