JP2005268418A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005268418A JP2005268418A JP2004076546A JP2004076546A JP2005268418A JP 2005268418 A JP2005268418 A JP 2005268418A JP 2004076546 A JP2004076546 A JP 2004076546A JP 2004076546 A JP2004076546 A JP 2004076546A JP 2005268418 A JP2005268418 A JP 2005268418A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- charge storage
- semiconductor layer
- columnar semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 164
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 54
- 230000015654 memory Effects 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000003860 storage Methods 0.000 claims abstract description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 239000000470 constituent Substances 0.000 claims description 2
- 239000011232 storage material Substances 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 26
- 230000002411 adverse Effects 0.000 abstract description 3
- 238000004886 process control Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 117
- 238000005530 etching Methods 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 238000005468 ion implantation Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 229910052785 arsenic Inorganic materials 0.000 description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 238000012369 In process control Methods 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- -1 etc.) Chemical compound 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010965 in-process control Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7887—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Abstract
【解決手段】第1導電型の半導体基板と、基板上に形成された柱状半導体層と、該柱状半導体層の側壁に形成され、垂直方向に少なくとも2つ以上に分離された電荷蓄積層と、該電荷蓄積層の少なくとも一部を覆う制御ゲートとを構成要素として少なくとも含むメモリセルを具備し、該メモリセルが、2ビット以上の情報を保持しうることを特徴とする半導体記憶装置により上記課題を解決する。
【選択図】図1
Description
しかし、半導体基板上に半導体記憶装置(メモリセル)を平面的に形成するいわゆるプレーナ型メモリの容量は、フォトリソグラフィ技術の解像限界である最小加工寸法(Feature Size)に律速される。そのため、フォトリソグラフィ技術の改善に依存することなく、次世代における集積度を達成するための技術として、メモリセルの多値化技術及び三次元化技術がそれぞれ検討されている。
図25は、前記電荷蓄積領域離散型技術に関する特開2001−77220号公報において示されるNROM型メモリアレイの概略断面図である。このメモリアレイでは、電荷蓄積層が酸化膜−窒化膜−酸化膜(ONO膜)からなるメモリセルがアレイ状に並べられている。図25中、1は半導体基板、12はビット線、15はチャネル、17は窒化物層、18は酸化物層、20は酸化物層、50はビット線酸化物、51は側面酸化物、60はポリシリコンワード線を意味する。
上記の多値化技術では、1メモリセル当たり2ビットの以上の容量を、1メモリセルあたり1ビットの容量のメモリセルと同じ加工寸法で確保しており、フォトリソグラフィ技術の解像限界による容量制限を克服している。
一方、メモリセルの三次元化技術では、メモリセルを基板垂直方向にも配置することにより、多値化技術と同様にプレーナ型メモリ以上の容量をプレーナ型メモリと同じ加工寸法において実現することができる。さらに、この技術では、電荷量制御に求められる精度がプレーナ型メモリと同等であるから、基板垂直方向に配置するメモリ数を増加させる程更なる容量増加を実現できる。
更に、三次元化技術では、半導体基板表面の垂直方向にメモリセルを積層することによりプレーナ型メモリ以上の容量を確保しようとしている。しかし、積層する数を増加することで多段とする程、工程数は増大し、その結果、コスト高、製造期間の増加、歩留りの低下を招くという課題がある。さらに、製造されたメモリセルは、各段毎の熱履歴の違いにより、メモリセルを構成するトンネル膜の膜質が異なったり、拡散層のプロファイルが異なったりする。その結果、セル特性がばらつくという課題がある。
かくして本発明によれば、第1導電型の半導体基板と、
基板上に形成された柱状半導体層と、
該柱状半導体層の側壁に形成され、垂直方向に少なくとも2つ以上に分離された電荷蓄積層と、
該電荷蓄積層の少なくとも一部を覆う制御ゲートとを構成要素として少なくとも含むメモリセルを具備し、該メモリセルが、2ビット以上の情報を保持しうることを特徴とする半導体記憶装置が提供される。
また、本発明によれば、第1導電型の半導体基板に柱状半導体層を形成する工程と、
該柱状半導体層の側壁に、垂直方向に少なくとも2つ以上に分離された電荷蓄積層を形成する工程と、
該電荷蓄積層の少なくとも一部を覆う制御ゲートを形成する工程を含むことを特徴とする半導体記憶装置の製造方法が提供される。
更に、本発明の半導体記憶装置によれば、柱状半導体層の高さを大きくすれば、メモリセル面積のシュリンクに伴うパンチスルーの抑制、駆動電流の低下の抑制が可能となる。
また、プレーナ技術ではフォトリソグラフィ技術に電荷蓄積層の分割の精度が依存していたが、本発明の半導体記憶装置の製造方法は、フォトリソグラフィ技術に依存しないマスクレスの自己整合プロセスを採用しているので、平易で、製造期間を短縮化でき、かつ歩留まりを向上できる。その結果、安価で、ばらつきが抑制された半導体記憶装置を形成することが可能となる。
柱状半導体層の形成方法は、特に限定されず、公知の方法をいずれも使用できる。例えば、エピタキシャル法を用いて、基板上に半導体層を堆積させ、半導体層をエッチングすることで柱状半導体層を形成する方法、基板をエッチングにより掘り下げることにより柱状半導体層を形成する方法が挙げられる。
電荷蓄積層の分離数は、2つ以上であれば特に限定されない。但し、書き込み等の容易性の観点から、2又は3つであることが好ましい。
なお、電荷蓄積層と柱状半導体層との間には、通常絶縁膜(例えば、シリコン酸化膜)が形成されている。
電荷蓄積層の形成方法は、特に限定されない。例えば、堆積及びエッチングを分離数に応じて繰り返す方法が挙げられる。また、図8に示すような形状を柱状半導体層が有している場合は、その段差を利用して、自己整合的に電荷蓄積層を形成することができる。
更に、上記電荷蓄積層の少なくとも一部が制御ゲートで覆われている。制御ゲートを構成する材料は特に限定されない。例えば、多結晶シリコン、アモルファスシリコン等の半導体、シリサイド、金属、高融点金属等が挙げられる。
なお、制御ゲートと電荷蓄積層との間には、通常絶縁膜(例えば、シリコン酸化膜)が形成されている。
更に、柱状半導体層の上部及び下部には不純物拡散層が形成される。この不純物拡散層は、ソース・ドレイン領域として機能する。下部の不純物拡散層は、柱状半導体層から半導体基板上に延在していてもよい。更に、下部の不純物拡散層は、半導体基板上にのみ形成されていてもよい。また、不純物拡散層は、半導体基板及び柱状半導体層が第1導電型の場合は、第2導電型を有し、柱状半導体層が第2導電型の場合、第1導電型を有することが好ましい。
上記構成要件を含むメモリセルは、2つ以上分離された電荷蓄積層を有するので、2ビット以上の情報を保持することができる。
実施例1
図1は、実施例1のメモリセルの概略断面図である。図中、100はp型半導体基板、110は柱状半導体層、200はトンネル酸化膜、250は素子分離膜、300は電荷蓄積層(浮遊ゲート)、400は層間絶縁膜、500は制御ゲート、610及び650はソース・ドレイン拡散層、900はメタル配線、910は層間絶縁膜を意味する。
実施例1では、シリコンからなるp型半導体基板100上に少なくとも一つ以上柱状半導体層110が形成されている。また、前記柱状半導体層110の側壁の少なくとも一部を活性領域面とし、前記活性領域面の少なくとも一部にトンネル酸化膜200が形成されている。更に、前記トンネル酸化膜200の少なくとも一部を覆うように、p型半導体基板100に垂直な方向に分離された、例えば多結晶シリコンにて形成された、電荷蓄積層300が配置されている。また、前記電荷蓄積層300の少なくとも一部を覆うように例えばいわゆるONO膜(酸化膜−窒化膜−酸化膜)からなる層間絶縁膜400が形成されている。前記電荷蓄積層300の少なくとも一部を覆うように例えば多結晶シリコンにて形成された制御ゲート500が配置されている。更に、前記柱状半導体層110の上部及び下部にソース・ドレイン拡散層610と650が形成されている。
図2のメモリセルは、制御ゲート510を金属で形成すること以外は実施例1と同一の構成である。制御ゲート510の材料としては、アルミニウム、タングステン又は銅等を含む金属が挙げられる。制御ゲートを金属で形成することにより、ワード線の抵抗の低減が可能となり、配線遅延等の抑制が可能となる。
実施例3
図3のメモリセルは、柱状半導体層110がn型シリコンからなること以外は実施例1と同一の構成である。この場合、前記柱状半導体層110の上部及び下部に形成されるソース・ドレイン拡散層610及び650は、柱状半導体層とは逆導電型、p型となる。
実施例1〜3のメモリセルの動作原理
上記半導体記憶装置は電荷蓄積層に蓄積される電荷の状態によってメモリ機能を有する。以下、例えば図1に示した構造を有するメモリセルを例として、読み出し、書き込み、消去の動作原理について説明する。
図1のメモリセルの等価回路を図4に、読み出し時のタイミングチャートの一例を図5に示す。
図4に示した等価回路において、ビット1の情報を読み出すには、BL1に読出し電圧Vr(例えば1.5V)を印加し、BL2に基準電圧(例えば0V)を印加し、ワード線WLにはVcc(例えば3V)を印加することで、電流の大小により、ビット1の「0」、「1」の判定が可能となる。
なお、ビット2の読み出しにおいても、前記読み出し動作原理に準拠して、BL2に読出し電圧Vr(例えば1.5V)を印加し、BL1に基準電圧(例えば0V)を印加し、ワード線WLにはVcc(例えば3V)を印加することで、電流の大小により、ビット1の「0」、「1」の判定が可能となる。
なお、上記読み出し原理は、図2のメモリセルにも適用できる。更に、図3に示したようにp型半導体基板上にn型の柱状半導体層を形成した場合、上記読み出し時に印加される各電圧の符号を逆にすれば、読み出しを行うことができる。また、図3の読み出しは、n型のシリコン基板上に形成されたn型の柱状半導体層を有するメモリセルにも適用できる。
図1のメモリセルの等価回路である図4を用いてホットエレクトロン注入による書き込み動作原理の一例を説明する。
例えば、ビット1への書き込みを行うには、BL1に基準電圧(例えば0V)を印加し、BL2に中間電圧Vm(例えば4.5V)を印加し、ワード線WLには高電圧Vp(例えば9V)を印加することでデータの書き込みが可能となる。書き込み時のタイミングチャートの一例を図6に示す。
ビット2への書き込みにおいても、前記書き込み動作原理に準拠して、BL2に基準電圧(例えば0V)を印加し、BL1に中間電圧Vm(例えば4.5V)を印加し、ワード線WLには高電圧Vp(例えば9V)を印加することでデータの書き込みが可能となる。
また、上記書き込み原理は、図2のメモリセルにも適用できる。更に、図3に示したようにp型半導体基板上にn型の柱状半導体層を形成した場合、上記書き込み時に印加される各電圧の符号を逆にすれば、書き込みを行うことができる。また、図3の書き込みは、n型のシリコン基板上に形成されたn型の柱状半導体層を有するメモリセルにも適用できる。
図1のメモリセルの等価回路である図4を用いてホットホール注入による消去動作原理の一例を説明する。
例えば、ビット1の消去を行うには、BL1に高電圧Ve(例えば9V)を印加し、BL2にVcc(例えば3V)を印加し、ワード線WLには基準電圧(例えば0V)を印加することでデータの消去が可能となる。消去時のタイミングチャートの一例を図7に示す。
ビット2の消去においても、前記消去動作原理に準拠して、BL2に高電圧Ve(例えば9V)を印加し、BL1にVcc(例えば3V)を印加し、ワード線WLには基準電圧(例えば0V)を印加することでデータの消去が可能となる。
また、消去時における電荷蓄積層の電荷の状態を変化させる手段は、ホットホール注入に限らず、電荷蓄積層の電荷の状態を変化させることが可能ならば、その手段は限定されない。例えば、F−Nトンネル電流、ダイレクトトンネル電流等による手段を用いてもよい。
また、上記消去原理は、図2のメモリセルにも適用できる。更に、図3に示したようにp型半導体基板上にn型の柱状半導体層を形成した場合、上記消去時に印加される各電圧の符号を逆にすれば、消去を行うことができる。また、図3の消去は、n型のシリコン基板上に形成されたn型の柱状半導体層を有するメモリセルにも適用できる。
実施例4
図8は、実施例4のメモリセルの概略断面図である。図中の参照番号は、図1と同内容を意味する。
上記メモリセルにおいても、実施例1と同様に、読み出し、書き込み及び消去を行うことができる。
まず、シリコンからなるp型半導体基板100の表面にマスク層となる第一の絶縁膜210として例えばシリコン酸化膜を200〜2000nm堆積する。次いで、公知のフォトリソグラフィ技術によりパターンニングされたレジストR1をマスクとして用いて、反応性イオンエッチングにより第一の絶縁膜210をエッチングする(図9)。
なお、第一の絶縁膜210の材料は、p型半導体基板100に対する反応性エッチング時においてエッチングされない、若しくはエッチング速度がシリコンのものより遅くなる材料であればシリコン酸化膜に限定されない。例えば、シリコン酸化膜以外に、シリコン窒化膜でも、導電膜でも、二種以上の材料からなる積層膜でも構わない。
そして第一の絶縁膜210をマスクに用いて、反応性イオンエッチングによりp型半導体基板100を50〜5000nmエッチングする。その後p型半導体基板100の露出部を熱酸化することで第二の絶縁膜249となる例えばシリコン酸化膜を5〜100nm形成する(図10)。
続いて、サイドウォールスペーサ状に形成された第三の絶縁膜230をマスクにして、反応性イオンエッチングにより第二の絶縁膜249をエッチング除去する。続いて露出したp型半導体基板100を50〜5000nmエッチングすることで、p型半導体基板100を段を有する柱状半導体に加工する(図12)。
その後、p型半導体基板100の露出部に対し、例えば熱酸化することで絶縁膜として例えばシリコン酸化膜を5〜100nm形成する。なお絶縁膜であるシリコン酸化膜は堆積によって形成しても構わないし、シリコン酸化膜に限らず例えばシリコン窒化膜でも構わない。更に、絶縁膜であるシリコン酸化膜の形成を行わなくても構わない。
次に、例えば熱酸化することで第四の絶縁膜252として例えばシリコン酸化膜を5〜100nm形成する。この時、柱状半導体層110の径が最小加工寸法で形成されていた場合、第四の絶縁膜252の形成により柱状半導体層110の径の大きさが小さくなる。つまり、柱状半導体層110の径を最小加工寸法以下に形成できる。更に、第五の絶縁膜220として、例えばシリコン窒化膜を10〜1000nm堆積する(図14)。
その後、異方性エッチングにより第五の絶縁膜220を、柱状半導体層110の側面にサイドウォールスペーサ状に配置する(図15)。
その後、柱状半導体層110の上部の一部及びp型半導体基板100表面に素子分離膜を例えば熱酸化法により形成することで第六の絶縁膜250となる例えばシリコン酸化膜を10〜500nm形成する(図17)。なお、素子分離膜は、各メモリセルの素子分離が可能であれば、その形成方法は限定されない。従って、熱酸化法以外に、CVD法により堆積させたシリコン酸化膜からなる素子分離膜を使用しても構わない。
次いで、必要に応じて斜めイオン注入を利用して柱状半導体層110の側面にチャネルイオン注入を行う。例えば、チャネルイオン注入の条件としては、5〜45°程度傾斜した注入方向、5〜100keVの注入エネルギー、硼素からなる不純物、1×1011〜1×1013/cm2程度のドーズが条件として挙げられる。チャネルイオン注入の際には、柱状半導体層110に多方向から注入される方が表面不純物濃度を均一とできるため好ましい。
上記イオン注入に代わって、CVD法により硼素を含む酸化膜を堆積し、その酸化膜からの硼素拡散を利用して、チャネルイオン注入を行ってもよい。なお、柱状半導体層110の表面からの不純物導入に関しては柱状半導体層110を形成する前に導入を完了しておいても構わない。また、柱状半導体層110の不純物濃度分布が同等であればチャネルイオン注入の手段は限定されない。
この後、所望に応じて、例えばイオン注入法により、多結晶シリコン膜300aへ不純物の導入を行う。イオン注入の条件としては、砒素若しくは燐の不純物、5〜100keVの注入エネルギー、1×1012〜1×1017/cm2のドーズが条件として挙げられる。次に、例えば反応性イオンエッチングを用いた異方性エッチングにより、多結晶シリコン膜300aを柱状半導体層110の側壁に柱状半導体層110の段を用いて自己整合的に分離をすることで、電荷蓄積層(浮遊ゲート)300に成形する(図20)。
次に、露出した電荷蓄積層300の表面に対し、層間絶縁膜400を形成する。この層間絶縁膜400は、例えば、いわゆるONO膜を使用できる。具体的には熱酸化法により電荷蓄積層300の表面に5〜10nmのシリコン酸化膜を、CVD法により5〜10nmのシリコン窒化膜を、さらにCVD法により5〜10nmのシリコン酸化膜を順次堆積することで形成できる。続いて制御ゲート500となる例えば多結晶シリコン膜500aを15〜150nm堆積する(図21)。
続いて、多結晶シリコン膜500aのエッチングのハードマスクとして用いた第八の絶縁膜260を例えば等方性エッチングにより、選択除去する(図23)。
次に、層間絶縁膜910を堆積し、例えば等方性エッチングによりエッチバック後、公知の技術を用いて、コンタクト及びメタル配線900の形成を行う。これにより、図8に記載されたメモリセルを製造できる。
図24のメモリセルは、制御ゲート510を金属で形成すること以外は実施例1と同一の構成である。制御ゲート510の材料としては、アルミニウム、タングステン又は銅等を含む金属が挙げられる。制御ゲートを金属で形成することにより、ワード線の抵抗の低減が可能となり、配線遅延等の抑制が可能となる。
上記メモリセルにおいても、実施例1と同様に、読み出し、書き込み及び消去を行うことができる。
12 ビット線
15 チャネル
17 窒化物層
18、20 酸化物層
50 ビット線酸化物
51 側面酸化物
60 ポリシリコンワード線
100 p型半導体基板
110 柱状半導体層
200 トンネル酸化膜(第七の絶縁膜)
210 第一の絶縁膜
220 第五の絶縁膜
230 第三の絶縁膜
249 第二の絶縁膜
250 素子分離膜(第六の絶縁膜)
252 第四の絶縁膜
260 第八の絶縁膜
300 電荷蓄積層
300a、500a 多結晶シリコン膜
400、910 層間絶縁膜
500、510 制御ゲート
610、650 ソース・ドレイン拡散層
900 メタル配線
Claims (8)
- 第1導電型の半導体基板と、
基板上に形成された柱状半導体層と、
該柱状半導体層の側壁に形成され、垂直方向に少なくとも2つ以上に分離された電荷蓄積層と、
該電荷蓄積層の少なくとも一部を覆う制御ゲートとを構成要素として少なくとも含むメモリセルを具備し、該メモリセルが、2ビット以上の情報を保持しうることを特徴とする半導体記憶装置。 - 前記柱状半導体層が少なくとも1つ以上の段部を有し、前記電荷蓄積層が段部を境界として分離されてなる請求項1に記載の半導体記憶装置。
- 前記制御ゲートが金属からなる請求項1又は2に記載の半導体記憶装置。
- 前記電荷蓄積層が多結晶シリコンからなる請求項1〜3のいずれか1つに記載の半導体記憶装置。
- (1)前記柱状半導体層の上部及び下部に形成された第2導電型の不純物拡散層又は、
(2)前記柱状半導体層内に形成された第2導電型の第1不純物拡散層と、該第1不純物拡散層の上部及び下部に形成された第1導電型の第2不純物拡散層
のいずれかを更に備えた請求項1〜4のいずれか1つに記載の半導体記憶装置。 - 第1導電型の半導体基板に柱状半導体層を形成する工程と、
該柱状半導体層の側壁に、垂直方向に少なくとも2つ以上に分離された電荷蓄積層を形成する工程と、
該電荷蓄積層の少なくとも一部を覆う制御ゲートを形成する工程を含むことを特徴とする半導体記憶装置の製造方法。 - 第1導電型の半導体基板上に柱状半導体層の上部を形成する工程と、
(1)該柱状半導体層上部の側壁に、絶縁膜からなるサイドウォールスペーサを形成する工程と、
(2)該サイドウォールスペーサをマスクとして前記半導体基板を掘り下げる工程と、前記(1)及び(2)の工程を少なくとも1回行うことで、1つ以上の段部を備えた柱状半導体層を形成する工程と、
前記サイドウォールスペーサを除去した後、前記柱状半導体層の表面を覆うように電荷蓄積層形成材料層を形成する工程と、
該電荷蓄積層形成材料層を前記柱状半導体層の段部を利用して自己整合的に分離することで2つ以上に分離された電荷蓄積層を形成する工程と、
該電荷蓄積層の少なくとも一部を覆う制御ゲートを形成する工程を含む請求項6に記載の半導体記憶装置の製造方法。 - 前記柱状半導体層形成後、電荷蓄積材料層形成前に、前記柱状半導体層の上部及び下部に第2導電型の不純物拡散層を形成する工程を含む請求項7に記載の半導体記憶装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004076546A JP2005268418A (ja) | 2004-03-17 | 2004-03-17 | 半導体記憶装置及びその製造方法 |
TW094107719A TWI251860B (en) | 2004-03-17 | 2005-03-14 | Semiconductor memory device and manufacturing method for the same |
EP05251584A EP1577953A3 (en) | 2004-03-17 | 2005-03-16 | Semiconductor memory device and manufacturing method for the same |
KR1020050021753A KR20060043688A (ko) | 2004-03-17 | 2005-03-16 | 반도체 메모리 장치 및 그 제조 방법 |
US11/084,648 US7304343B2 (en) | 2004-03-17 | 2005-03-16 | Semiconductor memory device and manufacturing method for the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004076546A JP2005268418A (ja) | 2004-03-17 | 2004-03-17 | 半導体記憶装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005268418A true JP2005268418A (ja) | 2005-09-29 |
Family
ID=34836545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004076546A Pending JP2005268418A (ja) | 2004-03-17 | 2004-03-17 | 半導体記憶装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7304343B2 (ja) |
EP (1) | EP1577953A3 (ja) |
JP (1) | JP2005268418A (ja) |
KR (1) | KR20060043688A (ja) |
TW (1) | TWI251860B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008007730A1 (fr) * | 2006-07-12 | 2008-01-17 | Unisantis Electronics (Japan) Ltd. | Mémoire à semiconducteur non volatile et procédé d'entraînement associé |
WO2008007731A1 (en) * | 2006-07-12 | 2008-01-17 | Unisantis Electronics (Japan) Ltd. | Nonvolatile semiconductor memory and its drive method |
KR100879733B1 (ko) | 2007-06-26 | 2009-01-20 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
KR100889361B1 (ko) * | 2006-10-17 | 2009-03-18 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 이의 제조 방법 |
US7602005B2 (en) | 2006-06-28 | 2009-10-13 | Samsung Electronics Co., Ltd. | Memory devices including spacer-shaped electrodes on pedestals and methods of manufacturing the same |
US8823072B2 (en) | 2010-04-15 | 2014-09-02 | Samsung Electronics Co., Ltd. | Floating gate type nonvolatile memory device and related methods of manufacture and operation |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070007576A1 (en) * | 2005-07-07 | 2007-01-11 | Samsung Electronics Co., Ltd. | Multi-bit storageable non-volatile memory device |
KR100719382B1 (ko) * | 2006-04-10 | 2007-05-18 | 삼성전자주식회사 | 세 개의 트랜지스터들이 두 개의 셀을 구성하는 비휘발성메모리 소자 |
JP4772656B2 (ja) * | 2006-12-21 | 2011-09-14 | 株式会社東芝 | 不揮発性半導体メモリ |
US7514321B2 (en) * | 2007-03-27 | 2009-04-07 | Sandisk 3D Llc | Method of making three dimensional NAND memory |
US7851851B2 (en) * | 2007-03-27 | 2010-12-14 | Sandisk 3D Llc | Three dimensional NAND memory |
US7575973B2 (en) * | 2007-03-27 | 2009-08-18 | Sandisk 3D Llc | Method of making three dimensional NAND memory |
US7808038B2 (en) * | 2007-03-27 | 2010-10-05 | Sandisk 3D Llc | Method of making three dimensional NAND memory |
KR100855991B1 (ko) * | 2007-03-27 | 2008-09-02 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
US7848145B2 (en) | 2007-03-27 | 2010-12-07 | Sandisk 3D Llc | Three dimensional NAND memory |
US7745265B2 (en) * | 2007-03-27 | 2010-06-29 | Sandisk 3D, Llc | Method of making three dimensional NAND memory |
EP2197032B1 (en) * | 2007-09-12 | 2014-11-05 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
KR101539699B1 (ko) * | 2009-03-19 | 2015-07-27 | 삼성전자주식회사 | 3차원 구조의 비휘발성 메모리 소자 및 그 제조방법 |
JP4577592B2 (ja) * | 2009-04-20 | 2010-11-10 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
TWI398946B (zh) * | 2010-01-28 | 2013-06-11 | Macronix Int Co Ltd | 快閃記憶體及其製造方法與操作方法 |
US8759178B2 (en) | 2011-11-09 | 2014-06-24 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing semiconductor device and semiconductor device |
US10438836B2 (en) | 2011-11-09 | 2019-10-08 | Unisantis Electronics Singapore Pte. Ltd. | Method for manufacturing a semiconductor device |
US8829601B2 (en) | 2012-05-17 | 2014-09-09 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
US9012981B2 (en) | 2012-05-17 | 2015-04-21 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
US9166043B2 (en) | 2012-05-17 | 2015-10-20 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
US8877578B2 (en) | 2012-05-18 | 2014-11-04 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
US8697511B2 (en) | 2012-05-18 | 2014-04-15 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing semiconductor device and semiconductor device |
JP5654184B1 (ja) * | 2013-04-16 | 2015-01-14 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
JP5670603B1 (ja) * | 2013-04-26 | 2015-02-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法及び半導体装置 |
US10141426B2 (en) * | 2016-02-08 | 2018-11-27 | International Business Macahines Corporation | Vertical transistor device |
US10586875B2 (en) * | 2018-07-03 | 2020-03-10 | International Business Machines Corporation | Gate-all-around transistor based non-volatile memory devices |
US11502179B2 (en) * | 2020-08-24 | 2022-11-15 | Micron Technology, Inc. | Integrated assemblies containing ferroelectric transistors, and methods of forming integrated assemblies |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2877462B2 (ja) | 1990-07-23 | 1999-03-31 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JPH07226449A (ja) | 1994-02-10 | 1995-08-22 | Mitsubishi Electric Corp | 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法ならびにその記憶認識方法 |
JP2870478B2 (ja) | 1996-04-25 | 1999-03-17 | 日本電気株式会社 | 不揮発性半導体記憶装置及びその動作方法 |
US5874760A (en) * | 1997-01-22 | 1999-02-23 | International Business Machines Corporation | 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation |
US6297096B1 (en) | 1997-06-11 | 2001-10-02 | Saifun Semiconductors Ltd. | NROM fabrication method |
JP3070531B2 (ja) * | 1997-06-27 | 2000-07-31 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
JP3425853B2 (ja) | 1997-08-29 | 2003-07-14 | Necエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
US6255689B1 (en) * | 1999-12-20 | 2001-07-03 | United Microelectronics Corp. | Flash memory structure and method of manufacture |
JP4770061B2 (ja) | 2001-05-31 | 2011-09-07 | ソニー株式会社 | 不揮発性半導体記憶装置、および、その製造方法 |
US6657250B1 (en) * | 2002-08-21 | 2003-12-02 | Micron Technology, Inc. | Vertical flash memory cell with buried source rail |
DE10241173A1 (de) * | 2002-09-05 | 2004-03-11 | Infineon Technologies Ag | Halbleiterspeicher mit vertikalen Speichertransistoren in einer Zellenfeldanordnung mit 1-2F2-Zellen |
DE10241172B4 (de) * | 2002-09-05 | 2008-01-10 | Qimonda Ag | Halbleiterspeicher mit vertikalen Speichertransistoren und Verfahren zu dessen Herstellung |
TWI225691B (en) * | 2003-03-14 | 2004-12-21 | Nanya Technology Corp | A vertical NROM cell and method for fabrication the same |
-
2004
- 2004-03-17 JP JP2004076546A patent/JP2005268418A/ja active Pending
-
2005
- 2005-03-14 TW TW094107719A patent/TWI251860B/zh active
- 2005-03-16 EP EP05251584A patent/EP1577953A3/en not_active Withdrawn
- 2005-03-16 KR KR1020050021753A patent/KR20060043688A/ko not_active Application Discontinuation
- 2005-03-16 US US11/084,648 patent/US7304343B2/en active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7602005B2 (en) | 2006-06-28 | 2009-10-13 | Samsung Electronics Co., Ltd. | Memory devices including spacer-shaped electrodes on pedestals and methods of manufacturing the same |
WO2008007730A1 (fr) * | 2006-07-12 | 2008-01-17 | Unisantis Electronics (Japan) Ltd. | Mémoire à semiconducteur non volatile et procédé d'entraînement associé |
WO2008007731A1 (en) * | 2006-07-12 | 2008-01-17 | Unisantis Electronics (Japan) Ltd. | Nonvolatile semiconductor memory and its drive method |
US7940573B2 (en) | 2006-07-12 | 2011-05-10 | Unisantis Electronics (Japan) Ltd. | Nonvolatile semiconductor memory and method for driving the same |
US7940574B2 (en) | 2006-07-12 | 2011-05-10 | Unisantis Electronics | Nonvolatile semiconductor memory and method of driving the same |
KR100889361B1 (ko) * | 2006-10-17 | 2009-03-18 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 이의 제조 방법 |
KR100879733B1 (ko) | 2007-06-26 | 2009-01-20 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
US7867883B2 (en) | 2007-06-26 | 2011-01-11 | Samsung Electronics Co., Ltd. | Methods of fabricating non-volatile memory devices |
US8823072B2 (en) | 2010-04-15 | 2014-09-02 | Samsung Electronics Co., Ltd. | Floating gate type nonvolatile memory device and related methods of manufacture and operation |
Also Published As
Publication number | Publication date |
---|---|
US20050224847A1 (en) | 2005-10-13 |
US7304343B2 (en) | 2007-12-04 |
EP1577953A3 (en) | 2005-12-21 |
TW200535966A (en) | 2005-11-01 |
KR20060043688A (ko) | 2006-05-15 |
TWI251860B (en) | 2006-03-21 |
EP1577953A2 (en) | 2005-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005268418A (ja) | 半導体記憶装置及びその製造方法 | |
US11515321B2 (en) | Memory cells, memory arrays, and methods of forming memory arrays | |
US7629640B2 (en) | Two bit/four bit SONOS flash memory cell | |
KR101916222B1 (ko) | 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
US10553607B1 (en) | Method of forming an array of elevationally-extending strings of programmable memory cells and method of forming an array of elevationally-extending strings of memory cells | |
US8395941B2 (en) | Multi-semiconductor material vertical memory strings, strings of memory cells having individually biasable channel regions, memory arrays incorporating such strings, and methods of accessing and forming the same | |
US20210210623A1 (en) | Methods Of Forming NAND Cell Units | |
KR20200084057A (ko) | 메모리 어레이, 및 메모리 어레이를 형성하는 방법 | |
US11600494B2 (en) | Arrays of elevationally-extending strings of memory cells and methods used in forming an array of elevationally-extending strings of memory cells | |
US7315059B2 (en) | Semiconductor memory device and manufacturing method for the same | |
CN110600476A (zh) | 半导体器件及制造该半导体器件的方法 | |
TWI420673B (zh) | 採用富含矽之層的積體電路記憶體系統 | |
CN113196481A (zh) | 包含串联选择栅极晶体管的铁电存储器器件及其形成方法 | |
US11201163B2 (en) | High-density NOR-type flash memory | |
KR101142990B1 (ko) | 플래시 메모리 디바이스 | |
US10546848B2 (en) | Integrated assemblies and methods of forming integrated assemblies | |
US20220059569A1 (en) | Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells | |
JP2007517386A (ja) | ブリッジ電界効果トランジスタメモリセル、上記セルを備えるデバイス、および、ブリッジ電界効果トランジスタメモリセルの製造方法 | |
US7157767B2 (en) | Semiconductor memory element, semiconductor memory arrangement, method for fabricating a semiconductor memory element and method for operating a semiconductor memory element | |
TWI766391B (zh) | 整合組件及形成整合組件之方法 | |
KR20230031334A (ko) | 워드 라인 게이트 위에 배치된 소거 게이트를 갖는 스플릿 게이트, 2-비트 비휘발성 메모리 셀, 및 그 제조 방법 | |
TWI387058B (zh) | 非揮發性半導體記憶體元件以及製造非揮發性半導體記憶體元件之方法 | |
CN113497054A (zh) | 立体存储器装置及其制造方法 | |
JP2008047901A (ja) | 電気的機械的メモリ素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |