-
Die
vorliegende Erfindung betrifft Halbleiterspeicherbauelemente mit
vergrabenen Bitleitungen und selbstjustierenden elektrischen Kontakten
auf Oberseiten der Bitleitungen und dessen Herstellungsverfahren.
-
In
der
DE 101 10 150
A1 ist ein Verfahren zur Herstellung metallisierter vergrabener
Bitleitungen in Speicherzellenfeldern beschrieben. Bitleitungskontakte
sind zwischen Gate-Elektroden aus Polysilizium angeordnet. Wortleitungen
sind quer zu den Bitleitungen aufgebracht und weisen eine weitere
Polysiliziumschicht auf. Wenn die Wortleitungen strukturiert werden,
werden getrennte Gate-Elektroden aus ersten Polysiliziumstreifen
gebildet. Dieses Verfahren ermöglicht
es nicht, Bitleitungskontakte selbstjustiert anzubringen. Eine ungenügende Justage
der Kontakte in Bezug auf die vergrabenen Bitleitungen kann Ursache
für Kurzschlüsse sein
und somit die Betriebseigenschaften des Bauelementes stark beeinträchtigen.
-
In
der
US 6 914 293 B2 ist
ein Halbleiterspeicherbauelement beschrieben, bei dem auf einem Substrat
eine Mehrzahl von Bitleitungen als parallele dotierte Streifen ausgebildet
sind und eine Mehrzahl von Wortleitungen, die in Gruppen über den
Bitleitungen parallel im Abstand zueinander quer zu den Bitleitungen
verlaufen, angeordnet sind. Anteile einer Hartmaske sind längs streifenförmiger Bereiche
angeordnet. Zur Herstellung wird unter Verwendung der Hartmaske
ein Dotierstoff implantiert, um dotierte Bereiche als vergrabene
Bitleitungen auszubilden. Eine Blockierschicht wird aus einem Material,
das selektiv bezüglich
der Hartmaske geätzt
werden kann, gebildet und in streifenförmige Anteile strukturiert.
-
Nichtflüchtige Speicherzellen,
die elektrisch programmierbar und löschbar sind, können als
Charge-Trapping-Speicherzellen mit einer Speicherschicht aus dielektrischen
Materialien realisiert werden. Dabei ist eine Speicherschicht, die
für Charge-Trapping
geeignet ist, zwischen oberen und unteren Begrenzungsschichten aus
dielektrischem Material mit einem größeren Energiebandabstand als
die Speicherschicht angeordnet. Die Speicherschichtfolge ist zwischen
einem Kanalbereich innerhalb eines Halbleiterkörpers und einer Gate-Elektrode
angeordnet, die vorgesehen ist, den Kanal durch eine angelegte elektrische
Spannung zu kontrollieren.
-
Im
Programmiervorgang werden Ladungsträger in dem Kanalbereich veranlasst,
die untere Begrenzungsschicht zu durchdringen, und in der Speicherschicht
gefangen. Die gefangenen Ladungsträger verändern die Schwellenspannung
der Zellentransistorstruktur. Verschiedene Programmierzustände können durch
Anlegen der geeigneten Lesespannungen ausgelesen werden. Beispiele
für Charge-Trapping-Speicherzellen
sind die SONOS-Speicherzellen,
in denen die Begrenzungsschichten Oxid sind und die Speicherschicht
ein Nitrid des Halbleitermateriales, üblicherweise Silizium.
-
In
der Veröffentlichung
von B. Eitan et al.: „NROM:
a Novel Localized Trapping, 2-Bit Nonvolatile Memory Cell" in IEEE Electron
Device Letters 21, S. 543 bis 545 (2000) ist eine Charge-Trapping-Speicherzelle
mit einer Speicherschichtfolge aus Oxid, Nitrid und Oxid beschrieben,
die besonders daran angepasst ist, mit einer zu der Programmierspannung entgegengesetzten
Spannung gelesen zu werden (reverse read). Derartige NROM-Zellen
können durch
heiße
Elektronen aus dem Kanal (channel hot electrons) programmiert werden,
die von Source nach Drain beschleunigt werden und genügend Energie
gewinnen, um die untere Begrenzungsschicht durchdringen zu können. Die
NROM-Zellen können durch
Injektion heißer
Löcher
aus dem Kanal oder durch Fowler-Nordheim-Tunneln gelöscht werden. Die
Oxid-Nitrid-Oxid-Schichtfolge ist so gestaltet, dass ein direktes
Tunneln von Ladungsträgern
vermieden wird und ein guter vertikaler Erhalt der gefangenen Ladungsträger gewährleistet
ist. Die Oxidschichten sind mit einer Dicke von mehr als 5 nm spezifiziert.
-
Die
Speicherschicht kann durch andere dielektrische Materialien ersetzt
werden, vorausgesetzt, der Energiebandabstand ist kleiner als der
Energiebandabstand der Begrenzungsschich ten. Die Differenz in den
Energiebandabständen
sollte so groß wie möglich sein,
um einen guten Ladungsträgereinschluss
sicherzustellen und somit einen guten Datenerhalt. Wenn Siliziumdioxid
für die
Begrenzungsschichten verwendet wird, kann die Speicherschicht Tantaloxid,
Cadmiumsilikat, Titanoxid, Zirkoniumoxid oder Aluminiumoxid sein.
Auch intrinsisch leitendes (undotiertes) Silizium kann als Material
der Speicherschicht verwendet werden.
-
Aufgabe
der vorliegenden Erfindung ist es, ein Halbleiterspeicherbauelement
anzugeben, das vergrabene Bitleitungen mit selbstjustierten Kontakten
zwischen Gruppen von Wortleitungen, die über den Bitleitungen angeordnet
sind, aufweist. Außerdem
soll ein zugehöriges
Herstellungsverfahren angegeben werden.
-
Diese
Aufgabe wird mit dem Halbleiterspeicherbauelement mit den Merkmalen
des Anspruches 1 beziehungsweise mit dem Herstellungsverfahren mit
den Merkmalen des Anspruches 6 gelöst. Ausgestaltungen ergeben
sich aus den abhängigen Ansprüchen.
-
Mit
diesem Bauelement ist es möglich,
vergrabene Bitleitungen mit selbstjustierten Kontakten zwischen
Gruppen von Wortleitungen zu versehen, die über den Bitleitungen angeordnet
sind. Die Bitleitungen werden durch eine Implantation eines Dotierstoffes
ohne Verwendung einer Polysiliziummaske hergestellt, wobei statt
dessen eine Hartmaskenschicht eingesetzt wird, die in dem Speicherzellenfeld
später
durch Gate-Elektroden
aus Polysilizium ersetzt wird. Streifenartige Bereiche des Speicherzellenfeldes,
die quer zu den Bitleitungen verlaufen, werden dafür vorgesehen,
die Bitleitungskontakte aufzunehmen. In diesen Bereichen wird die
Hartmaske verwendet, um Kontaktlöcher
zu bilden, die zu den implantierten vergrabenen Bitleitungen selbstjustiert angeordnet
sind.
-
Das
Halbleiterspeicherbauelement weist ein Substrat mit einer Hauptseite
auf, an der eine Mehrzahl von Bitleitungen als parallele dotierte
Streifen ausgebildet ist. Eine Mehrzahl von Wortleitungen ist gruppenweise über den
Bitleitungen so angeordnet, dass sie parallel zueinander quer zu
den Bitleitungen verlaufen. Mehrere Anteile einer Hartmaske sind längs streifenförmiger Bereiche
der Hauptseite, die quer zu den Bitleitungen zwischen Gruppen von Wortleitungen
verlaufen, angeordnet. Eine Vielzahl von Kontaktlöchern befindet
sich zwischen diesen Anteilen der Hartmaske über den Bitleitungen. Die Anteile
der Hartmaske können
insbesondere die Kontaktlöcher
seitlich begrenzen. Zusätzlich
zu der Hartmaske kann eine streifenförmig strukturierte Blockierschicht
auf den Anteilen der Hartmaske vorgesehen sein, wobei die streifenförmigen Anteile
der Blockierschicht längs
der Streifen verlaufen, auf denen die Anteile der Hartmaske angeordnet
sind. Die Kontaktlöcher
sind in die Blockierschicht geätzt.
-
Bei
der Herstellung dieses Bauelementes wird vorzugsweise eine Hartmaskenschicht
auf eine Hauptseite eines Halbleitersubstrates aufgebracht und in
streifenförmige
Anteile, die parallel im Abstand zueinander verlaufen, strukturiert.
Unter Verwendung der so hergestellten Hartmaske werden streifenförmige dotierte
Bereiche, die als Bitleitungen vorgesehen sind, durch eine Implantation
eines Dotierstoffes an der Hauptseite des Halbleitersubstrates ausgebildet. Eine
Blockierschicht wird aufgebracht, die aus einem Material besteht,
das selektiv bezüglich
des Materials der Hartmaske geätzt
werden kann. Die Blockierschicht wird in streifenförmige Anteile,
die quer zu den Bitleitungen verlaufen, strukturiert. In der Blockier schicht
werden Kontaktlöcher
gebildet, die zumindest teilweise durch Anteile der Hartmaske seitlich
begrenzt werden. Anteile der Hartmaske, die nicht von der Blockierschicht
bedeckt sind, werden dann entfernt. Zusätzlich können die Anteile der Hartmaske
seitlich mit Spacern versehen werden, sodass die Implantation des
Dotierstoffes seitlich auf die zwischen den Spacern vorhandenen
Zwischenräume begrenzt
wird. Vor dem Aufbringen der Hartmaskenschicht kann ganzflächig eine
Speicherschichtfolge aufgebracht werden, die insbesondere für Charge-Trapping
geeignete dielektrische Materialien umfassen kann. In dieser Ausgestaltung
werden zumindest eine für
Charge-Trapping vorgesehene Speicherschicht und eine obere Begrenzungsschicht
entsprechend den streifenförmigen
Anteilen der Hartmaske strukturiert.
-
Es
folgt eine genauere Beschreibung von Beispielen des Halbleiterspeicherbauelementes
und des Herstellungsverfahrens anhand der beigefügten Figuren.
-
Die 1 zeigt
einen Querschnitt eines Zwischenproduktes nach der Strukturierung
der Hartmaske.
-
Die 2 zeigt
eine Draufsicht auf das Zwischenprodukt gemäß der 1.
-
Die 3 zeigt
den Querschnitt gemäß der 1 nach
einer Pocket-Implantation.
-
Die 4 zeigt
den Querschnitt gemäß der 3 nach
dem Aufbringen einer Spacerschicht.
-
Die 5 zeigt
eine Draufsicht gemäß der 2 nach
dem Aufbringen einer Blockierschicht.
-
Die 6 zeigt
einen Querschnitt gemäß der 4 zwischen
streifenförmigen
Anteilen der Blockierschicht.
-
Die 7 zeigt
einen Querschnitt gemäß der 4 durch
die streifenförmigen
Anteile der Blockierschicht.
-
Die 8 zeigt
den Querschnitt gemäß der 6 nach
dem Entfernen der Hartmaske.
-
Die 9 zeigt
den Querschnitt gemäß der 7 nach
dem Aufbringen einer weiteren Maske.
-
Die 10 zeigt
den Querschnitt gemäß der 9 nach
der Bildung von Kontaktlöchern.
-
Die 11 zeigt
die Draufsicht gemäß der 5 nach
der Bildung der Kontaktlöcher.
-
Ausführungsbeispiele
des Halbleiterspeicherbauelementes und bevorzugte Herstellungsverfahren
werden im Folgenden anhand eines Beispiels eines besonders bevorzugten
Herstellungsverfahrens in Verbindung mit den Figuren beschrieben. Die 1 ist
ein Querschnitt, der einen Ausschnitt eines Zwischenproduktes einer
Ausführungsform
des Halbleiterspeicherbauelementes nach der Bildung einer Hartmaske
zeigt. Ein Substrat 1 aus Halbleitermaterial, vorzugsweise
Silizium, das eine Hauptseite besitzt, wird bereitgestellt. Das
beschriebene Beispiel weist eine Speicherschichtfolge auf, die für Charge-Trapping vorgesehen
ist. Die Speicherschichtfolge hat eine untere Begrenzungsschicht 2 eines
geeigneten dielektrischen Materiales, die auf die Hauptseite des
Substrates aufgebracht wird. Eine Speicherschicht 3 eines
dielektrischen Materiales, das für
Charge-Trapping geeignet ist, wird auf die untere Begrenzungsschicht 2 aufgebracht.
Eine obere Begrenzungsschicht 4, die aus demselben Material wie
die untere Begrenzungsschicht 2 ausgebildet werden kann,
wird auf die Speicherschicht 3 aufgebracht. Diese Schichtfolge
kann insbesondere eine herkömmliche
Oxid-Nitrid-Oxid-Schichtfolge sein; sie kann statt dessen eine beliebige
andere dielektrische Schichtfolge sein, die für Charge-Trapping geeignet ist.
Die Speicherschichtfolge kann auch durch ein anderes Speichermedium
ersetzt werden. Eine Hartmaskenschicht 5, vorzugsweise
aus Siliziumnitrid, wird aufgebracht und mittels einer Maskentechnik strukturiert,
die vorzugsweise einen Lack 6, der durch Fotolithographie
strukturiert wird, einsetzt. Die Hartmaske 5 umfasst streifenartige
Anteile, die parallel im Abstand zueinander mit gleichbleibender
Breite angeordnet sind.
-
Die 2 zeigt
eine Draufsicht auf das Zwischenprodukt gemäß der 1 nach dem
Entfernen des Lackes 6. Die Position des Querschnittes
der 1 ist in der 2 mit der
gestrichelten Linie markiert. Zwischen den streifenförmigen Anteilen
der Hartmaske 5 sind in der 2 die streifenförmigen Bereiche
der oberen Begrenzungsschicht 4, die von der Hartmaske 5 frei
gelassen werden, erkennbar.
-
Die 3 zeigt
den Querschnitt gemäß der 1 nach
einer Pocket-Implantation. Wenn eine Speicherschichtfolge aus Oxid,
Nitrid und Oxid vorgesehen ist, werden die obere Begrenzungsschicht 4 und
die Speicherschicht 3 vorzugsweise in den Öffnungen
zwischen den streifenförmigen
Anteilen der Hartmaske 5 entfernt. Das untere Oxid der
unteren Begrenzungsschicht 2 wird vorzugsweise auf der Hauptseite
des Substrates 1 belassen. Dann kann eine Pocket-Implantation 7,
die in der 3 mit gestrichelten Linien angedeutet
ist, durch die Öffnungen der
Hartmaske 5 eingebracht werden. Die Pocket-Implantation kann
zum Beispiel einen p-Dotierstoff, insbesondere Boratome, umfassen.
Sie ist für
die vergrabenen Bitleitungen vorgesehen, die in nachfolgenden Verfahrensschritten
hergestellt werden. Abgesehen von dem Entfernen der oberen Begrenzungsschicht
und der Speicherschicht entspricht die Draufsicht auf das Zwischenprodukt
gemäß der 3 im
Wesentlichen der Draufsicht der 2.
-
Die 4 zeigt
den Querschnitt gemäß der 3 nach
dem Aufbringen einer Spacerschicht 8, die vorzugsweise
Oxid ist, wenn die Hartmaske 5 Nitrid ist. Die Spacerschicht 8 ist
vorzugsweise aus einem Material, das selektiv bezüglich des
Materials der Hartmaske 5 geätzt werden kann. Die Spacerschicht 8 wird
konform abgeschieden und dann anisotrop rückgeätzt, um die Spacer 9 auf
den Seitenwänden
der Hartmaske 5 zu bilden, wie durch die gestrichelten
Linien in der 4 angedeutet ist. Nach der Spacerbildung
werden vergrabene Bitleitungen 10 mittels einer Implantation
eines geeigneten Dotierstoffes in die Bereiche der Hauptseite zwischen den
Spacern 9 hergestellt. n-leitend dotierte Bitleitungen
zum Beispiel können
durch eine Implantation von Arsenatomen hergestellt werden.
-
Die 5 zeigt
die Draufsicht gemäß der 2 nach
dem nachfolgenden Aufbringen einer Blockierschicht 11,
die in streifenartige Anteile strukturiert wird, die quer zu den
Bitleitungen verlaufen. Die Blockierschicht 11 ist vorzugsweise
Oxid. Die streifenartigen Anteile werden in einem Bereich ausgebildet,
der für
die Bitleitungskontakte vorgesehen ist. Die streifenartigen Anteile
der Blockierschicht 11 können in der üblichen
Weise mittels einer weiteren Lackmaske und Fotolithographie strukturiert
werden. Vorzugsweise wird die Blockierschicht 11 zwischen den
streifenförmigen
Anteilen der Hartmaske 5 nicht vollständig entfernt. Das ist auch
in der 5 mit dem Bezugszeichen 11 angedeutet.
Die Querschnitte, die in der 5 markiert
sind, sind in den 6 und 7 dargestellt.
-
Die 6 zeigt
den Querschnitt zwischen den streifenförmigen Anteilen der Blockierschicht 11. Er
entspricht im Wesentlichen dem Querschnitt der 3,
allerdings mit dem Unterschied, dass restliche Anteile der Blockierschicht 11 auf
der unteren Begrenzungsschicht 2 zwischen den Anteilen
der Hartmaske verblieben sind. Aber die Blockierschicht 11 kann
auch vollständig
in diesen Bereichen entfernt werden. In den Bereichen zwischen den
streifenförmigen
Anteilen der Blockierschicht 11 werden die Spacer 9,
die aus demselben Material wie die Blockierschicht, insbesondere
Oxid, gebildet sein können,
vorzugsweise entfernt.
-
Die 7 zeigt
den Querschnitt durch einen der streifenförmigen Anteile der Blockierschicht 11. Dementsprechend
werden unter den Anteilen der Blockierschicht die Spacer 9 auf
den Seitenwänden der
Anteile der Hartmaske 5 stehen gelassen.
-
Die 8 zeigt
den Querschnitt gemäß der 6 nach
dem selektiven Entfernen der Hartmaske 5 bezüglich der übrigen Schichten.
Eine aus Nitrid gebildete Hartmaske wird vorzugsweise selektiv zu dem
Oxid der Blockierschicht 11 und der oberen Begrenzungsschicht 4 durch
eine Kombination aus Trockenätzen
und Nassätzen,
wie an sich bekannt, entfernt. Die 8 zeigt
auch, dass die restlichen dünnen
Schichten der Blockierschicht 11 das Material der Speicherschicht 3,
die Nitrid sein kann, schützen. Die
seitlichen Abmessungen der vergrabenen Bitleitungen können sich
mehr oder weniger unter die verbleibenden Anteile der Speicherschicht 3 erstrecken, was
auch von weiteren Ausheil- oder Diffusionsschritten abhängt.
-
Die 9 zeigt
den Querschnitt gemäß der 7 nach
dem Aufbringen einer weiteren Maske 12, die eine Lackmaske
oder Hartmaske sein kann und vorzugsweise eine Lackschicht ist,
die durch Fotolithographie strukturiert worden ist. Die weitere Maske 12 wird
verwendet, um die Blockierschicht 11 innerhalb derjenigen
Bereiche zu entfernen, die für die
Kontaktlöcher
vorgesehen sind. Die seitlichen Begrenzungen der herzustellenden
Kontaktlöcher sind
mit vertikalen gestrichelten Linien in der 9 wiedergegeben.
Aus der 9 ist auch erkennbar, dass die Öffnungen
der weiteren Maske 12 nicht genau an die seitlichen Dimensionen
der Kontaktlöcher angepasst
zu werden brauchen, da wegen der restlichen Anteile der Hartmaske 5 die
Kontaktlöcher
ohnehin selbstjustiert hergestellt werden.
-
Die 10 zeigt
den Querschnitt gemäß der 9 nach
der Bildung der Kontaktlöcher 13 und dem
Entfernen der weiteren Maske 12. Übrig bleibende Anteile der
Blockierschicht 11 werden auf den restlichen Anteilen der
Hartmaske 5 gelassen. In weiteren Verfahrensschritten können die
Kontaktlöcher 13 mit
elektrisch leitfähigem
Material gefüllt
werden, um die vergrabenen Bitleitungen zu kontaktieren.
-
Die 11 zeigt
eine Draufsicht gemäß der 5 nach
der Bildung der Kontaktlöcher 13 und dem
Aufbringen von Wortleitungen 14, die quer zu den Bitleitungen
verlaufen und in Gruppen zwischen zwei aufeinander folgenden streifenförmigen Anteilen
der Blockierschicht 11 angeordnet sind. Die verdeck ten
Konturen der seitlichen Begrenzungen der Bitleitungen 10 sind
durch gestrichelte Linien markiert und erstrecken sich in diesem
Beispiel seitlich unter die restlichen Anteile der Hartmaske 5 und
die restlichen Anteile der Speicherschicht 3. Wie bereits erwähnt, hängt die
genaue Position der seitlichen Begrenzungen der Bitleitungen von
weiteren Verfahrensschritten ab und kann zwischen verschiedenen Ausführungsformen
variieren. Obere seitliche Kanten der Hartmaske 5, die
nicht von den verbleibenden Anteilen der Blockierschicht 11 bedeckt
werden, sind innerhalb der Kontaktlöcher 13 erkennbar.
Die Anordnung, die in der 11 gezeigt
ist, ist nicht maßstabsgetreu
wiedergegeben; die seitlichen Abmessungen der Wortleitungen 14 und
der vergrabenen Bitleitungen 10 können von den in der 11 dargestellten
Abmessungen abweichen. Ebenso kann die Anzahl der Wortleitungen,
die zwischen zwei aufeinander folgenden streifenförmigen Anteilen
der Blockierschicht 11 angeordnet sind, variieren.
-
Infolge
des selektiven Ätzens
der Kontaktlöcher
bezüglich
des Materials der Hartmaske 5 und wegen der Anwendung der
Hartmaske 5 in dem Implantationsschritt zur Ausbildung
der vergrabenen Bitleitungen sind die Kontaktlöcher 13 bezüglich der
Bitleitungen in derjenigen Richtung selbstjustiert, die senkrecht
zu der Längserstreckung
der Bitleitungen verläuft.
Wenn eine vollständig
selbstjustierte Anordnung der Kontaktlöcher 13 in allen seitlichen
Richtungen gewünscht
ist, können
die Zwischenräume
zwischen den streifenförmigen
Anteilen der Blockierschicht 11 mit einer weiteren Schicht
gefüllt
werden, die aus einem Material ist, bezüglich dessen das Material der
Blockierschicht 11 selektiv geätzt werden kann. Diese weitere
Schicht kann zum Beispiel Nitrid sein. In diesem Fall werden die Öffnungen
in der weiteren Maske 12 so ausgebildet, dass sie den Bereich überlappen,
der in der Längsrichtung
der Bitleitungen von der weiteren Schicht eingenommen wird. Die weitere
Schicht bildet dann seitliche Begrenzungen der geätzten Kontaktlöcher. Auf
diese Weise können die
seitlichen Abmessungen der Kontaktlöcher 13 in der Längsrichtung
der Bitleitungen durch die seitlichen Abmessungen der streifenförmigen Anteile
der Blockierschicht 11 festgelegt werden. Die weitere Schicht
kann dann entfernt werden, und die Wortleitungen 14 können aufgebracht
werden.
-
- 1
- Substrat
- 2
- untere
Begrenzungsschicht
- 3
- Speicherschicht
- 4
- obere
Begrenzungsschicht
- 5
- Hartmaske
- 6
- Lack
- 7
- Pocket-Implantation
- 8
- Spacerschicht
- 9
- Spacer
- 10
- Bitleitung
- 11
- Blockierschicht
- 12
- weitere
Maske
- 13
- Kontaktloch
- 14
- Wortleitung