CN100508180C - 半导体存储器件及其制造方法 - Google Patents

Abstract

在存储单元阵列中，通过利用牺牲硬掩模层注入掺杂剂制作位线，所述硬掩模层稍后由多晶硅形成的栅电极取代。横跨位线行进的存储单元阵列条状区域被待要由位线接触占据的阻挡层限制。在这些区域内，硬掩模被用来形成与注入埋置位线自对准的接触孔。在这些阻挡区域之间，垂直于位线布置字线。

Description

半导体存储器件及其制造方法

技术领域

本发明涉及半导体存储器件，此存储器件包含埋置的位线以及位线上表面上的电接触。

背景技术

德国专利申请DE 10110150 A1描述了一种在存储单元阵列中制作金属化埋置位线的方法。位线接触排列在多晶硅栅电极之间。字线横跨于埋置的位线，且包含另一多晶硅层。当构造字线时，分立的栅电极由第一多晶硅条形成。此方法没有提供应用自对准位线接触的可能性。接触与埋置位线的不充分对准可能引起短路，从而对器件性能造成致命的影响。

电可编程可擦除非易失性存储单元能够实现为包含介电材料的存储层序列的电荷捕获存储单元。适合于电荷捕获的存储层被排列在能带隙大于存储层的上介电材料边界层和下介电材料边界层之间。存储层序列被排列在半导体本体内的沟道区与利用外加电压来控制沟道的栅电极之间。

在编程过程中，沟道区中的载荷子被感生穿透下边界层，并被捕获在存储层中。被捕获的载荷子改变了单元晶体管结构的阈值电压。借助于施加适当的读出电压，能够读取不同的编程状态。电荷捕获存储单元的例子是SONOS存储单元，其中，边界层是氧化物，而存储层是半导体材料的氮化物，通常是硅的氮化物。

B.Eitan等人的论文“NROM：a Novel Localized Trapping，2-BitNonvolatile Memory Cell”，IEEE Electron Device Letters，vol.21，pp.543-545(2000)描述了一种具有氧化物、氮化物、氧化物的存储层序列的电荷捕获存储单元，其尤其适于以与编程电压相反的读出电压工作(反读出)。NROM单元能够被沟道热电子(CHE)编程，这些热电子从源到漏被加速，以得到足够的能量穿透下边界层，而且，可利用从沟道区注入热空穴，或利用Fowler-Nordheim隧穿擦除。此氧化物-氮化物-氧化物层序列被设计成避免载荷子的直接隧穿，从而确保所捕获的载荷子的垂直保持。这些氧化物层被规定具有大于5nm的厚度。

可以用另一介电材料代替此存储层，只要能带隙小于边界层的能带隙即可。能带隙的差别应该尽可能大，以确保良好的载荷子限制，从而得到良好的数据保持。当采用二氧化硅作为边界层时，存储层可以是氧化钽、硅化镉、氧化钛、氧化锆、或氧化铝。本征导电(不掺杂)的硅也可以用作存储层材料。

发明内容

本发明使得能够制作具有自对准接触的埋置位线，所述自对准接触位于排列于位线上方的字线组之间。通过不使用多晶硅掩模而使用牺牲硬掩模层注入掺杂剂，来制作这些位线，所述牺牲硬掩模层稍后由存储单元阵列中的多晶硅形成的栅电极代替。横跨位线行进的存储单元阵列条状区域，被保留以备由位线接触占据。在这些区域内，硬掩模被用来形成与注入的埋置位线自对准的接触孔。

第一方面，本发明提供了半导体存储器件，其包含具有主表面的衬底；在衬底主表面处形成为平行掺杂条的多个位线；在位线上排列成组，且横跨位线彼此平行行进的多个字线；沿横跨位线且位于字线组之间的主表面条状区域排列的硬掩模的多个部分；以及位于这些硬掩模部分之间且在位线上方的多个接触孔。

第二方面，本发明提供了半导体存储器件，其包含具有主表面的衬底；在主表面处形成为掺杂区的多个埋置位线；横跨位线上方排列成组的多个字线；具有侧壁并沿字线组之间的主表面条状区域排列的硬掩模的多个部分；排列在这些硬掩模部分之间的位线上方的多个接触孔；以及形成接触孔的横向边界的硬掩模侧壁区。

第三方面，本发明提供了制作半导体存储器件的方法，所述方法包括：提供具有主表面的衬底；施加硬掩模层并将其构造成形成硬掩模的部分；向主表面中注入掺杂剂掺杂区，所述掺杂区用作位线并以彼此平行的条状方式沿第一方向排列；由可相对于硬掩模选择性蚀刻的材料形成阻挡层；此阻挡层被构造成条状部分，这些条状部分沿横跨第一方向的第二方向延伸；以及在阻挡层中蚀刻接触孔。

第四方面，本发明提供了制作半导体存储器件的方法，所述方法包括：向具有主表面的衬底提供硬掩模层，此硬掩模层被构造成彼此相距一定距离平行延伸的条状部分，形成硬掩模；通过注入掺杂剂，形成用作位线的条状掺杂区；由可相对于硬掩模选择性蚀刻的材料形成阻挡层；将此阻挡层构造成横跨位线的条状部分；在阻挡层中形成接触孔，这些接触孔至少部分地被各硬掩模部分横向限制；以及清除了未被阻挡层覆盖的硬掩模部分。

第五方面，本发明提供了制作半导体存储器件的方法，利用所述方法，提供具有主表面的衬底；施加硬掩模，此硬掩模包含彼此相距一定距离平行排列且具有侧壁的条状部分；施加隔离物层，且蚀刻该隔离物层，以便在所述侧壁处形成隔离物；对隔离物之间的主表面执行掺杂剂的注入，以便形成用作位线的掺杂区；在所述硬掩模上施加由可相对于硬掩模材料选择性蚀刻的材料形成的阻挡层；将此阻挡层构造成横跨硬掩模条状部分行进的条状部分；清除未被阻挡层覆盖的硬掩模部分；以及在位线上方的阻挡层内形成接触孔，使这些接触孔至少部分地被硬掩模横向限制。

第六方面，本发明提供了制作半导体存储器件的方法，利用所述方法，提供具有主表面的衬底；将下边界层施加于该主表面上；将适合于电荷捕获的介电材料的存储层施加于该下边界层上；将上边界层施加于该存储层上；在上边界层上施加硬掩模，此硬掩模包含彼此相距一定距离平行排列且具有侧壁的条状部分；根据硬掩模的条状部分构造上边界层和存储层；施加隔离物层且对其进行蚀刻，以便在硬掩模的侧壁处形成隔离物；将掺杂剂注入到隔离物之间的主表面中，以形成用作位线的掺杂区；将阻挡层施加于硬掩模上，此阻挡层由可相对于硬掩模选择性蚀刻的材料形成，并被构造成横跨硬掩模条状部分行进的条状部分；清除未被阻挡层覆盖的硬掩模部分；以及在位线上方的阻挡层内形成接触孔，使这些接触孔至少部分地被硬掩模的侧壁横向限制。

从下列的附图简要说明、详细描述、以及所附权利要求和附图，本发明的这些和其它的目的、特点、以及优点将显而易见。

附图说明

为了更完整地理解本发明及其优点，以下结合附图来参照下列的描述，其中：

图1示出了结构化硬掩模之后的中间产品的剖面。

图2示出了根据图1的中间产品的平面图。

图3示出了袋状注入(pocket implantation)之后的根据图1的剖面。

图4示出了施加隔离物层之后的根据图3的剖面。

图5示出了施加阻挡层之后的根据图2的平面图。

图6示出了阻挡层的条状部分之间的根据图4的平面图。

图7示出了穿过阻挡层的条状部分的根据图4的剖面。

图8示出了清除硬掩模之后的根据图6的剖面。

图9示出了施加另一掩模之后的根据图7的剖面。

图10示出了形成接触孔之后的根据图9的剖面。

图11示出了形成接触孔之后的根据图5的平面图。

附图标记清单：

1    衬底

2    下边界层

3    存储层

4    上边界层

5    硬掩模

6    抗蚀剂

7    袋状注入

8    隔离物层

9    隔离物

10   位线

11   阻挡层

12   另一掩模

13   接触孔

14   字线

具体实施方式

作为特别优选的制作方法的实例，现在结合附图来描述半导体存储器件和优选制作方法的各个实施例。图1是一个剖面，示出了形成硬掩模之后的本发明半导体存储器件一个实施例的中间产品剖面。提供了具有主表面的优选是硅的半导体材料衬底1。所述例子包含为电荷捕获而提供的存储层序列。此存储层序列具有施加于衬底主表面的适当介电材料的下边界层2。适合于电荷捕获的介电材料存储层3施加于下边界层2上。可以由与下边界层2相同的材料形成的上边界层，施加于存储层3上。此层序列尤其可以是标准的氧化物-氮化物-氧化物层序列；也可以是适合于电荷捕获的任何其它介电层序列。可以用其它的储存装置来代替此存储层序列。施加和结构化优选是氮化硅的硬掩模层5，该硬掩模层5优选借助于使用抗蚀剂6的掩模技术通过光刻方法结构化。硬掩模5包含彼此相距一定距离平行排列的具有恒定横向尺寸的条状部分。

图2是清除抗蚀剂6之后的根据图1的中间产品的平面图。在图2中，用虚线指出了图1的剖面位置。在图2中还示出了硬掩模5的条状部分之间的没有硬掩模5的上边界层4的条状区域。

图3示出了袋状注入之后的根据图1的剖面。若提供氧化物、氮化物、以及氧化物的存储层序列，则优选在硬掩模5的条状部分之间的开口中，清除上边界层4和存储层3。下边界层2的底部氧化物优选保留在衬底1的主表面上。然后可以通过硬掩模5的开口引入图3中虚线所示的袋状注入7。此袋状注入可以包含例如p掺杂剂，特别是硼原子。该袋状注入是为在进一步的方法步骤中形成的埋置位线而提供的。除了清除上边界层和存储层这点不同之外，根据图3的中间产品的平面图基本上与图2所示的平面图相同。

图4示出了施加隔离物层8之后的根据图3的剖面，若硬掩模5是氮化物，则该隔离物层优选是氧化物。隔离物层8优选由相对于硬掩模5的材料可选择性蚀刻的材料形成。如图4中虚线所示，隔离物层8被共形地施加，然后被各向异性地回蚀，以便在硬掩模5的侧壁上形成隔离物9。在形成隔离物之后，通过在隔离物9之间的主表面区域中注入适当的掺杂剂，来形成埋置的位线10。例如，通过注入砷原子，可以制作n掺杂的位线。

图5示出了随后施加阻挡层11之后的根据图2的平面图，此阻挡层11被构造成横跨位线行进的条状部分。阻挡层11优选是氧化物。这些条状部分形成在为位线接触提供的区域内。可以通常的方式利用另一抗蚀剂层和光刻方法，来构造阻挡层11的条状部分。优选地，在硬掩模5的条状部分之间，不完全清除阻挡层11。在图5中也用附图标记11指出了这一点。图5中所指示的剖面示于图6和7中。

图6示出了阻挡层11的条状部分之间的剖面。此剖面基本上与图3的剖面相同，不同之处在于阻挡层11的残留部分已经保留在硬掩模各部分之间的下边界层2上。但在这些区域内可以完全清除阻挡层11。优选在阻挡层11的条状部分之间的区域内，清除可由与阻挡层相同的材料(特别是氧化物)形成的隔离物9。

图7示出了穿过阻挡层11的条状部分之一的剖面。于是，在阻挡层各部分下方，隔离物9保留在硬掩模5各部分的侧壁上。

图8示出了相对于其它各层选择性清除硬掩模5之后的根据图6的剖面。优选利用本来已知的干法蚀刻和湿法蚀刻的组合，相对于阻挡层11和上边界层4的氧化物选择性清除由氮化物形成的硬掩模。图8还示出了阻挡层11的残留薄层保护存储层3的可以是氮化物的材料。埋置位线的横向尺寸可以在存储层3的剩余部分下方或多或少地延伸，这取决于进一步的退火或扩散步骤。

图9示出了施加另一掩模12之后的根据图7的剖面，此另一掩模12可以是抗蚀剂掩模或硬掩模，且优选是已经用光刻方法结构化的抗蚀剂层。此另一掩模12用来清除为接触孔提供的区域内的阻挡层11。在图9中用垂直虚线来表示待要形成的接触孔的横向边界。从图9还可见，由于硬掩模5的残留部分使接触孔的产生变得自对准，故此另一掩模12的开口无须精确地适合接触孔的横向尺寸。

图10示出了形成接触孔13并清除另一掩模12之后的根据图9的剖面。阻挡层11的剩余部分保留在硬掩模5的剩余部分上。在进一步的方法步骤中，可以用导电材料来填充接触孔13，以便与埋置的位线相接触。

图11示出了形成接触孔13和施加字线14之后的根据图5的平面图，此字线横跨位线行进，并在阻挡层11的二个相继条状部分之间排列成组。位线10横向边界的隐藏轮廓由虚线表示，且在本例子中在硬掩模5残留部分以及存储层3剩余部分下方横向延伸。如已经指出的那样，位线横向边界的准确位置依赖于后续方法步骤，并在不同的实施例之间可以变化。未被阻挡层11剩余部分覆盖的硬掩模5上部横向边缘，被示于接触孔13内。图11所示的布置未按比例绘制；字线14和埋置位线10的横向尺寸可以偏离于图11所示的尺寸。排列在阻挡层11的二个相继条状部分之间的字线的数目也可以变化。

由于接触孔相对于硬掩模5材料的选择性蚀刻，以及由于硬掩模5在埋置位线注入步骤中的应用，接触孔13在与位线纵向延伸正交的方向上相对于位线自对准。若希望接触孔沿所有横向方向都自对准排列，则可以用另一层来填充阻挡层11的条状部分之间的空间，此另一层由阻挡层11的材料对其能够被选择性蚀刻的材料形成。此另一层可以是例如氮化物。在此情况下，以如下方式形成另一掩模12中的开口：它们沿位线的纵向与由此另一层占据的区域交叠。此另一层则形成被蚀刻的接触孔的横向边界。于是，接触孔13沿位线纵向方向的横向尺寸可由阻挡层11的条状部分的横向尺寸限定。然后可以清除此另一层，并且施加字线14。

虽然已经详细地描述了本发明及其优点，但应该理解的是，此处能够作出各种改变、替换、以及变更而不偏离所附权利要求所定义的本发明的构思与范围。

Claims (15)

1.一种制作半导体存储器件的方法，此方法包括：

提供具有主表面的衬底；

施加硬掩模层；

将所述硬掩模层构造成形成硬掩模的各个部分；

将掺杂剂注入到所述主表面中，以在所述衬底中形成掺杂区，所述掺杂区以彼此平行的条状方式沿第一方向排列并被提供为位线；

施加由可相对于硬掩模选择性蚀刻的材料形成的阻挡层；

在沿横跨所述第一方向的第二方向延伸的条状部分内，构造所述阻挡层；以及

在被所述硬掩模的所述部分横向限制的所述阻挡层内，形成接触孔。

2.根据权利要求1的方法，其中：

以彼此相距一定距离平行延伸的条状部分的形式形成所述硬掩模；并且

在所述构造所述阻挡层之后、所述形成接触孔之前还包括以下步骤：

利用所述阻挡层的所述条状部分作为掩模，清除未被阻挡层覆盖的所述硬掩模的部分。

3.根据权利要求2的方法，还包括：

在所述形成接触孔之后，在位于所述阻挡层的所述条状部分之间的所述主表面的区域内，沿所述第二方向布置字线。

4.根据权利要求2的方法，还包括：

在位于所述阻挡层的所述条状部分之间的所述主表面的区域内，布置另一适合于硬掩模的材料层；并形成所述接触孔，使之在所述第一方向上被所述另一适合于硬掩模的材料层限制，并在所述第二方向上被所述硬掩模限制。

5.根据权利要求1-4之一的方法，还包括：

由氮化物形成所述硬掩模。

6.根据权利要求1-4之一的方法，还包括：

由氧化物形成所述阻挡层。

7.根据权利要求1-4之一的方法，还包括：

在施加所述硬掩模层之前，将介电材料层序列施加到所述主表面，所述介电材料层序列被提供作为储存装置，且至少包含下边界层、适合于电荷捕获的存储层、以及上边界层。

8.一种制作半导体存储器件的方法，此方法包括：

提供具有主表面的衬底；

施加硬掩模层；

将所述硬掩模层构造成形成硬掩模的各个部分，其中，以彼此相距一定距离平行延伸的条状部分的形式形成所述硬掩模；

通过向所述主表面中注入掺杂剂，形成用作位线的掺杂区，这些掺杂区以条状方式沿第一方向排列；

施加由可相对于硬掩模选择性蚀刻的材料形成的阻挡层；

在沿横跨所述第一方向的第二方向延伸的条状部分中，构造所述阻挡层；

清除未被所述阻挡层覆盖的所述硬掩模的部分；

在所述阻挡层中形成接触孔，这些接触孔至少部分地被所述硬掩模的所述部分横向限制。

9.一种制作半导体存储器件的方法，包括：

提供具有主表面的衬底；

施加硬掩模，此硬掩模包含彼此相距一定距离平行排列且具有侧壁的条状部分；

施加隔离物层；

对所述隔离物层进行蚀刻，以便在所述侧壁处形成隔离物；

对所述隔离物之间的所述主表面执行掺杂剂的注入，以便形成用作位线的掺杂区；

在所述硬掩模上施加阻挡层，所述阻挡层由可相对于所述硬掩模可选择性地蚀刻的材料形成；

将所述阻挡层构造成横跨所述硬掩模的所述条状部分行进的条状部分；

清除未被所述阻挡层覆盖的所述硬掩模的部分；以及

在所述位线上方的所述阻挡层内形成接触孔，所述接触孔至少部分地被所述硬掩模横向限制。

10.根据权利要求9的方法，还包含：

在施加所述硬掩模层之前，在所述主表面上施加下边界层，在所述下边界层上施加适合于电荷捕获的介电材料的存储层，以及在所述存储层上施加上边界层。

11.根据权利要求10的方法，还包括：

根据所述硬掩模的所述条状部分，构造所述上边界层和所述存储层。

12.根据权利要求10或11的方法，还包括：

施加氮化物的所述硬掩模以及氧化物的所述阻挡层。

13.根据权利要求10或11的方法，还包括：

在所述形成接触孔之后，在所述阻挡层的所述条状部分之间布置字线，所述字线横跨所述位线行进。

14.根据权利要求10或11的方法，还包括：

在所述阻挡层的所述条状部分之间施加另一硬掩模；以及

形成将被所述硬掩模和所述另一硬掩模限制的所述接触孔。

15.根据权利要求10或11的方法，还包括：

在施加所述隔离物层之前，在所述硬掩模的所述条状部分之间执行袋状注入。

Images