JP2007524233A - 短チャネル効果を減少させる埋め込みチャネルフラッシュ構造 - Google Patents
短チャネル効果を減少させる埋め込みチャネルフラッシュ構造 Download PDFInfo
- Publication number
- JP2007524233A JP2007524233A JP2006533937A JP2006533937A JP2007524233A JP 2007524233 A JP2007524233 A JP 2007524233A JP 2006533937 A JP2006533937 A JP 2006533937A JP 2006533937 A JP2006533937 A JP 2006533937A JP 2007524233 A JP2007524233 A JP 2007524233A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- gate insulating
- memory cell
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 title abstract description 6
- 230000015654 memory Effects 0.000 claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 37
- 229910052581 Si3N4 Inorganic materials 0.000 description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 19
- 235000012239 silicon dioxide Nutrition 0.000 description 18
- 239000000377 silicon dioxide Substances 0.000 description 18
- 239000000463 material Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
一般的に電界効果トランジスタ(FET)から形成されるメモリセルは、半導体基板にN型またはP型不純物を注入することによって半導体基板の活性領域に形成される、ソースおよびドレインを含んでいる。ソースおよびドレインの間にはチャネル(または本体)領域が配置される。本体領域の上にはゲート電極が配置される。このゲート電極と本体は、ゲート絶縁層によって隔てられている。
バルク・フォーマット中(例えばシリコン基板に形成されている活性領域)、またはSOI(semiconductor-on-insulator)フォーマット中(例えば、シリコン基板上に配置される絶縁層上に配置されるシリコンフィルム中)にメモリセルを形成することができることが注目される。
比較的短い長さのチャネルを有するFETデバイスにおいては、FETは、短チャネル効果(SCE)と呼ばれる多くの好ましくない電気的特性を呈する場合がある。
SCEは一般に、ゲートがチャネル領域を適切に制御していない場合に生じる。SCEは、スレショルド電圧(しきい値電圧)(Vt)のロールオフ、オフ電流(off current)(Ioff)のロールアップ、およびDIBL(drain induced barrier lowering)を含む。物理的な寸法が減少するにつれて、SCEはより深刻になり得る。
SCEは、FETデバイスにおいて使用される結晶質の本来的性質によるものである。
すなわち、ソース/本体とドレイン/本体における、バンドギャップおよび拡散電位は、チャネル長のリダクションのような物理的なデバイス寸法のリダクションでスケーリングすることができない。
以下、添付の図面とともに本発明を詳細に説明する。図面においては、類似する要素には類似する参照番号が付されている。
ソース領域54およびドレイン領域56は、ウェーハ58の表面から埋め込みチャネル領域52まで広がる。
トレンチ領域59は、埋め込みチャネル領域52上、およびソース領域54とドレイン領域56との間の基板中に形成される。
ゲート絶縁層60は、トレンチ領域59の底部および側壁に沿って形成される。したがってゲート絶縁層60は、例えば図1Aに示すように、トレンチ領域59の「トレンチ形状」を維持する。
このゲート絶縁層60は、例えばSiO2を含んでいる。
フローティングゲート層68はトレンチ領域59中に存在する。このフローティングゲート層68上には、例えばポリシリコン制御ゲートのような制御ゲート層70がある。
ゲート間絶縁膜72は、制御ゲート層70とフローティングゲート層68との間に設けられている。これによりフローティングゲート層68から制御ゲート層70が分離される。
ある実施形態の一例においては、ゲート間絶縁膜は酸化物−窒化物−酸化物(ONO)層である。
ONOからなるゲート絶縁層は、当業者に周知であり、ここには詳細に記載しない。
図1Bは、上層の二酸化シリコン層72aと下層の二酸化シリコン層72cとの間にはさまれたシリコン窒化物層72bを含んでいるONO層72を簡潔に示す図である。
SCEは、デバイスの物理的寸法、特にFETチャネル長がスケールダウンするにつれて、より深刻になる。
この結果は、接合部におけるバンドギャップおよび拡散電位は(シリコンのような)結晶質の本来的性質(内部定数)であるという事実、およびデバイス寸法におけるさらなるリダクションでスケーリングできないという事実によるものである。
特に、本発明の埋め込みチャネル領域52は、ソース領域54とドレイン領域56との間の距離に制限されない。
より明確には、チャネル領域52はソース領域54およびドレイン領域56より下にあるので、チャネル領域52はソース領域54およびドレイン領域56の境界を越えて伸びることができる(例えば、ソース領域およびドレイン領域の下に実質的に「U」字型のチャネルを形成する)。
このプロセスは、半導体材料の層58を提供するステップから開始する(ステップ102)。
図3Aに示すように、ソース領域54およびドレイン領域56を半導体ウェーハ58中に形成する(ステップ104)。ソース領域54およびドレイン領域56を形成する一般的な方法は、ソース・ドレイン・チャネル・マスクで半導体ウェーハ58の上面領域を覆い、N+ソース領域54およびN+ドレイン領域56を提供すべく、N+ドーパントを注入することを含んでいる。ソース領域54およびドレイン領域56を活性化すべく、急速熱アニーリング(RTA)を実行することができる。
このような、ソース領域54およびドレイン領域56を形成するためのドーパントの注入および活性化のプロセスは、集積回路の製造分野におおける当業者に周知である。
Pチャネルメモリセルについて記載したが、当業者であれば、このメモリセルが単なる例示であり、Nチャネルおよび(または)Pチャネルデバイスの双方をウェーハ58上に形成することができることを認識するであろう。
例えば、トレンチ59に対応する領域を定義し露出させるべく、ウェーハ58の表面上に窒化シリコンマスクを形成することにより、シリコンデバイス層をエッチングする。
その後、ウェーハ58の上面に窒化シリコン層をたい積することにより窒化シリコン層を形成し、メモリセル上に窒化シリコンマスクを形成すべく、従来のフォトリソグラフィ技術を使用してこの窒化シリコンをパターン化およびエッチングする。
マスクされた後、臭化水素(Hbr)のようなエッチング化合物を用いる異方性エッチングにより、これらの領域中にトレンチ59がエッチングされる。
これらのゲート絶縁層は、50オングストロームから150オングストロームのオーダの厚みを有しており、例えば、二酸化シリコンを用いて形成される。ある実施形態の一例では、ゲート絶縁層の厚みは約100オングストロームである。
ゲート絶縁層60を生成するための従来技術は、SiH4またはTEOSのような化合物を使用し、二酸化シリコンを形成すべくこのような化合物を酸化させるために熱酸化を実行することを含んでいる。また、当業者に周知の他の技術を使用してもよい。
例えば、フローティングゲートは一般的に、ゲート絶縁層の露出面上にドープされたポリシリコンの共形層をたい積することにより形成される。
ドープされたポリシリコン層は一般的に、従来の化学蒸着法(CVD)またはプラズマCVD(plasma enhanced chemical vapor deposition)またはこれらに類するものを使用して形成される。
フローティングゲート層59はその後、ウェーハ58の表面から選択的に除去される。
ONO層72は、従来のたい積技術を使用して、フローティングゲート68上に形成される。例えば、シリコン窒化物層77bは、約40〜80オングストロームの厚みに形成される。例えば、上層の二酸化シリコン層が約30〜70オングストロームの厚みに形成されている一方、下層の二酸化シリコン層72cが約30〜70オングストロームの厚みに形成される。
従来認識されるように、ONO層72は、フローティングゲート層68上に第1二酸化シリコンフィルムを形成し、この二酸化シリコン上に窒化シリコンのフィルムをたい積し、その後、この窒化シリコンのフィルム上に第2二酸化シリコンフィルムをたい積することを含んだ3つの段階プロセスによって形成することができる。
制御ゲート層70の形成は、当業者に公知のように、低圧化学蒸着法を使用して、ゲート間絶縁膜72の表面にポリシリコン材料層をたい積するステップを含む。
所望の位置にゲートスタック74を形成すべく、例えば周知のフォトリソグラフィおよび選択エッチング方法によって制御ゲート層70およびゲート間絶縁膜72を選択的に除去する。
適したエッチング方法の一例は、適切なエッチャントを使用したリアクティブイオンエッチング(RIE)である。ステップ118において、当該技術分野において知られている種々様々な他の適切なゲート構造を形成することができることが認識されるであろう。
メモリセル50は、制御ゲート70に対する電気的接続を確立すべく、ゲート電極コンタクトを形成することができる。必要な場合、ソースおよびドレインコンタクトもまた提供することができる。
キャップ(または不動態化)層、ビア、コンダクタライン、およびウェーハ58上に形成されたデバイスを相互に接続する他の適切なコンポーネントのような他のコンポーネントもまた提供することができる。
より詳しくは、本実施形態は、ソース領域およびドレイン領域の下に形成される埋め込みチャネル領域を利用するメモリセルを実装する。
この埋め込みチャネルは、従来のチャネルデザインを実装する同様にスケーリングされたデバイスと比較した場合、より長いチャネル領域を有するものとすることができるので、SCEを減少させる。
その結果、ゲート絶縁層60にかかる強電界によって「ファウラー・ノルドハイム・トンネリング」と呼ばれる現象が生じる。
このプロセスの間、コアのセルの埋め込みチャネル領域52内の電子がゲート絶縁層をトンネリングして通りぬけてフローティングゲート68に入り、フローティングゲート内に捕獲される。これは、フローティングゲートがゲート間絶縁膜72とゲート絶縁層60とに囲まれているからである。
あるいは、正電圧をドレイン領域56に印加し、ソース領域54を接地する。
したがって、横方向の電界(lateral filed)は、ソース領域からドレイン領域への電子を加速するように形成される。
これらの電子がドレイン領域に近づき、チャネルホットエレクトロンになるにつれて、これらの電子はエネルギーを得る。
一方、正電圧(約7〜10ボルト)を制御ゲート70に印加すると、垂直方向の電界は、酸化シリコンのバリアを超えてフローティングゲート68に飛ぶように、ドレイン領域56近辺のホットエレクトロンを引きつけるように形成される。
捕獲された電子に起因して、セルのスレショルド電圧が上昇する。捕獲された電子によるセルのスレショルド電圧(よって、チャネルのコンダクタンス)の変化こそが、セルのプログラムを可能にしているものである。
このような条件下において、フローティングゲート68とソース領域54の間のゲート絶縁層60に電界がかかる。
フローティングゲートに捕獲されている電子は、ソース領域(またはチャネル領域)を被覆しているフローティングゲートの部分に向かって流れ、集積し、ゲート絶縁層を通ったファウラー・ノルドハイム・トンネリングの方法によって、フローティングゲートからソース領域に引き抜かれる。
電子がフローティングゲートから取り除かれると、セルは消去される。
これはプログラミングの方法と似ているが、読み込みの間にはプログラミングの間より低いレベルの電圧が印加される点で相違する。
フローティングゲートが導電性であるので、捕獲された電荷は、フローティングコンダクタ全体にわたり、均等に分散する。
よって、プログラムされたデバイスにおいては、スレショルド値はチャネル全体において高い。また、読み込みプロセスは対称になる。
このことは、ドレインに電圧が印加されていても印加されていなくても、ソースが接地されていてもいなくても変わらない。
ソース領域154およびドレイン領域156は、ウェーハ158の表面から埋め込みチャネル領域152まで広がる。
トレンチ領域159は、埋め込みチャネル領域152上、およびソース領域154とドレイン領域156との間の基板中に形成される。
ゲート絶縁層160は、トレンチ領域159の底部および側壁に沿って形成される。したがってゲート絶縁層160は、例えば図4Aに示すように、トレンチ領域159の「トレンチ形状」を維持する。
このゲート絶縁層160は、例えば100オングストロームから300オングストロームのオーダの厚みを有している。
ある実施形態の一例においては、ゲート絶縁層160はONO層である。
ゲート絶縁層160は、絶縁層160a、160cが電荷捕獲層160bを絶縁し、ゲート絶縁層160の上側および下側の双方を絶縁するように、トレンチ領域159中に形成される。
例えば、トレンチ領域159の下面159aに沿って、各層160a、160b、160cは実質的に下面159aに平行である。ゲート絶縁層160がトレンチ領域159の側壁159bに沿って形成されるので、各層160a、160b、160cは、側壁159bと実質的に平行である。
ソース接合部164およびドレイン接合部166においては、各層160a、160b、160cはウェーハ158の上面と実質的に平行に形成される。
さらに、電荷捕獲層160bがソース領域154およびドレイン領域156と接続しないようにするために、ゲート絶縁層160はメモリセル150のドレイン領域156およびソース領域154上に広がる。
制御ゲート層170は、ソース領域154およびドレイン領域156の間のゲート絶縁層160によって形成されたトレンチ領域159内およびその上に存在する。
特に、本発明の埋め込みチャネル領域152は、ソース領域154とドレイン領域156との間の距離に制限されていない。
より明確には、埋め込みチャネル領域152はソース領域154およびドレイン領域156より下にあるので、チャネル領域152はソース領域154およびドレイン領域156の境界を越えて伸びることができ、「U」字型チャネルを形成することができる。このように、同様にスケーリングされた従来の構成よりも、より長いチャネルが生成される。
このプロセスは、半導体材料の層158を提供するステップから開始する(ステップ202)。
図6Aに示すように、ソース領域154およびドレイン領域156を半導体ウェーハ158中に形成する(ステップ204)。ソース領域154およびドレイン領域156を形成する一般的な方法は、ソース・ドレイン・チャネル・マスクで半導体ウェーハ158の上面領域を覆い、N+ソース領域154およびN+ドレイン領域156を提供すべく、N+ドーパントを注入することを含んでいる。ソース領域154およびドレイン領域156を活性化すべく、急速熱アニーリング(RTA)を実行することができる。
このような、ソース領域154およびドレイン領域156を形成するためのドーパントの注入および活性化のプロセスは、集積回路の製造分野におおける当業者に周知である。
Pチャネルメモリセルについて記載したが、当業者であれば、このメモリセルが単なる例示であり、Nチャネルおよび(または)Pチャネルデバイスの双方をウェーハ58上に形成することができることを認識するであろう。
例えば、トレンチ領域159に対応する領域を定義し露出させるべく、ウェーハ158の表面上に窒化シリコンマスクを形成することにより、シリコンデバイス層をエッチングする。
その後、ウェーハ158の上面に窒化シリコン層をたい積することにより窒化シリコン層を形成し、メモリセル上に窒化シリコンマスクを形成すべく、従来のフォトリソグラフィ技術を使用してこの窒化シリコンをパターン化およびエッチングする。
マスクされた後、臭化水素(Hbr)のようなエッチング化合物を用いる異方性エッチングにより、これらの領域中にトレンチ159がエッチングされる。
図6Cに示すように、ゲート絶縁層160は、トレンチ領159の形状に一致するように形成される。
さらにこのゲート絶縁層は、ソース領域およびドレイン領域156上に形成され得る。
ある実施形態の一例においては、このゲート絶縁層はONO層160を使用して形成される。
このONO層160は、従来のたい積技術を使用して、約100〜300オングストロームの厚みに形成される。シリコン窒化物層160bは、約40〜100オングストロームの厚みに形成される。
例えば、上層の二酸化シリコン層160aが約40〜100オングストロームの厚みに形成されている一方、下層の二酸化シリコン層160cが約30〜100オングストロームの厚みに形成される。
従来認識されているように、ONO層160は、第1二酸化シリコンフィルムを形成し、この二酸化シリコン上に窒化シリコンのフィルムをたい積し、その後、この窒化シリコンのフィルム上に第2二酸化シリコンフィルムをたい積することを含んだ3つの段階プロセスによって形成することができる。
他の実施形態においては、窒化物層上の第2酸化物は、例えばAl2O3のような高誘電率(High-k)材料と置換することができる。
ここでは、「スタンダード高誘電率材料」は、10より下の比誘電率を有する材料または材料のスタックを意味し、「高誘電率材料」は、約10以上の比誘電率を有する材料または材料のスタックを意味する。
制御ゲート層170は残りのトレンチ領域159のすべてを実質的に塞ぎ、ウェーハ158の表面上に広がり得る。
制御ゲート層170の形成は、当業者に周知のように、例えば低圧化学蒸着法を使用して、ゲート絶縁層160の表面にポリシリコン材料層をたい積するステップを含む。
所望の位置にゲートスタック174を形成すべく、例えば周知のフォトリソグラフィおよび選択エッチング方法によって制御ゲート層170およびゲート絶縁層159を選択的に除去することができる。
適したエッチング方法の一例は、適切なエッチャントを使用したリアクティブイオンエッチング(RIE)である。ステップ214において、当該技術分野において知られている種々様々な他の適切なゲート構造を形成することができることが認識されるであろう。
メモリセル150は、制御ゲート170に対する電気的接続を確立すべく、ゲート電極コンタクトを形成することができる。必要な場合、ソースおよびドレインコンタクトもまた提供することができる。
キャップ(または不動態化)層、ビア、コンダクタライン、およびウェーハ158上に形成されたデバイスを相互に接続する他の適切なコンポーネントのような他のコンポーネントもまた提供することができる。
より詳しくは、本実施形態は、ソース領域およびドレイン領域の下に形成される、埋め込みチャネル領域を利用するメモリセルを実装する。
この埋め込みチャネルは、従来のチャネルデザインを実装する、同様にスケーリングされたデバイスと比較してより長いチャネル領域を有するものとすることができるので、SCEを減少させる。
電子がチャネルに沿って移動するにつれて、これらの電子のうちのいくつかは、底部の二酸化シリコン層160cのポテンシャルバリアを飛び越えるのに十分なエネルギーを獲得し、シリコン窒化物層160b中に捕獲されるようになる。
捕獲された電荷の領域の下のソース領域154またはドレイン領域156付近のチャネルの部分のスレショルド電圧は、より多くの電子が窒化物層160bに注入されるにつれて増加する。
ドレイン領域の近くで曲げられたバンドは、その領域中およびゲートとドレイン電圧によって設立された垂直電界の下にホットホールを生成する。これらのホットホールは、酸化物バリアを飛び越え、プログラミング動作中にそこに捕獲された電子を電気的に中性化すべく、窒化物ストレージ層中に捕獲されるようになる。
これはプログラミングの方法と似ているが、読み込みの間にはプログラミングの間より低いレベルの電圧が印加される点で相違する。
電荷捕獲層が非導電性であるので、捕獲された電荷は、ドレイン領域またはソース領域の近くに集中する。よって、1つのセルに2ビットを格納することができる。
プログラムされたデバイスにおいては、このようにスレショルド値はソース領域またはドレイン領域のいずれかにおいて高い。
ドレイン領域またはソース領域の一方に適切な読み出し電圧を印加することによって、2つのビットはそれぞれ読み出すことができる。
Claims (13)
- その表面に形成された少なくとも1つのトレンチ(59)を有する半導体基板(58)と、
各トレンチの底部において前記半導体基板中に形成される、第1導電型の半導体の埋め込みチャネル領域(52)と、
各トレンチの両側上の半導体基板中に形成される、共に第2導電型の半導体のソース領域(54)およびドレイン領域(56)と、
前記半導体基板上に形成されるとともに、前記トレンチの前記底部および側壁に沿って形成されるゲート絶縁層(60)と、
前記埋め込みチャネル領域上の前記ゲート絶縁層の上に形成される、制御ゲート層(70)と、
を含む、メモリセル。 - 前記ソース領域および前記ドレイン領域は、前記埋め込みチャネル領域上にある、請求項1記載のメモリセル。
- 前記ゲート絶縁層の上面および前記ゲート絶縁層の底面の間の前記ゲート絶縁層の厚みは、100〜300オングストロームである、請求項1記載のメモリセル。
- 前記メモリセルは、シリコン−酸化物−窒化物−酸化物−シリコン(SONOS)デバイスである、請求項1記載のメモリセル。
- 前記ゲート絶縁層は、酸化物−窒化物−酸化物(ONO)層である、請求項4記載のメモリセル。
- 前記トレンチ領域内の複数の側壁領域および下面領域から前記窒化物層を絶縁するように、前記ONO層は、前記トレンチ領域中に形成される、請求項5記載のメモリセル。
- 前記ゲート絶縁層は、前記ソース領域および前記ドレイン領域上に広がる、請求項1記載のメモリセル。
- 前記トレンチ領域中および前記ゲート絶縁層上に形成される、前記ソース領域および前記ドレイン領域の間に位置するフローティングゲート層(68)と、
前記フローティングゲート層および前記制御ゲート層の間に配置されるゲート間絶縁膜(72)と、をさらに含む、請求項1記載のメモリセル。 - 前記ゲート絶縁層の上面および前記ゲート絶縁層の底面の間の前記ゲート絶縁層の厚みは、50〜150オングストロームである、請求項8記載のメモリセル。
- 前記ゲート間絶縁膜は、酸化物−窒化物−酸化物(ONO)層である、請求項8記載のメモリセル。
- 半導体基板(58)中に少なくとも1つのトレンチ(59)を形成するステップと、
各トレンチの底部における前記半導体基板中に、第1導電型の半導体の埋め込みチャネル領域(52)を形成するステップと、
各トレンチの両側上の前記半導体基板中に、共に第2導電型の半導体のソース領域(54)およびドレイン領域(56)を形成するステップと、
前記半導体基板上に、前記トレンチの前記底部および側壁に沿ってゲート絶縁層(60)を形成するステップと、
前記埋め込みチャネル領域上の前記ゲート絶縁層の上に、制御ゲート層(70)を形成するステップと、
を含む、メモリセルの製造方法。 - 前記ソース領域およびドレイン領域を形成するステップは、前記埋め込みチャネル領域上に前記ソース領域およびドレイン領域を形成するステップを含む、請求項11記載の方法。
- 前記ゲート絶縁層の前記トレンチ領域中に、前記ソース領域および前記ドレイン領域の間に位置するフローティングゲート層(68)を形成するステップと、
前記フローティングゲート層および前記制御ゲート層の間にゲート間絶縁膜(72)を形成するステップと、をさらに含む、請求項11記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/683,649 | 2003-10-10 | ||
US10/683,649 US6965143B2 (en) | 2003-10-10 | 2003-10-10 | Recess channel flash architecture for reduced short channel effect |
PCT/US2004/030696 WO2005038933A1 (en) | 2003-10-10 | 2004-09-16 | Recess channel flash architecture for reduced short channel effect |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007524233A true JP2007524233A (ja) | 2007-08-23 |
JP5806439B2 JP5806439B2 (ja) | 2015-11-10 |
Family
ID=34422788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006533937A Expired - Fee Related JP5806439B2 (ja) | 2003-10-10 | 2004-09-16 | メモリセルおよびその製造方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6965143B2 (ja) |
JP (1) | JP5806439B2 (ja) |
KR (1) | KR101097416B1 (ja) |
CN (1) | CN1868069A (ja) |
DE (1) | DE112004001922B4 (ja) |
GB (1) | GB2422955B (ja) |
TW (1) | TWI359461B (ja) |
WO (1) | WO2005038933A1 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100593599B1 (ko) * | 2003-12-30 | 2006-06-28 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
JP4619190B2 (ja) * | 2005-04-28 | 2011-01-26 | ルネサスエレクトロニクス株式会社 | プログラム可能な不揮発性メモリ |
KR100649974B1 (ko) * | 2005-11-30 | 2006-11-27 | 주식회사 하이닉스반도체 | 리세스드 플로팅게이트를 구비한 플래시메모리소자 및 그의제조 방법 |
CA2675147C (en) * | 2007-01-10 | 2012-09-11 | Hemoshear, Llc | Use of an in vitro hemodynamic endothelial/smooth muscle cell co-culture model to identify new therapeutic targets for vascular disease |
KR20080102030A (ko) * | 2007-05-17 | 2008-11-24 | 삼성전자주식회사 | 플래시 메모리 소자, 그 제조 방법 및 동작 방법 |
KR100869745B1 (ko) * | 2007-06-01 | 2008-11-21 | 주식회사 동부하이텍 | 반도체소자 및 그의 제조 방법 |
CN101728252B (zh) * | 2008-10-24 | 2011-10-05 | 中芯国际集成电路制造(上海)有限公司 | 形成快闪存储器栅极的方法以及快闪存储器 |
EP2320454A1 (en) * | 2009-11-05 | 2011-05-11 | S.O.I.Tec Silicon on Insulator Technologies | Substrate holder and clipping device |
FR2953643B1 (fr) * | 2009-12-08 | 2012-07-27 | Soitec Silicon On Insulator | Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante |
US8508289B2 (en) * | 2009-12-08 | 2013-08-13 | Soitec | Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer |
FR2953641B1 (fr) * | 2009-12-08 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante |
FR2957193B1 (fr) | 2010-03-03 | 2012-04-20 | Soitec Silicon On Insulator | Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante |
FR2953636B1 (fr) * | 2009-12-08 | 2012-02-10 | Soitec Silicon On Insulator | Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante |
FR2955204B1 (fr) * | 2010-01-14 | 2012-07-20 | Soitec Silicon On Insulator | Cellule memoire dram disposant d'un injecteur bipolaire vertical |
FR2955195B1 (fr) * | 2010-01-14 | 2012-03-09 | Soitec Silicon On Insulator | Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi |
FR2955203B1 (fr) * | 2010-01-14 | 2012-03-23 | Soitec Silicon On Insulator | Cellule memoire dont le canal traverse une couche dielectrique enterree |
FR2955200B1 (fr) | 2010-01-14 | 2012-07-20 | Soitec Silicon On Insulator | Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree |
FR2957186B1 (fr) * | 2010-03-08 | 2012-09-28 | Soitec Silicon On Insulator | Cellule memoire de type sram |
FR2957449B1 (fr) * | 2010-03-11 | 2022-07-15 | S O I Tec Silicon On Insulator Tech | Micro-amplificateur de lecture pour memoire |
FR2958441B1 (fr) | 2010-04-02 | 2012-07-13 | Soitec Silicon On Insulator | Circuit pseudo-inverseur sur seoi |
EP2378549A1 (en) | 2010-04-06 | 2011-10-19 | S.O.I.Tec Silicon on Insulator Technologies | Method for manufacturing a semiconductor substrate |
EP2381470B1 (en) | 2010-04-22 | 2012-08-22 | Soitec | Semiconductor device comprising a field-effect transistor in a silicon-on-insulator structure |
US8471328B2 (en) | 2010-07-26 | 2013-06-25 | United Microelectronics Corp. | Non-volatile memory and manufacturing method thereof |
CN102738209B (zh) * | 2011-04-06 | 2015-12-16 | 旺宏电子股份有限公司 | 半导体元件及其制造方法 |
KR102616129B1 (ko) * | 2016-02-26 | 2023-12-21 | 에스케이하이닉스 주식회사 | 멀티 레벨 강유전체 메모리 장치 및 그 제조방법 |
KR102616134B1 (ko) * | 2016-02-26 | 2023-12-21 | 에스케이하이닉스 주식회사 | 강유전체를 포함하는 비휘발성 메모리 장치 및 그 제조방법 |
US10504913B2 (en) * | 2016-11-28 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing embedded non-volatile memory |
CN110010606B (zh) | 2018-01-05 | 2023-04-07 | 硅存储技术公司 | 衬底沟槽中具有浮栅的双位非易失性存储器单元 |
WO2019135813A1 (en) * | 2018-01-05 | 2019-07-11 | Silicon Storage Technology, Inc. | Twin bit non-volatile memory cells with floating gates in substrate trenches |
CN114641865A (zh) * | 2019-11-15 | 2022-06-17 | 北京时代全芯存储技术股份有限公司 | 场效晶体管结构及其制造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06350095A (ja) * | 1993-06-04 | 1994-12-22 | Sony Corp | Nor型フラッシュメモリ |
JPH0818042A (ja) * | 1994-06-30 | 1996-01-19 | Sony Corp | Mosトランジスタの製造方法 |
JPH08316347A (ja) * | 1995-05-12 | 1996-11-29 | Lg Semicon Co Ltd | リセスチャンネル構造を有する半導体素子及びその製造方法 |
JPH09199620A (ja) * | 1996-01-08 | 1997-07-31 | Siemens Ag | 電気的にプログラム可能なメモリセル装置及びその製造方法 |
JPH09330988A (ja) * | 1996-06-11 | 1997-12-22 | Sony Corp | 積層ゲート型不揮発性半導体記憶装置 |
WO2002015276A2 (de) * | 2000-08-11 | 2002-02-21 | Infineon Technologies Ag | Speicherzelle, speicherzellenanordnung und herstellungsverfahren |
JP2003068897A (ja) * | 2001-06-28 | 2003-03-07 | Samsung Electronics Co Ltd | 浮遊トラップ型不揮発性メモリ素子 |
WO2003052812A2 (de) * | 2001-12-18 | 2003-06-26 | Infineon Technologies Ag | Nichtflüchtige speicherzelle mit grabentransistor |
JP2003309192A (ja) * | 2002-04-17 | 2003-10-31 | Fujitsu Ltd | 不揮発性半導体メモリおよびその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4256514A (en) * | 1978-11-03 | 1981-03-17 | International Business Machines Corporation | Method for forming a narrow dimensioned region on a body |
US6147377A (en) * | 1998-03-30 | 2000-11-14 | Advanced Micro Devices, Inc. | Fully recessed semiconductor device |
US5990515A (en) * | 1998-03-30 | 1999-11-23 | Advanced Micro Devices, Inc. | Trenched gate non-volatile semiconductor device and method with corner doping and sidewall doping |
US6153467A (en) * | 1998-06-03 | 2000-11-28 | Texas Instruments - Acer Incorporated | Method of fabricating high density buried bit line flash EEPROM memory cell with a shallow trench floating gate |
US6137132A (en) * | 1998-06-30 | 2000-10-24 | Acer Semiconductor Manufacturing Inc. | High density buried bit line flash EEPROM memory cell with a shallow trench floating gate |
DE10039441A1 (de) | 2000-08-11 | 2002-02-28 | Infineon Technologies Ag | Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren |
DE10129958B4 (de) * | 2001-06-21 | 2006-07-13 | Infineon Technologies Ag | Speicherzellenanordnung und Herstellungsverfahren |
US6853587B2 (en) * | 2002-06-21 | 2005-02-08 | Micron Technology, Inc. | Vertical NROM having a storage density of 1 bit per 1F2 |
-
2003
- 2003-10-10 US US10/683,649 patent/US6965143B2/en not_active Expired - Fee Related
-
2004
- 2004-09-16 GB GB0607721A patent/GB2422955B/en not_active Expired - Fee Related
- 2004-09-16 DE DE112004001922T patent/DE112004001922B4/de not_active Expired - Fee Related
- 2004-09-16 WO PCT/US2004/030696 patent/WO2005038933A1/en active Application Filing
- 2004-09-16 CN CNA2004800297243A patent/CN1868069A/zh active Pending
- 2004-09-16 JP JP2006533937A patent/JP5806439B2/ja not_active Expired - Fee Related
- 2004-10-11 TW TW093130708A patent/TWI359461B/zh not_active IP Right Cessation
-
2006
- 2006-04-10 KR KR1020067006920A patent/KR101097416B1/ko not_active IP Right Cessation
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06350095A (ja) * | 1993-06-04 | 1994-12-22 | Sony Corp | Nor型フラッシュメモリ |
JPH0818042A (ja) * | 1994-06-30 | 1996-01-19 | Sony Corp | Mosトランジスタの製造方法 |
JPH08316347A (ja) * | 1995-05-12 | 1996-11-29 | Lg Semicon Co Ltd | リセスチャンネル構造を有する半導体素子及びその製造方法 |
JPH09199620A (ja) * | 1996-01-08 | 1997-07-31 | Siemens Ag | 電気的にプログラム可能なメモリセル装置及びその製造方法 |
JPH09330988A (ja) * | 1996-06-11 | 1997-12-22 | Sony Corp | 積層ゲート型不揮発性半導体記憶装置 |
WO2002015276A2 (de) * | 2000-08-11 | 2002-02-21 | Infineon Technologies Ag | Speicherzelle, speicherzellenanordnung und herstellungsverfahren |
JP2004517464A (ja) * | 2000-08-11 | 2004-06-10 | インフィネオン テクノロジーズ アクチェンゲゼルシャフト | メモリセル、メモリセルの構成および作製方法 |
JP2003068897A (ja) * | 2001-06-28 | 2003-03-07 | Samsung Electronics Co Ltd | 浮遊トラップ型不揮発性メモリ素子 |
WO2003052812A2 (de) * | 2001-12-18 | 2003-06-26 | Infineon Technologies Ag | Nichtflüchtige speicherzelle mit grabentransistor |
JP2005513778A (ja) * | 2001-12-18 | 2005-05-12 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | トレンチトランジスタを有する不揮発性メモリセル |
JP2003309192A (ja) * | 2002-04-17 | 2003-10-31 | Fujitsu Ltd | 不揮発性半導体メモリおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI359461B (en) | 2012-03-01 |
US20050077566A1 (en) | 2005-04-14 |
US6965143B2 (en) | 2005-11-15 |
GB0607721D0 (en) | 2006-05-31 |
TW200527546A (en) | 2005-08-16 |
CN1868069A (zh) | 2006-11-22 |
GB2422955A (en) | 2006-08-09 |
KR101097416B1 (ko) | 2011-12-23 |
JP5806439B2 (ja) | 2015-11-10 |
DE112004001922T5 (de) | 2006-09-07 |
WO2005038933A1 (en) | 2005-04-28 |
GB2422955B (en) | 2007-04-11 |
KR20070007247A (ko) | 2007-01-15 |
DE112004001922B4 (de) | 2009-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5806439B2 (ja) | メモリセルおよびその製造方法 | |
US7268042B2 (en) | Nonvolatile semiconductor memory and making method thereof | |
US10600799B2 (en) | Memory device and low breakdown voltage transistor | |
US7341912B2 (en) | Split gate flash memory device having self-aligned control gate and method of manufacturing the same | |
US7811886B2 (en) | Split-gate thin film storage NVM cell with reduced load-up/trap-up effects | |
US7557008B2 (en) | Method of making a non-volatile memory device | |
US20130302951A1 (en) | Surrounding stacked gate multi-gate fet structure nonvolatile memory device | |
US6963108B1 (en) | Recessed channel | |
JP2004282083A (ja) | ノッチゲートを利用したローカルsonos構造を有するフラッシュメモリ及びその製造方法 | |
US7214588B2 (en) | Methods of forming memory cells with nonuniform floating gate structures | |
US6475863B1 (en) | Method for fabricating self-aligned gate of flash memory cell | |
US7408219B2 (en) | Nonvolatile semiconductor memory device | |
TW200816397A (en) | Flash memory device with single-poly structure and method for manufacturing the same | |
US7355236B2 (en) | Non-volatile floating gate memory cells with polysilicon storage dots and fabrication methods thereof | |
TW201644037A (zh) | 非揮發性記憶體及其製造方法 | |
US7348239B2 (en) | Semiconductor device and method of manufacturing the same | |
US20120056259A1 (en) | Memory cell, memory device and method for manufacturing memory cell | |
Lee et al. | Improved post-cycling characteristic of FinFET NAND Flash | |
TWI845109B (zh) | 非揮發性記憶體元件 | |
JP2006041101A (ja) | 半導体装置及びその製造方法 | |
US20230232623A1 (en) | Method of manufacturing non-volatile memory device | |
JP2007506275A (ja) | 不揮発性メモリ装置を製造する方法及びそれによって得られるメモリ装置 | |
JP3641596B2 (ja) | 半導体記憶装置及びその製造方法 | |
KR101094522B1 (ko) | 불휘발성 메모리 소자 및 그의 제조방법 | |
KR20060062791A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071122 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071122 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100324 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100412 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110531 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110607 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110630 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120710 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120827 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121217 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130225 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130304 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130802 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140317 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140320 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5806439 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |