JP2006041101A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006041101A JP2006041101A JP2004217310A JP2004217310A JP2006041101A JP 2006041101 A JP2006041101 A JP 2006041101A JP 2004217310 A JP2004217310 A JP 2004217310A JP 2004217310 A JP2004217310 A JP 2004217310A JP 2006041101 A JP2006041101 A JP 2006041101A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- film
- semiconductor
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 不揮発性記憶素子を有する半導体装置の製造方法であって、
半導体基板の主面上に半導体膜からなる第1のゲート電極を形成する工程と、
前記第1のゲート電極の側壁面及び前記半導体基板の主面に沿って電荷蓄積用絶縁膜を形成する工程と、前記半導体基板及び前記第1のゲート電極との間に前記電荷蓄積用絶縁膜を介在して、前記第1のゲート電極の隣に半導体膜からなる第2のゲート電極を形成する工程と、前記第1及び第2のゲート電極を覆うようにして金属膜を形成する工程と、前記第1及び第2のゲート電極の半導体膜と前記金属膜とを反応させる熱処理を施して、前記第1及び第2のゲート電極の表面に金属・半導体反応層を形成する工程と、前記未反応の金属膜を除去すると共に、前記金属・半導体反応層をエッチングする工程とを有する。
【選択図】 図1
Description
本実施形態1では、金属・半導体反応層をエッチングしてゲート電極間のショートを抑制する例について説明する。
図1は、半導体装置に搭載された不揮発性記憶素子の概略構成を示す模式的断面図、
図2乃至図12は、半導体装置の製造工程を示す模式的断面図、
図13は、APM洗浄時間を延長した場合のCG−MG間ショートチェック結果を示す図である。
HCL:H2O2:H2O=1:5:500の洗浄液を使用する。
NH4OH:H2O2:H2O=1:5:50の洗浄液を使用する。
本実施形態2では、金属・半導体反応層を形成するための熱処理を低温化してゲート電極間のショートを抑制する例について説明する。
本実施形態3では、メモリ・ゲート電極をコントロール・ゲート電極よりも低い高さで形成してゲート電極間のショートを抑制する例について説明する。
実施の形態4では、図12に示すように、2回目の熱処理(活性化するための熱処理)により相変化させてコバルトシリサイド層15を形成した後、このコバルトシリサイド層15に対してエッチング工程を追加することで、CG/MG間のショートに対するマージンを向上する事が可能となる。
Claims (17)
- 不揮発性記憶素子を有する半導体装置の製造方法であって、
半導体基板の主面上に半導体膜からなる第1のゲート電極を形成する工程と、
前記第1のゲート電極の側壁面及び前記半導体基板の主面に沿って電荷蓄積用絶縁膜を形成する工程と、
前記半導体基板及び前記第1のゲート電極との間に前記電荷蓄積用絶縁膜を介在して、前記第1のゲート電極の隣に半導体膜からなる第2のゲート電極を形成する工程と、
前記第1及び第2のゲート電極を覆うようにして金属膜を形成する工程と、
前記第1及び第2のゲート電極の半導体膜と前記金属膜とを反応させるを施して、前記第1及び第2のゲート電極の表面に金属・半導体反応層を形成する工程と、
前記未反応の金属膜を除去すると共に、前記金属・半導体反応層をエッチングする工程とを有することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記金属・半導体反応層のエッチングは、前記第1のゲート電極と前記第2のゲート電極との間における前記電荷蓄積用絶縁膜の先端よりも前記金属・半導体反応層の表面が低くなるように行うことを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第1のゲート電極は、コントロール・ゲート電極であり、
前記第2のゲート電極は、メモリ・ゲート電極であることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記第1及び第2のゲート電極の半導体膜は、シリコン膜であり、
前記金属膜は、コバルト膜であることを特徴とする半導体装置の製造方法。 - 前記電荷蓄積用絶縁膜は、窒化膜を含む膜であることを特徴とする半導体装置の製造方法。
- 請求項1に記載の半導体装置の製造方法において、
前記第2のゲート電極は、前記第1のゲート電極よりも低い高さで形成されることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
更に、前記第1のゲート電極の側壁及び第2のゲート電極の側面にサイドウォールスペーサを形成する工程と、
前記半導体基板の主面に、前記サイドウォールスペーサに整合した半導体領域を形成する工程とを有し、
前記金属膜は、前記半導体領域上にも形成され、
前記金属・半導体反応層は、前記半導体領域と前記金属膜との反応によって前記半導体領域にも形成されることを特徴とする半導体装置の製造方法。 - 不揮発性記憶素子を有する半導体装置において、
前記不揮発性記憶素子は、半導体基板の主面上に絶縁膜を介在して設けられたコントロール・ゲート電極と、
前記コントロール・ゲート電極の側壁面及び前記半導体基板の主面に沿って形成された電荷蓄積用絶縁膜と、
前記半導体基板及び前記コントロール・ゲート電極との間に前記電荷蓄積用絶縁膜を介在して、前記コントロール・ゲート電極の隣に設けられたメモリ・ゲート電極とを有し、
前記コントロール・ゲート電極及び前記メモリ・ゲート電極は、半導体膜及び前記半導体膜の表面に設けられた金属・半導体反応層を有し、
前記コントロール・ゲート電極及び前記メモリ・ゲート電極の前記金属・半導体反応層は、前記コントロール・ゲート電極と前記メモリ・ゲート電極との間における前記電荷蓄積用絶縁膜の先端よりも低くなっていることを特徴とする半導体装置。 - 請求項8に記載の半導体装置において、
前記半導体膜は、シリコン膜であり、
前記金属膜は、コバルト膜であることを特徴とする半導体装置。 - 不揮発性記憶素子を有する半導体装置の製造方法であって、
半導体基板の主面上に半導体膜からなる第1のゲート電極を形成する工程と、
前記第1のゲート電極の側壁面及び前記半導体基板の主面に沿って電荷蓄積用絶縁膜を形成する工程と、
前記半導体基板及び前記第1のゲート電極との間に前記電荷蓄積用絶縁膜を介在して、前記第1のゲート電極の隣に半導体膜からなる第2のゲート電極を形成する工程と、
前記第1及び第2のゲート電極を覆うようにして金属膜を形成する工程と、
前記第1及び第2のゲート電極の半導体膜と前記金属膜とを反応させる熱処理を施して、前記第1及び第2のゲート電極の表面に金属・半導体反応層を形成する工程と、
前記未反応の金属膜を除去する工程とを有し、
前記熱処理は、前記第1及び第2のゲート電極上が前記金属・半導体反応層及び前記金属膜の2層状態、前記第1のゲート電極と前記第2のゲート電極との間における前記電荷蓄積用絶縁膜上が前記金属膜の単層状態となるように行うことを特徴とする半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記第1のゲート電極は、コントロール・ゲート電極であり、
前記第2のゲート電極は、メモリ・ゲート電極であることを特徴とする半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記第1及び第2のゲート電極の半導体膜は、シリコン膜であり、
前記金属膜は、コバルト膜であることを特徴とする半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記電荷蓄積用絶縁膜は、窒化膜を含む膜であることを特徴とする半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記第2のゲート電極は、前記第1のゲート電極よりも低い高さで形成されることを特徴とする半導体装置の製造方法。 - 不揮発性記憶素子を有する半導体装置の製造方法であって、
半導体基板の主面上に半導体膜からなる第1のゲート電極を形成する工程と、
前記第1のゲート電極の側壁面及び前記半導体基板の主面に沿って電荷蓄積用絶縁膜を形成する工程と、
前記半導体基板及び前記第1のゲート電極との間に前記電荷蓄積用絶縁膜を介在して、前記第1のゲート電極の隣に半導体膜からなる第2のゲート電極を形成する工程と、
前記第1及び第2のゲート電極を覆うようにして金属膜を形成する工程と、
前記第1及び第2のゲート電極の半導体膜と前記金属膜とを反応させる熱処理を施して、前記第1及び第2のゲート電極の表面に金属・半導体反応層を形成する工程と、
前記未反応の金属膜を除去する工程とを有し、
前記金属膜の形成は、前記半導体基板の温度が200℃以下の条件で行うことを特徴とする半導体装置の製造方法。 - 請求項15に記載の半導体装置の製造方法において、
前記第1及び第2のゲート電極の半導体膜は、シリコン膜であり、
前記金属膜は、コバルト膜であることを特徴とする半導体装置の製造方法。 - 不揮発性記憶素子を有する半導体装置の製造方法であって、
(a)半導体基板の主面上に第1のゲート電極を形成する工程と、
(b)前記第1のゲート電極の側壁面及び前記半導体基板の主面に沿って電荷蓄積用絶縁膜を形成する工程と、
(c)前記半導体基板及び前記第1のゲート電極との間に前記電荷蓄積用絶縁膜を介在して、前記第1のゲート電極の隣に第2のゲート電極を形成する工程と、
(d)前記第1及び第2のゲート電極を覆うようにして金属膜を形成する工程と、
(e)前記第1及び第2のゲート電極と前記金属膜とを反応させる第1の熱処理を施す工程であって、前記第1及び第2のゲート電極の表面に金属・半導体反応層を形成する工程と、
(f)前記未反応の金属膜を除去する工程と、
(g)前記金属・半導体反応層を相変化させる第2の熱処理を施す工程と、
(h)前記(g)工程後に、前記金属・半導体反応層の一部をエッチングする工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004217310A JP4584645B2 (ja) | 2004-07-26 | 2004-07-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004217310A JP4584645B2 (ja) | 2004-07-26 | 2004-07-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006041101A true JP2006041101A (ja) | 2006-02-09 |
JP4584645B2 JP4584645B2 (ja) | 2010-11-24 |
Family
ID=35905792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004217310A Expired - Fee Related JP4584645B2 (ja) | 2004-07-26 | 2004-07-26 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4584645B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007251079A (ja) * | 2006-03-20 | 2007-09-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008211016A (ja) * | 2007-02-27 | 2008-09-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
KR100935761B1 (ko) | 2007-12-27 | 2010-01-06 | 주식회사 동부하이텍 | 이미지 센서의 제조 방법 |
JP2011176348A (ja) * | 2011-04-25 | 2011-09-08 | Renesas Electronics Corp | 半導体装置 |
CN103996682A (zh) * | 2013-02-20 | 2014-08-20 | 株式会社东芝 | 非易失性半导体存储装置及其制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232253A (ja) * | 1996-02-20 | 1997-09-05 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH10172922A (ja) * | 1996-12-13 | 1998-06-26 | Sony Corp | 半導体装置の製造方法 |
JP2002231829A (ja) * | 2001-01-22 | 2002-08-16 | Halo Lsi Design & Device Technol Inc | 不揮発性半導体メモリおよびその製造方法 |
JP2003068672A (ja) * | 2001-08-22 | 2003-03-07 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2003197635A (ja) * | 2001-12-26 | 2003-07-11 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2004186452A (ja) * | 2002-12-04 | 2004-07-02 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
-
2004
- 2004-07-26 JP JP2004217310A patent/JP4584645B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09232253A (ja) * | 1996-02-20 | 1997-09-05 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH10172922A (ja) * | 1996-12-13 | 1998-06-26 | Sony Corp | 半導体装置の製造方法 |
JP2002231829A (ja) * | 2001-01-22 | 2002-08-16 | Halo Lsi Design & Device Technol Inc | 不揮発性半導体メモリおよびその製造方法 |
JP2003068672A (ja) * | 2001-08-22 | 2003-03-07 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2003197635A (ja) * | 2001-12-26 | 2003-07-11 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2004186452A (ja) * | 2002-12-04 | 2004-07-02 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007251079A (ja) * | 2006-03-20 | 2007-09-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2008211016A (ja) * | 2007-02-27 | 2008-09-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
KR100935761B1 (ko) | 2007-12-27 | 2010-01-06 | 주식회사 동부하이텍 | 이미지 센서의 제조 방법 |
JP2011176348A (ja) * | 2011-04-25 | 2011-09-08 | Renesas Electronics Corp | 半導体装置 |
CN103996682A (zh) * | 2013-02-20 | 2014-08-20 | 株式会社东芝 | 非易失性半导体存储装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4584645B2 (ja) | 2010-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11393838B2 (en) | Semiconductor device and manufacturing method thereof | |
US10446656B2 (en) | Memory transistor with multiple charge storing layers and a high work function gate electrode | |
US8390048B2 (en) | Method of manufacturing a nonvolatile semiconductor memory device, and a nonvolatile semiconductor memory device | |
JP5191633B2 (ja) | 半導体装置およびその製造方法 | |
US8507340B2 (en) | Method of fabricating a nonvolatile memory | |
TWI585903B (zh) | 半導體裝置之製造方法 | |
US11641745B2 (en) | Embedded sonos with a high-K metal gate and manufacturing methods of the same | |
US7268042B2 (en) | Nonvolatile semiconductor memory and making method thereof | |
US7709315B2 (en) | Semiconductor device and method of manufacturing the same | |
US7777227B2 (en) | Non-volatile semiconductor storage device and manufacturing method thereof | |
US5918125A (en) | Process for manufacturing a dual floating gate oxide flash memory cell | |
US6037605A (en) | Semiconductor device and method of manufacturing the same | |
JP5022614B2 (ja) | 半導体装置の製造方法 | |
US11183510B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
US20160064226A1 (en) | Method of manufacturing semiconductor device | |
JP4584645B2 (ja) | 半導体装置の製造方法 | |
JP2011176348A (ja) | 半導体装置 | |
JP5014591B2 (ja) | 半導体装置及びその製造方法 | |
JP2009194221A (ja) | 半導体装置およびその製造方法 | |
WO2011024213A1 (ja) | 不揮発性半導体記憶装置 | |
US20230268400A1 (en) | Method of manufacturing semiconductor device | |
KR20070014410A (ko) | 불휘발성 메모리 장치의 제조방법 | |
KR20080002030A (ko) | 비휘발성 메모리 장치의 게이트 구조물 형성 방법 | |
JPWO2002063690A1 (ja) | 半導体集積回路装置およびその製造方法 | |
JP2005150687A (ja) | 半導体記憶装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100902 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |